KR19990065448A - 비트 스트림 동기 회로를 구비한 비동기 전송 방식 시스템 - Google Patents

Abstract

본 발명은 비동기 전송 방식 시스템(Asynchronous Transfer Mode System)에 관한 것으로, 본 발명의 비동기 전송 방식 시스템은 비트 스트림 동기 회로(Bit Stream Synchronous Circuit)를 구비한다. 이 동기 회로는 오퍼링 트렁크(Offering Trunk)에서 53바이트(Byte)의 ATM 셀의 동기를 맞추어 ATM 통신 장치로 제공하고 출력시에도 동기를 맞추기 위한 동작을 수행한다. 이 동기 회로는 연속적인 비트 스트림을 적당한 인포메이션 파트(Information Part)로 나눠서 입력시킬 때 여러 입력들의 동기를 맞추어 주게 된다. 또한 출력에서도 동기를 맞추어 전송 되도록 한다.

Description

비트 스트림 동기 회로를 구비한 비동기 전송 방식 시스템(ASYNCHRONOUS TRANSFER MODE SYSTEM HAVING BIT STREAM SYNCHRONOUS CIRCUIT)

본 발명은 비동기 전송 방식 시스템(Asynchronous Transfer Mode System)에 관한 것이다.

비동기 전송 방식 시스템에서 데이터 전송의 기본 단위는 ATM 셀(Cell) 단위로 이루어진다. ATM 셀(Cell) 전송 시 가상 연결(Virtual Connection)을 위해서는 적어도 2개의 여분의 스위칭 매트릭스(Redundant Switching Matrix)를 가지고 있어야 입력된 데이터를 출력시킬 수 있었다. 또한 전송 시스템의 전송 비트 율은 교환 소자의 전송 비트 율의 두 배가 되어야 한다.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 연속적인 비트 스트림의 동기를 맞추기 위한 동기 회로를 구비한 비동기 전송 방식 시스템을 제공하는데 있다.

도 1은 본 발명의 실시예에 따른 비동기 전송 방식 시스템의 구성을 개략적으로 보여주는 블록도;

도 2는 오퍼링 트렁크에서 연속적인 비트 스트림을 송신 인터페이스에서 53바이트의 ATM 셀의 인포메이션 파트 48 바이트에 포함시키는 것을 보여주는 도면; 그리고

도 3은 53 바이트의 ATM 셀에 대한 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 송신 인터페이스 20, 40 : 동기 회로

30 : ATM 통신 장치 50 : 수신 인터페이스

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, ATM 통신 장치와, 오퍼링 트렁크로부터 입력되는 비트 스트림을 ATM 셀로 분할하여 상기 ATM 통신 장치로 제공하는 제 1 인터페이스부와, 상기 ATM 통신 장치로부터 출력되는 ATM 셀들을 입력하여 서빙 트렁크로 출력하는 제 2 인터페이스부를 포함하는 비동기 전송 방식 시스템은: 상기 제 1 인터페이스부로부터 제공되는 ATM 셀들을 동기 시켜 상기 ATM 통신 장치로 제공하는 제 1 동기 수단과; 상기 ATM 통신 장치로부터 출력되는 ATM 셀들을 동기시켜 상기 제 2 인터페이스부로 제공하는 제 2 동기 수단을 포함한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

본 발명의 신규한 비동기 전송 방식 시스템은 비트 스트림 동기 회로(Bit Stream Synchronous Circuit)를 구비한다. 이 동기 회로는 오퍼링 트렁크(Offering Trunk)에서 53바이트(Byte)의 ATM 셀의 동기를 맞추어 ATM 통신 장치로 제공하고 출력시에도 동일한 동작을 수행한다. 이 동기 회로는 연속적인 비트 스트림을 적당한 인포메이션 파트(Information Part)로 나눠서 입력시킬 때 여러 입력들의 동기를 맞추어 주게 된다. 또한 출력에서도 동기를 맞추어 전송 되도록 한다.

도 1은 본 발명의 실시예에 따른 비동기 전송 방식 시스템의 구성을 개략적으로 보여주는 블록도이다.

도 1을 참조하여, 오퍼링 트렁크에서 연속적인 비트 스트림이 송신 인터페이스(10)로 입력된다. 상기 송신 인터페이스(10)는 입력되는 비트 스트림을 멀티플렉서(12)를 이용하여 53 바이트 셀로 나누어 제 1 동기 회로(20)로 제공된다. 상기 제 1 동기 회로(20)는 입력된 53 바이트의 ATM 셀의 동기를 맞춘 후 ATM 통신 장치(30)로 제공한다. 상기ATM 통신 장치(30)에서 출력되는 53 바이트의 ATM 셀은 제 2 동기 회로(40)로 입력되어 동기가 맞추어져 수신 인터페이스(50)로 제공된다. 상기 수신 인터페이스(50)는 이를 디멀티플렉싱(demultiplexing)하여 전송한다. 상기 제 1 및 제 2 동기 회로는 버퍼(buffer)로서 구성이 가능하다.

도 2는 오퍼링 트렁크에서 연속적인 비트 스트림(60)을 송신 인터페이스에서 53바이트의 ATM 셀의 인포메이션 파트 48 바이트에 포함시키는 것을 보여주고 있다. 시퀀스 넘버(Sequence Number)를 붙여서 수신 인터페이스에서 1:1로 대응 시켜서 올바른 연속적인 비트 스트림을 복구 할 수 있도록 하고 있다.

도 3은 53 바이트의 ATM 셀에 대한 도면으로, 5바이트는 헤더(Header)를 나타내고 48바이트는 인포메이션 파트를 나타내고 있다. SN(Sequence Number)과 SNP(Sequence Number Protection)을 삽입하고 있다. 이는 ATM 통신 장치를 통과한 데이터를 올바로 수신 인터페이스에서 복구 시킨 후 전송하도록 하기 위함이다.

이상과 같은 본 발명에 의하면, ATM 통신 장치로 입력되는 ATM 셀에 대하여 동기를 맞추고, 이로부터 출력되는 ATM 셀들이 비트 스트림으로 되기 전에 동기 맞추어 주게 됨으로 비동기 전송 방식에서 보다 올바른 데이터 복구가 가능하게 된다.

Claims (1)

1. ATM 통신 장치와, 오퍼링 트렁크로부터 입력되는 비트 스트림을 ATM 셀로 분할하여 상기 ATM 통신 장치로 제공하는 제 1 인터페이스부와, 상기 ATM 통신 장치로부터 출력되는 ATM 셀들을 입력하여 서빙 트렁크로 출력하는 제 2 인터페이스부를 포함하는 비동기 전송 방식 시스템에 있어서:

   상기 제 1 인터페이스부로부터 제공되는 ATM 셀들을 동기 시켜 상기 ATM 통신 장치로 제공하는 제 1 동기 수단과;

   상기 ATM 통신 장치로부터 출력되는 ATM 셀들을 동기 시켜 상기 제 2 인터페이스부로 제공하는 제 2 동기 수단을 포함하는 것을 특징으로 하는 비동기 전송 방식 시스템.