KR0179506B1 - 종합 정보 통신망 및 비디오 코덱 정합 장치 - Google Patents

Abstract

본 발명은 종합 정보 통신망 단말 장치 및 비디오 코덱을 포함하는 다수개의 고정 속도 정보원을 수용하기 위한 종합 정보 통신망 및 비디오 코덱 정합 회로에 있어서, 외부와 제어 정보를 교환하기 위한 시스템 버스와의 신호 정합 기능을 수행하는 버스 접속 수단(12); 상기 종합 정보 통신망 단말 장치와 비디오 코덱간을 물리적으로 정합하여 데이타와 클럭을 추출해 내는 정합 수단(11); 상기 시스템 버스 접속 수단과 정합 수단의 송신 관련 신호를 통해 정합하여 각각의 정보를 소정 단위의 패킷으로 분할하고 부가 정보를 더한 후, 셀 정보를 피포의 상태에 따라 먼저 구성된 정보를 셀 버스로 다중화하여 전송하는 송신 처리 수단(13); 및 상기 송신 처리 수단과 역의 기능을 수행하는 수신 처리 수단(14)을 구비하는 것을 특징으로 하는 종합 정보 통신망 및 비디오 코덱 정합 회로에 관한 것으로, ISDN 단말 장치 및 비디오 코덱을 통한 영상 및 음성 정보를 1개의 광대역 ISDN선로를 통하여 동시적인 통신 서비스를 제공할 수 있도록 한 것이다.

Description

종합 정보 통신망 및 비디오 코덱 정합장치

제1도는 본 발명이 적용되는 B-ISDN에 연결된 가입자측 장치의 전체 구성도.

제2도는 본 발명의 일 실시예에 따른 ISDN 및 비디오 코덱 정합장치의 블럭구성도.

제3도는 제2도의 정합부의 상세 블럭 구성도.

제4도는 제2도의 송신 처리부의 상세 블럭 구성도.

제5도는 제2도의 수신 처리부의 상세 블럭 구성도.

제6도는 제2도의 시스템 버스 접속부의 상세 블럭 구성도.

* 도면의 주요부분에 대한 부호의 설명

11 : 정합부 12 : 시스템 버스 접속부

13 : 송신 처리부 14 : 수신 처리부

본 발명은 종합정보통신망(ISDN: Integrated Services Digital Network) 및 비디오 코덱 정합장치에 관한 것으로, 특히 광대역 종합정보통신망(B- ISDN)을 통하여 광대역 ISDN 단말 장치가 아닌 기존의 협대역 ISDN에서 개발된 단말 장치와 일반에게 친숙한 텔레비젼(TV) 또는 브이씨알(VCR)과 같은 비디오 정보를 상호 통신할 수 있는 수단을 제공하기 위해 각각의 서비스를 각각 동시에 제공하도록 한 종합 정보통신망 밍 비디오 코덱 정합장치에 관한 것이다.

기존의 기술을 살펴보면, 음성. 정지화상 및 제한된 동화상을 전송할 수 있는 ISDN 단말 장치, 또오 코덱을 각각 하나씩 또는 동시에 광대역 ISDN에 정합할 수 있는 기술들로써, 각각의 장치 하나만을 광대역망에 사용하는 경우, 장치의 대역폭 이용율이 현저하게 감소하는 단점을 가지고 있었다. 또한, 이들을 동시에 복합적으로 정합하기 위해서는 ISDN 단말 장치와 통신하는 2개의 B채널의 64Kbps속도 데이타와 비디오 코덱과 통신하는 44.736Mbps속도의 데이타를 각각 효과적으로 정합함과 동시에 통신망의 클력 그리고 통신하고자 하는 상대장치의 송신 클럭과 위상이 일치되는 효과적인 비동기전달모드(ATM) 셀의 구성 및 분해 기능 모듈을 구성하고, 하나의 셀 버스를 통하여 통신하기 위한 데이타의 통합 기술이 요구되었다. 또한, ISDN 단말장치와 비디오 코덱의 겨우 비동기전달방식의 통신망과 정합하는 특성상 통신시 통신망과 동기된 클럭을 사용하여야 데이타의 손실을 방지할 수 있다. 그러나, 이 통신망과 동기된 클럭 사용시 통신망과 장치가 연결되지 않은 경우, 소자들에 동기클럭을 공급할 수 없는 단점이 있다.

따라서, 본 발명은 상기 제반 문제점을 해결하기 위하여 안출된 것으로, 송신 및 수신 처리된 각각의 정보를 다중화 및 역다중화 한 후 셀 버스를 통해 ISDN과의 정합 기능을 제공하는 회로팩과 통신할 수 있도록 함으로써, ISDN 단말 장치 및 비디오 코덱의 복합적인 광대역 ISDN을 통한 통신 서비스를 제공할 수 있는 종합정보통신망 및 비디오 코덱 정합장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 종합정보통신망 단말 장치 및 비디오 코덱을 포함하는 다수개의 고정 속도 정보원을 수용하기 위한 종합정보통신망 및 비디오 코덱 정합장치에 있어서, 외부와 제어 정보를 교환하기 위한 시스템 버스와의 신호 정합 기능을 수행하는 시스템버스접속수단; 상기 종합정보통신망 단말 장치와 비디오 코덱간을 물리적으로 정합하여 데이타와 클럭을 추출하되, 복원된 클럭이 공급되는 경우에는 이를 위상고정시켜 공급하고, 복원된 클럭이 입력되지 않은 경우에는 발진회로로부터의 클럭을 분주하여 위상 고정된 클럭을 공급하기 위한 제1위상고정루프를 포함하는 종합정보통신망 정합수단; 상기 시스템버스접속수단과 종합정보통신망 정합수단의 송신 데이타와 클럭 정보를 일시 저장하여 소정의 단위의 패킷으로 구성하되, 망과 동기된 클럭 정보와 기준 클럭과의 위상편이 값을 계산하여 포함시키고, 상기 구성된 패킷에 부가 정보를 더한 후, 셀 버스로 다중화하여 전송하는 송신처리수단; 및 상기 버스를 통해 수신된 셀을 일시 저장하여 역다중화 하고, 상기 부가된 정보를 폐기한 다음, 패킷을 분해하는 기능을 수행하되, 상기 송신측에서 전달된 위상편이 값을 이용해 클럭을 복원하여, 복원된 클럭을 제공하는 제2위상고정루프를 포함하는 수신처리수단을 구비한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일 실시예를 상세히 설명하면 다음과 같다.

제1도는 본 발명을 적용하여 광대역 종합정보통신망(ISDN)에 연결된 가입자측 장치와 전체 구성도로서, 도면에서 1은 비디오 코덱, 2는 ISDN 단말 장치, 3은 ISDN 및 비디오 코덱 정합 회로를 각각 나타낸다.

도면에 도시된 바와 같이 본 발명에 따른 ISDN 및 비디오 코덱 정합장치(3)는 비디오 단말을 수용하는 비디오 코덱(1)과, ISDN 전화기 또는 비디오 폰과 같은 ISDN 단말장치(2)를 광대역 종합정보통신망(ISDN)을 통해 동시에 통신할 수 있도록 한다. 참고적으로, 도면에서 표기되지 않은 부분들은 ISDN의 일반적인 구성으로서, 그 상세한 설명은 생략하기로 한다. 제2도는 본 발명의 일 실시예에 따른 ISDN 및 비디오 코덱 정합장치의 블럭 구성도로서, 도면에서 11은 정합부, 12는 시스템 버스 접속부, 13은 송신 처리부, 14는 수신 처리부를 각각 나타낸다.

본 발명에 따른 실시예는 외부의 주제어 회로팩과 제어 정보를 교환하기 위한 시스템 버스 및 시스템 버스 접속부(12)와, ATM망과의 정합 기능을 수행하는 회로팩과, 이와의 정합 기능을 수행하는 셀 버스를 양단에 두고 크게 여러 개의 회로 모듈이 상호 결합된 형태로 이루어진다. 여기서, 여러 개의 회로 모듈은 정합부(11), 시스템 버스 접속부(12), 송신 처리부(13), 수신 처리부(14)를 각각 말한다.

시스템 버스 접속부(12)는 시스템 버스와의 신호 정합 기능을 수행하며, 정합부(11)는 ISDN 단말과 비디오 코덱과 물리적으로 정합하여 데이터와 클럭을 추출하는 기능을 수행한다.

송신 처리부(13)는 상기 시스템 버스 접속부(12)와 정합부(11)의 송신 관련 신호를 통해 정합하여 각각의 정보를 47 바이트 단위의 패킷으로 구성하고, 5바이트의 부가 정보를 더한 후, 3개의 피포(FIFO)에 저장된 53바이트 단위의 셀 정보를 선입선출(FIFO) 버퍼의 상태에 따라 먼저 구성된 정보를 1개의 셀 버스로 3대 1로 다중화하여 전송한다.

수신 처리부(14)는 송신 처리부(13)의 역기능을 수행하되, 고정 속도 정보 처리시 요구되는 송신측 클럭을 복구하기 위해 ATM 망에서 수신한 망과 동기된 2종의 망동기 클럭 정보를 기준으로 송신 측에서 부가된 위상편이 값을 추출하고, 다시 이와의 위상 변동을 추출하는 기능을 갖는다. 이를 위해 수신 처리부(14)는 위상 고정루프(PLL: Phase Locked Loop)를 구비한다.

시스템 버스는 바람직한 실시를 위하여 VME 버스 규격을 준용하였는데, 그리하여 시스템 버스 접속부(12)는 시스템 버스와 어드레스, 데이타 신호 및 쓰기, 데이타(DSO, DSI) 및 어드레스(AS) 스트로브, 인터럽트 응답(IACK), 입력 인터럽트 응답(IACKIN), 7종의 인터럽트신호(IRQ)중 사용된 3종의 인터럽트 신호를 사용하여 연결하였으며, 어드레스와 데이타 신호를 제외한 나머지 신호를 편의상 제어 신호군으로 명명하였다.

시스템 버스 접속부(12)는 상기 신호들을 버퍼 및 래치소자, 디코더 및 조합 논리회로를 사용하여 상기 각각의 회로 모듈의 필요에 따라 제2도에 예시된 바와 같이 연결하였다. 상기 연결의 특기할 사항은 정합부(11)에서 비디오 코덱으로부터의 클럭이 공급되지 않을 때 발생하는 신호 없음(Loss of Signal) 신호와 송신 처리부(13)의 비정상 동작 상태를 나타내는 선입선출 버퍼의 상태 정보(FIFO 풀(full), FIFO 엠프티(empty))와 송신 시작을 설정한 후 활성화되는 송신 처리부(13) 동작 중 정보를 시스템 버스 버퍼의 입력에 연결하여 외부의 주제어 회로팩에서 비정상 또는 동작 중 상태를 알 수 있도록 하였다.

정합부(11)와 송신 처리부(13)와는 ISDN의 2개 B채널에 대한 직렬 정보 및 각각의 기준 클럭 신호를 통해 연결되며, 비디오 코덱과 정합하여 추출된 비디오 송신 데이타 및 유효한 데이타 시점을 알리는 데이타 클럭을 통해 연결된다.

송신 처리부(13)에서 처리한 셀 정보는 시스템 버스로 사용한 VME 버스의 사용자 영역(P2의 A, C열)에 정의된 신호선을 이용하여 셀 버스로 정의한 양방향 데이타 전송수단을 통해 제1도에서 그 응용예를 예시한 바와 같이 ATM 망정합 회로팩 상의 FIFO로 전달되는데, 8비트의 송신 셀 데이타, 데이타의 유효 타이밍을 알리는 데이타 클럭, 한 셀 정보의 구간(Duration)을 나타내는 데이타 구간, 그리고 셀과 셀간의 경계를 표시하기 위한 한 셀 정보의 첫번째 바이트 구간동안 활성화되는 데이타 시작정보를 통해 전달된다.

수신 처리부(14)와 상기 셀 버스와 연결되는 신호는 송신 처리부(13)와 셀 버스간의 연결신호와 동종의 신호 조합으로 구성되어 있으나, 전술한 바와 같이 고정속도 정보가 비동기적 전송 특성을 갖는 ATM 망을 통해 전달되게 되어 송신측 송신클럭의 변화를 적절히 추적하기 위한 기준클럭을 상호 망과 동기된 클럭을 이용하여야 하므로, ISDN 단말 장치를 위한 8KHz, 비디오 코덱을 위한 155.520MHz 클럭을 수신 처리부(14)로 전달하도록 하였다.

참고로, ATM망 정합 회로팩에서는 155.520MHz를 망에서 공급되는 데이타 클럭에서 복구하고, 이 선로가 125u초마다 전송되는 프레임 구조를 가지는 특성을 이용하여 프레임 동기를 위해 ATM망의 물리계층 정합소자에서 추출한 8KHz 프레임 동기신호를 버퍼링하여 공급하게 된다.

제3도는 제2도의 정합부(11)의 상세 블럭 구성도로서, 도면에서 31은 피씨엠(PCM) 정합 제어부, 32는 ISDN 물리계층 정합부, 33은 PLL 회로부, 34는 트랜스포머, 35는 B3ZS 부호 및 복호화부를 각각 나타낸다.

참고적으로, 설명의 편의상 광대역 ISDN으로 향하는 데이타의 흐름을 송신이라 하고, 반대의 데이타 흐름을 수신이라 명명하기로 한다.

정합부(11)는 ISDN 및 ISDN 단말 장치와의 접속점인 2개의 64Kbps 속도의 B채널과 1개의 16Kbps D채널이 혼합된 192Kbps 속도의 ISDN 프레임 정보를 신호의 전기적 분리를 위하여 트랜스포머(34)를 이용하여 송신 및 수신 선로를 통하여 정합하는 ISDN 물리계층 정합부(32), 이 ISDN 물리계층 정합부(32)와 4.096MHz 클럭에 기준하여 192Kbps 속도의 정보가 포함된 송신 및 수신 PCM 정보를 송수신하는 PCM 정합 제어부(31)를 구비한다. 여기서, PCM 정합 제어부(31)는 D채널의 정보를 분리하여 시스템 버스를 통해 주제어 회로팩에 전달하고, 수신의 경우 D채널 정보를 수신 PCM 정보에 전달하는 기능을 수행한다.

PCM 정합 제어부(31)는 2개의 B채널에 대해 PCM 정보를 PLL 회로부(33)에서 공급되는 8KHz 프레임 동기신호를 이용하여 각각의 유효한 정보를 직렬 데이타와 데이타 기준 클럭으로 각각 분리해 내는 기능을 수행하며, 수신의 경우 역의 기능을 수행하여 직렬 데이타와 클럭 정보를 이용하여 수신 PCM 정보를 구성하는 기능을 수행한다.

PLL회로부(33)는 상기 PCM 정합 제어부(31)에 4.096MHz 데이타 클럭과 8KHz 프레임 동기 클럭을 제공하는데, ATM 망 정합 회로팩에서 송신측 단말과 연결되었을 때, 복원된 8KHz 클럭이 공급되는 경우 이를 버퍼링 및 체배(8KHz를 4.096MHz로)하여 공급하고, 복원된 8KHz클럭 입력이 없는 경우에는 4.096MHz 발진회로로부터의 클럭을 버퍼 및 분주하여 공급하는 기능을 수행한다.

비디오 코덱과의 정합기능을 수행하기 위해서는 비디오 코덱이 B3ZS부호를 사용하므로, 이와는 44.736Mbps 속도의 송신 및 수신 프레임을 송수신 각각 2선의 차신호(Differntial Signal)를 이용하여 연결되며, B3ZS 부호 및 복호화부(35)를 통해 티티엘(TTL) 레벨의 비디오 송신 데이타 및 클럭, 수신 데이타 및 클럭 신호를 통해 정합하게 된다.

제4도는 제2도의 송신 처리부(13)의 상세 블럭 구성도로서, 도면에서 41 내지 43은 FIFO, 44 내지 46은 셀 구성회로, 47, 48은 클럭 위상차 검출 회로, 49는 데이타 다중화 회로, 51은 제어회로, 52는 47바이트 카운터, 53은 8진 카운터, 54는 FIFO, 55는 레지스터를 각각 나타낸다.

송신 처리부(13)는 도면에 도시된 바와 같이 ISDN의 2개 데이타 채널 정보를 저장하기 위한 2개의 직렬/병렬 피포(FIFO) (41, 42), 비디오 코덱의 정보 저장을 위한 1개의 직렬/병렬 피포(FIFO) (43), 그리고 동일한 구조를 갖는 3개의 셀 구성회로(44, 45, 46), ISDN 단말 장치와 비디오 코덱으로부터 입력되는 정보에 대한 송신측 위상 변화 정보를 부가 정보로 기록할 때 사용하기 위한 2종의 클럭 위상차 검출회로(47, 48)를 구비하는데, 여기서 클럭 위상차 검출회로(47, 48)는 ISDN과 비디오 코덱을 위하여 각각 8KHz, 155.520MHz 클럭에 기준하여 각각의 정합 회로에서 제공되는 기준/데이타 클럭과의 차정보를 제어회로(51)에 제공한다.

제어회로(51)는 타이밍 조정을 위한 순서로회로로 구성되는데, 바람직한 실시예를 위해 미국 Altera사의 AHDL언어로 기술하여 모듈로 구현하였으며, 그 동작은 동작과정 설명시 기술하고자 한다.

셀 정보의 구성을 위한 셀 구성회로(44, 54, 46)는 각각 제어회로(51)뿐만 아니라 47바이트 카운터(52), 8진 카운터(53)를 구비하며, 20MHz클럭, 논리회로의 초기화를 위한 리셋신호가 연결되어 있다.

여기서, 카운터(52, 53)는 각각 시작과 종료 신호에 의해 동작하게 된다. 또한 상기 직렬/병렬 피포(41 내지 43)와 셀 정보 구성을 위해 임시저장을 위한 피포(54)의 상태 정보(Full, Empty)가 시스템 버스 접속부(12)로 전달된다.

직렬/병렬 피포 정보와 상기 임시 저장 피포와는 8비트 데이타로 연결되고, 16비트로 구성되며, 시스템 버스 접속부(12)와 데이타 신호 및 부선택 신호로 연결된 2개의 레지스터(55)는 제어회로(51)의 입력으로 연결된다. 이는 셀 정보의 부가정보 중 채널식별정보인 8비트의 VPI(Virtual Path Identifier)와 16비트 VCI(Vitual Channel Identifier) 정보를 저장하는데 사용된다.

상기 3개의 임시저장 피포의 8비트 데이타는 셀 버스의 데이타 신호와 연결되며, 이 피포의 읽기신호는 데이타 다중화 회로에서 쓰기신호는 상기 제어회로와 연결된다. 데이타 다중화 회로는 상기 3개의 임시 정보 저장용 피포의 상태정보(Full, Empty)를 이용하여 이들 정보를 3대 1로 다중화하여 1개의 셀 버스상의 송신 데이타 신호로 연결하는 역할을 수행하는데, 20MHz 클럭과 회로의 초기화를 위한 리셋신호와 연결되며, 임의로 분주한 3개의 서로 다른 위상차를 갖는 클럭에 의해 피포의 상태를 샘플링함으로써, 먼저 저장된 상기 임시저장용 피포에 저장된 정보를 읽어 셀 버스로 전달하는 기능을 수행한다.

바람직한 실시예를 위하여 상기 3개의 셀 구성회로 및 레지스터, 데이타 다중화 회로는 미국 Altera사의 EPM7128소자를 사용하여 구현하였으며, 이의 동작과정을 살펴보면 다음과 같다.

상기 정합부(11)에서 정합된 ISDN 단말 장치의 64Kbps B채널 각각의 정보는 제어회로(51)에서 B1 기준 클럭을 버퍼링하여 제공하는 쓰기신호에 의해 직렬/병렬 피포(41, 42)에 저장된다. 비디오 코텍의 정보는 동일한 방법으로 송신 데이타 클럭에 의해 저장된다.

상기 피포(41, 42, 43)내에 2바이트 이상 저장되면 제어회로(51)는 시스템 버스를 통해 2개의 16비트 레지스터에 사전 설정된 VPI/VCI값을 임시저장 피포(54)에 저장하고(4바이트), 5번째 바이트는 0으로 저장한 후, 8진 카운터를 구동하여 0∼7까지의 3비트 카운터 값을 20MHz클럭에 동기시켜 순차적으로 발생하며, 상기 3비트에 대한 1비트의 패리티 정보를 형성한 후, 클럭 위상차 검출회로(47, 48)로부터 입력된 위상편이 값 중 1비트를 취하여 부가정보를 형성하여, 상기 피로에 저장하고, 47바이트 카운터를 구동하여 상기 직렬/병렬 피포로부터 정보를 읽어 상기 부가정보 6바이트 뒤에 추가하여 피포에 저장한다.

이 3개의 피포의 상태정보에 의해 데이타 다중화회로(49)에서는 상기 기술한 방법에 의해 피포가 비어 있지 않은 상태를 확인하여 2클럭 후부터 53바이트의 완성된 셀 정보를 읽어 상기 셀 버스의 데이타 정보로 전송함과 동시에, 이와 관련된 데이타 클럭, 데이타 구간 및 데이타 시작 정보도 함께 전송하여 하나의 셀 정보전송을 완료하며, 이 과정을 반복하게 된다.

제5도는 제2도의 수신 처리부(14)의 상세 블럭 구성도로서, 도면에서 61, 71, 62 내지 64는 피포, 65는 데이타 역다중화 회로, 66 내지 68은 셀 분해회로, 69, 70은 PLL 회로부, 72는 제어회로를 각각 나타낸다.

수신의 경우 상기 송신 처리부(13)와 거의 동일한 구성을 하고 있으므로 중복된 기능부에 대해서는 설명을 생략하고, 상이한 기능부에 대해서만 설명하고자 한다.

수신 처리부(14)에는 셀 버스로부터 한 셀이 수신되면 이를 저장하기 위한 피포(61)가 추가되었고, 이 피포(61)와 2개의 ISDN B채널을 위한 2개의 피포(62, 63)와 비디오 코덱을 위한 1개의 피포(64)를 두고, 서로 8비트의 데이타 선을 연결하였다.

수신된 정보를 1대 3으로 역다중화 하기 위한 데이타 역다중화 회로(65)는 상기 피포와 상태정보, 읽기 및 쓰기 정보로 연결되며, 상기 역다중화 회로는 1대 3으로 역다중화 할 때, 역다중화를 위한 사전설정 값의 저장을 위한 6개의 16비트 레지스터 및 비교회로로 구성된다. 이 레지스터는 상기 송신 처리부(13)의 경우와 동일하게 시스템 버스 접속부(12)와 16비트 데이타, 6개의 부선택신호, 동작의 기본 클럭으로 사용되는 20MHz클럭, 회로의 초기화를 위한 리셋신호와 연결된다.

상기 역다중화부는 3개의 셀분해회로(66 내지 68)내의 3개의 피포(71)의 쓰기신호와 연결되어 수신된 셀 정보중 VPI/VCI값을 비트별로 수신될 때마다 상기 6개의 레지스터에 미리 설정된 값과 비교해 가다가 사전설정값과 동일한 3개 피포 중 어떤 피포로 역다중화하는 2비트의 정보를 만들어 내어 처음 5바이트는 폐기하고, 48바이트의 정보를 다음단의 3개 피포중 하나에 저장하게 된다.

이 피포에 저장된 48바이트 정보중 첫번째 1바이트 중 송신시에 부가한 위상편이 값을 저장하였다가 각각의 셀 분해회로의 제어회로(72)와 연결된 PLL 회로부(69, 70)에 위상편이 값을 제공하게 되고, PLL 회로부는 망에서 수신한 망동기 클럭에 이를 보정한 ISDN 단말을 위한 복원된 8KHz와 비디오 코덱을 위한 44.736MHz 수신클럭을 상기 ISDN 및 비디오 코덱 정합장치로 공급하게 된다.

또한, 각 셀 분해회로에서 수신된 셀에서 읽어낸 부가정보중 송신시 부가한 0∼7까지의 일련번호 및 패리티 정보를 0∼7까지의 동일한 순서대로 검사하여 오류가 생기는 경우, 시스템 버스 접속부(12)를 통해 주제어 회로팩으로 그 오류 상태를 보고한다.

제6도는 제2도의 시스템 버스 접속부의 상세 블럭 구성도로서, 도면에서 81, 82, 84, 85는 버퍼, 83은 래치, 86은 키 매트릭스, 87은 디코더, 버퍼 및 데이타 응답 발생 회로, 88은 부저를 각각 나타낸다.

시스템 버스 접속부(12)는 전술한 바와 같이 다수의 단방향 버퍼(82, 87)를 이용하여 어드레스 및 제어신호군을 버퍼링하여 본 회로들에 제공하고, 양방향 버퍼(81)를 사용하여 데이타 신호를 연결하여 시스템 버스를 통해 제1도에서 예시한 주제어 회로팩과의 제어동작이 가능하도록 하였으며, 버스 어드레스 신호를 디코딩하는 디코더(87)를 통하여 송신 및 수신 처리부(13, 14) 내부의 레지스테에 사전 설정값이 저장될 수 있도록 하였다. 또한, 비디오 코덱 정합 서비스를 실시하는 경우, 상대측이 요구한 연결을 사용자가 이를 인지할 수 있도록 하기 위해 가청 정보인 부저(88)를 래치(83)와 1비트로 연결하여 부저동작을 알리는 데이타가 상기 래치(83)에 써질 때 부저(88)가 동작할 수 있도록 구성하였다.

또한, 버퍼(84)를 통하여 비디오 코덱 정합부의 신호없음 신호 및 송신 처리부(13)의 피포 상태정보 및 송신동작중 정보를 필요시 주제어 회로팩에서 버스 데이타 신호를 통하여 이를 인지할 수 있도록 구성하였다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한 본 발명의 기술 분야를 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은 다음과 같은 효과를 가진다.

첫째, 본 발명은 ISDN 단말 장치 및 비디오 코덱을 통한 영상 및 음성 정보를 1개의 광대역 ISDN선로를 통하여 ATM망과 동기된 클럭을 부가적으로 사용하고, 송수신 처리시 상대장치의 송신 클럭과의 위상차를 고려하여 처리함으로써, 오류 없는 동시적인 통신 서비스를 제공할 수 있다.

둘째, 본 발명은 데이타 손실없는 통합적인 기능의 제공으로 인해 사용자의 관점에서는 1개의 광대역 ISDN선로를 이용하여 얻을 수 있어, 오류 데이타의 재전송 감소에 의한 서비스 질의 향상, 선로사용 비용의 감소효과를 갖는다.

Claims (5)

1. 종합정보통신망 단말 장치 및 비디오 코덱을 포함하는 다수개의 고정 속도 정보원을 수용하기 위한 종합정보통신망 및 비디오 코덱 정합장치에 있어서, 외부와 제어 정보를 교환하기 위한 시스템 버스와의 신호 정합 기능을 수행하는 시스템버스접속수단; 상기 종합정보통신망 단말 장치와 비디오 코덱간을 물리적으로 정합하여 데이타와 클럭을 추출하되, 복원된 클럭이 공급되는 경우에는 이를 위상고정시켜 공급하고, 복원된 클럭이 입력되지 않은 경우에는 발진회로로부터의 클럭을 분주하여 위상 고정된 클럭을 공급하기 위한 제1위상고정루프를 포함하는 종합정보통신망 정합수단; 상기 시스템버스접속수단과 종합정보통신망 정합수단의 송신 데이타와 클럭 정보를 일시 저장하여 소정의 단위의 패킷으로 구성하되, 망과 동기된 클럭 정보와 기준 클럭과의 위상편이 값을 계산하여 포함시키고, 상기 구성된 패킷에 부가 정보를 더한 후, 셀 버스로 다중화하여 전송하는 송신처리수단; 및 상기 버스를 통해 수신된 셀을 일시 저장하여 역다중화 하고, 상기 부가된 정보를 폐기한 다음, 패킷을 분해하는 기능을 수행하되, 상기 송신측에서 전달된 위상편이 값을 이용해 클럭을 복원하여, 복원된 클럭을 제공하는 제2위상고정루프를 포함하는 수신처리수단을 구비하는 종합정보통신망 및 비디오 코덱 정합장치.
2. 제1항에 있어서, 상기 시스템버스접속수단은, 상기 종합정보통신망 정합수단을 통해 비디오 코덱으로부터의 클럭이 공급되지 않을 경우 발생되는 신호없음신호와 상기 송신처리수단의 비정상 동작 상태를 나타내는 정보와 상기 송신처리수단의 동작 중 정보를 상기 시스템 버스로 공급하여 외부에서 비정상 또는 동작 중 상태를 알 수 있도록 한 것을 특징으로 하는 종합정보 통신망 및 비디오 코덱 정합장치.
3. 제1항에 있어서, 상기 송신처리수단은, 종합정보통신망의 데이타 채널 정보를 저장하기 위한 제1직렬.병렬 선입선출 메모리수단; 비디오 코덱 정보를 저장하기 위한 제2직렬/병렬 선입선출 메모리수단; 종합정보통신망 단말 장치와 비디오 코덱으로부터 입력되는 정보에 대한 송신측 위상 변화 정보를 검출하는 클럭 위상차 검출수단; 상기 제1 및 제2직렬/병렬 선입선출 메모리수단 각각에 연결된 다수개의 셀 구성수단; 및 상기 제1 및 제2선입선출 메모리수단의 상태 정보에 따라 먼저 구성된 셀부터 차례로 전송하는 데이타 다중화수단을 구비한 것을 특징으로 하는 종합정보통신망 및 비디오 코덱 정합장치.
4. 제3항에 있어서, 상기 셀 구성수단 각각은, 셀 정보를 구성하기 위한 8진 카운팅수단; 대응되는 상기 직렬/병렬 선입선출 메모리수단으로부터 일정 개수의 정보를 읽어내기 위한 바이트 카운팅수단; 상기 직렬/병렬 선입선출 메모리수단, 상기 8진 카운팅수단, 상기 클럭 위상차 검출수단, 상기 바이트 카운팅수단에 각각 연결되어 셀 구성을 제어하는 제어수단; 및 상기 제어수단의 쓰기 신호에 의해 구성된 셀 데이타를 임시로 저장하는 제3선입선출 메모리수단을 구비하는 것을 특징으로 하는 종합정보통신망 및 비디오 코덱 정합장치.
5. 제4항에 있어서, 상기 수신처리수단은, 수신 셀 버스를 통하여 수신된 셀 정보를 일시 저장하는 제4선입선출 메모리수단; 상기 제4선입선출 메모리수단에 저장된 셀 정보를 입력받는 종합정보통신망 및 비디오 코덱에 각각 대응되는 제5선입선출 메모리수단; 상기 제5선입선출 메모리수단과 병렬로 연결되며, 수신된 셀 정보를 수신된 순서대로 상기 제5선입선출 메모리수단으로 역다중화하여 출력하는 데이타 역다중화수단; 상기 제5선입선출 메모리수단에 저장된 정보를 상기 정합수단에 직렬 데이타를 전송하기 위한 다수개의 병렬/직렬 선입선출 메모리수단; 송신시 부가한 일정한 크기의 부가 정보를 폐기하고, 상기 바이트 카운터 만큼의 정보를 상기 병렬/직렬 선입선출 메모리수단에 전달하는 셀 분해수단; 및 상기 셀 분해수단이 제공하는 위상편이 값과 망으로부터 수신된 망동기 클럭을 이용하여 복원된 클럭을 생성하는 제3위성고정루프수단을 구비한 것을 특징으로 하는 종합정보통신망 및 비디오 코덱 정합장치.