JP3584965B2 - 光ラインプロテクション方式 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光ラインプロテクションの方式に関し、一部は、ＳＤＨ／ＳＯＮＥＴ（ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｈｉｅｒａｒｃｈｙ／ｓｙｎｃｈｒｏｎｏｕｓ ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋ）における光ラインプロテクションの方式に関する。
【０００２】
【従来の技術】
ＳＤＨ／ＳＯＮＥＴの光ラインプロテクションの方式において、従来、特に図１５に示されるように主に集中的に管理・制御カード６０１が各物理インタフェースカードの制御やＫ１−Ｋ２制御情報の処理を行っていた。
【０００３】
Ｋ１−Ｋ２制御情報はＳＤＨ／ＳＯＮＥＴ信号のオーバーヘッドにあらかじめ埋め込まれており、その情報を抽出及び挿入することで光ラインを現用系から予備系へと切り替えの制御が行われる。図１５において、自局側装置の現用系物理インタフェースカード２０１Ｗ上の物理層を終端する回路は、Ｋ１−Ｋ２制御情報をオーバーヘッドより抜き出しＳ５０１として管理・制御カード６０１に転送する。逆に管理・制御カード６０１からはＳ５０２を通しＫ１−Ｋ２制御情報を現用系物理インタフェースカード２０１Ｗ上のＳＤＨ／ＳＯＮＥＴのフレーム及びオーバーヘッドを終端する回路に挿入する。予備系物理インタフェースカード２０１ＰについてのＫ１−Ｋ２制御情報の転送についても同様であり信号線Ｓ５０３、Ｓ５０４を用いて情報のやり取りを行っている。光ライン信号受信サイドにおいて装置内の全ての物理インタフェースカードでＳＤＨ／ＳＯＮＥＴのフレーム及びオーバーヘッド情報が終端され個別に配備されている信号線を通しＫ１−Ｋ２制御情報のみが取り出され管理・制御カード（６０１）へと送られ、同様に信号送信サイドにおいては管理・制御カード（６０１）から個別に配備されている信号線を通しＫ１−Ｋ２制御情報のみを物理インタフェースカードへ送りＳＤＨ／ＳＯＮＥＴのフレーム上のオーバーヘッドに乗せる。つまり管理・制御カード（６０１）が全ての物理パネルからのＫ１−Ｋ２制御情報を終端処理し、またスイッチブロック（４０１）へ向かう信号（３０１）を通すゲートのトライステート制御（例えばＳ５０５、Ｓ５０６、Ｓ２５０５、Ｓ２５０６による制御）を行う事で各物理インタフェースカードからの信号の現用系から予備系、あるいは予備系から現用系への切り替えを制御している。
【０００４】
【発明が解決しようとする課題】
ここで物理インタフェースカード上の光ラインポートが複数ある場合や複数の光ラインポートが実装された複数の物理インタフェースカードという構成を装置がとる場合、Ｋ１−Ｋ２制御情報処理の為の信号線を光ラインのポート別に配備する必要がある。またスイッチブロック４０１へ向かう信号線のゲートの開け閉めを行うトライステート制御のための信号線も同様に個別に持つ必要がある。このように光ラインプロテクションを行う専用のハードウェアやソフトウェアを管理・制御カード上に持つ必要があり、また切り替えを行うべき光ポートが増えれば増えるほど配備しなければならない信号線も増え、切り替えを行う為の処理も複雑化し結果として切り替えそのものの実行時間が増えてしまうという欠点があった。
【０００５】
本発明の主な目的は装置の巨大化に伴い多数の光ポートを持つような構成の場合で物理インタフェースカードが複数実装されそのカード上の光ポートも複数存在していたとしても光伝送路の障害、エラーなどの劣化、上位の管理システムからのマニュアル操作での光ラインの切り替えコマンド等々が次々発生したとしても装置の構成を複雑化することなくシンプルな構成で、高速に光ラインの切り替えを行うことのできる光ラインプロテクション方式を提供することである。
【０００６】
また使用帯域を増やす為にＫ１−Ｋ２制御情報やその他のオーバーヘッド信号を挿入する為のフレーム信号の無く連続するパケットデータが直接光化されライン信号として入出力がなされるような構成においても効率的でシンプルな装置構成で高速な光ラインの切り替えを行うことのできる光ラインプロテクション方式を提供することである。
【０００７】
【課題を解決するための手段】
本発明による光ラインプロテクションは、パケットのペイロードに挿入されたＫ１−Ｋ２情報を用いて光ラインプロテクションを行うプロテクション手段を各物理インタフェースに備えることを特徴とする。
【０００８】
また、本発明による光ラインプロテクション方式は、上記の光ラインプロテクション方式において、前記プロテクション手段は、受信したペイロード中のコントロール信号に応じてユーザーデータのペイロードとＫ１−Ｋ２情報を含むペイロードを分離するフィルタと、送信すべきユーザデータ又は送信すべきＫ１−Ｋ２情報をそれらに応じた値のコントロール信号を付して切り替えるセレクタと、前記フィルタから出力されたＫ１−Ｋ２情報を含むペイロード中のＫ１−Ｋ２情報を基にスイッチブロックへの出力バッファを制御し、送信すべきＫ１−Ｋ２情報を生成し、他の系の物理インタフェースカードと通信する制御手段を備えることを特徴とする。
【０００９】
更に、本発明による光ラインプロテクション方式は、上記の光ラインプロテクション方式において、物理ポートの障害をペイロード長とそれについてのＣＲＣコードを基にＣＲＣチェックすることにより検出する手段を更に備えることを特徴とする。
【００１１】
本発明によるＳＤＨ／ＳＯＮＥＴにおける光ラインプロテクション方式は、ＳＤＨ／ＳＯＮＥＴ (synchronous digital hierarchy/synchronous optical network) フレームのオーバーヘッドに挿入されたＫ１−Ｋ２情報を用いて光ラインプロテクションを行うプロテクション手段を備える光ラインプロテクション方式において、前記プロテクション手段は、受信したオーバヘッドから前記Ｋ１−Ｋ２情報を抽出する抽出手段と、送信するＫ１−Ｋ２情報をオーバヘッドに挿入する挿入手段と、前記抽出手段から出力されたＫ１−Ｋ２情報を基にスイッチブロックへの出力バッファを制御し、送信するＫ１−Ｋ２情報を生成し、他の系の物理インタフェースカードと通信する制御手段を備えることを特徴とする。
【００１２】
更に、本発明によるＳＤＨ／ＳＯＮＥＴにおける光ラインプロテクションは、上記のＳＤＨ／ＳＯＮＥＴにおける光ラインプロテクション方式において、物理ポートの障害をペイロード長とそれについてのＣＲＣコードを基にＣＲＣチェックすることにより検出する手段を更に備えることを特徴とする。
【００１３】
【発明の実施の形態】
図１は本発明の方式全体の構成を示している。図１は、ＳＤＨ／ＳＯＮＥＴのようなフレームやオーバーヘッド信号が無く連続するパケット（請求項１に記載のパケット）のデータ（図２参照）が直接光に変換された信号が各物理インタフェースカードの光ライン信号ポートへ入出力される例を示している。
【００１４】
図１２に示されるように現用系、予備系の各物理インタフェースカード（２０１Ｗ、２０１Ｐ）は光ラインを通し対向局側の装置の物理インタフェースカードにそれぞれ接続され、対向局側の装置との間でパケットデータの送受を行う。
【００１５】
図１１を参照すると、物理インタフェースカード（２０１）の光モジュール２０１１において光ライン受信信号（Ｓ１０１）は連続するパケットデータ（Ｓ２０１２）としての電気信号に変換される。その連続するパケットデータ信号Ｓ２０１２（信号フォーマットは図２）からは、ブロック２０１４にてクロックが再生され、パケットデータ信号Ｓ２０１２についてパケット長を示す先頭の２ＢｙｔｅごとのＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）をストリーム上の各バイトごとにすべて実施され、このことによりパケットデータ信号Ｓ２０１２の先頭が見つけられる。パケットの先頭にはペイロード長を示す情報（２Ｂｙｔｅ）が書きこまれており、このペイロード長を基に次のパケットの先頭を探し再びＣＲＣチェックを行う。このようにしてパケットからパケットへと次々にパケットの先頭を見つけてＣＲＣチェックを行う結果、同期引き込み状態とした後、その中のペイロード情報（Ｓ２０１５）（図３）をモジュール（２０１４）が出力する。
【００１６】
逆に光ライン信号送信方向においてはモジュール（２０１４）はスイッチブロック（４０１）からのユーザーデータとしてのパケットデータ信号Ｓ３０２あるいは切り替え要求信号としてのパケットデータＳ２０２９（フォーマットは図３）に、ペイロード長を示す情報（２ Ｂｙｔｅ）、そのＣＲＣ情報及びトレイラーを付加（図２）して光モジュール２０１１へと出力する。光モジュール２０１１は、連続するパケットデータ信号Ｓ２０１３（フォーマット図２）の電気信号を光信号へ変換する。
【００１７】
切り替え要求であるＳＯＮＥＴ／ＳＤＨ信号のオーバーヘッドのＫ１−Ｋ２制御情報（図４、５参照）に相当する制御用パケットデータは物理インタフェースカード（２０１）で処理され、それ以外のデータは次のブロック（スイッチブロック：４０１）に入出力され処理される。ここでラインプロテクションを制御する切り替え信号（Ｋ１−Ｋ２制御情報）の物理パネル（２０１Ｗ、２０１Ｐ）での処理について図１１及び図１２を用いて説明する。
【００１８】
切り替え要求であるＫ１−Ｋ２制御情報に相当する制御用パケットデータは他のユーザーデータと同様に図２のフォーマットフレームにて装置間でやり取りされ、ＣＰＵモジュール（２０２１）やスイッチブロック（４０１）との間では図３のフォーマットでやり取りされる。
【００１９】
制御用パケットデータとユーザーデータとしてのパケットは図３のフォーマットのＣｏｎｔｒｏｌフィールドに何らかの情報を書きこむことで容易に識別することができる。
【００２０】
信号受信方向においてはＦｉｌｔｅｒブロック（図１１ ２０１７）は信号Ｓ２０１５（図２のＰＤＵ部分）の先頭バイト（Ａｄｄｒｅｓｓ）の次のバイト（Ｃｏｎｔｒｏｌ）を見つけその中のＣｏｎｔｒｏｌフィールドの値により制御用パケットデータかユーザーデータとしてのパケットかを識別して、制御用パケットデータの場合には信号Ｓ２０１５を信号Ｓ２０３０としてＦＩＦＯ（２０１９）に書きこみ、そうでない場合には信号Ｓ２０１５をユーザーデータＳ２０３２としてそのままトライステートバッファ２０３４を通してスイッチブロック４０１に送出する。
【００２１】
信号送出方向においては、スイッチブロック４０１から来たユーザデータ信号Ｓ３０２とＣＰＵモジュール２０２１から来た制御用パケットデータ信号Ｓ２０２９（図２のＰＤＵ部分）をＳｅｌｅｃｔｏｒ２０１８にて選択して多重化して、信号Ｓ２０１６としてモジュール２０１４に送出し、モジュール２０１４がペイロード長、ＣＲＣ、トレイラ−等々の情報を信号Ｓ２０１６に付加することにより図２の信号フォーマットを有する信号Ｓ２０１３を光モジュール２０１１に送出する。
【００２２】
こうすることで、従来の方法によるＳＤＨ／ＳＯＮＥＴのフレーム中のオーバーヘッドからのＫ１−Ｋ２制御情報の抽出あるいはオーバーヘッドへのＫ１−Ｋ２制御情報の挿入を行う現用系／予備系の各ラインパネルの切り替えによる効果と同様の効果をあげることができる。
【００２３】
次に二重化された光伝送路における現用系より予備系へのライン切り替えについて図４〜１０及び図１２を参照して説明する。
【００２４】
図６〜１０には、１＋１に二重化された光ライン信号（１５５Ｍあるいは６２２Ｍに相当する信号）に障害（Ｓｉｇｎａｌ Ｄｅｇｒａｄｅ ｗｉｔｈ ｌｏｗ ｐｒｉｏｒｉｔｙ）が発生し双方向（Ｂｉｄｉｒｅｃｔｉｏｎａｌとして光ライン信号送出と受信両方向についての切り替え）のプロテクションスイッチング手法を用いて各パネルで状態遷移が行われ現用系より予備系へ切り替えが行われるまでの様子が示されている。
【００２５】
自局と対向局間の基本的なプロトコル（切り替え用Ｋ−Ｋ２制御情報の交換）のやり取りは全て予備系のラインを通して行われ、既に標準化（参考文献：Ｂｅｌｌｃｏｒｅ発行ＴＲ−ＮＷＴ−０００２５３）されているＳＯＮＥＴ／ＳＤＨフレームを用いたＫ１−Ｋ２制御情報のやり取りと同様である。
【００２６】
そこでまず図６は定常状態でＫ１−Ｋ２制御情報は００００，００００−００００，０１０１（ビット詳細内容は図４、５参照）として何も障害の無い状態である。またライン切り替えするとしたら双方向（Ｂｉｄｉｒｅｃｔｉｏｎａｌ）で行われるように本情報が交換されており、切り替え要求があった場合、送信と受信ライン双方のラインの現用→予備への切り替えがなされる。
【００２７】
図６において切り替え要求であるスイッチリクエスト（ＳＷ ＲＥＱ）はどちらの局からも出力されていない。
【００２８】
次に図７に示されるように現用系光ライン信号Ｓ１０２Ｗで信号エラー（Ｓｉｇｎａｌ Ｄｅｇｒａｄｅ）が発生し対向局側装置▲２▼が検出する。その際対向局側装置▲２▼の物理インタフェースカード２２０１Ｗは各パケットデータごとの先頭ペイロード長（２Ｂｙｔｅ）のＣＲＣチェック（図２参照）を行う事で本エラーを検出する。信号エラーは、ＬＯＳ（ｌｏｓｓ ｏｆ ｓｉｇｎａｌ）又はＬＯＦ（ｌｏｓｓ ｏｆ ｆｒａｍｅ）などにより発生するが、これらを直接には検出しない。
【００２９】
現用系物理インタフェースカード２２０１Ｗは予備系ラインパネル２２０１Ｐに現用系光ライン信号Ｓ１０２Ｗで信号エラー（ここではＳｉｇｎａｌ Ｄｅｇｒａｄｅ ｗｉｔｈ ｌｏｗ ｐｒｉｏｒｉｔｙ）が発生した事を通知する。通知の仕方は図１２において現用系物理インタフェースカード上のＣＰＵモジュール（２０２１Ｗ）が予備系物理インタフェースカード上のＤｕａｌ Ｐｏｒｔ ＲＡＭ （２０２２Ｐ）にその旨を書きこみ、ＣＰＵモジュール２０２１Ｐに割り込みをかける事で知らせることができる。
【００３０】
そして予備系物理インタフェースカード２２０１Ｐは相手局（自局側装置▲１▼）に対し現用系光ライン信号でエラー（Ｓｉｇｎａｌ Ｄｅｇｒａｄｅ ｗｉｔｈ ｌｏｗ ｐｒｉｏｒｉｔｙ）が発生している事を知らせる為に、Ｋ１−Ｋ２制御情報（１０１０，００００−００００，０１０１）を予備系光ライン信号Ｓ１０１Ｐを通して相手局に転送する。
【００３１】
図８において自局側装置▲１▼の予備系物理インタフェースカード２０１ＰはＫ１−Ｋ２制御情報（１０１０，００００−００００，０１０１）を受信した後、本信号を受け取った事を対向局側装置▲２▼に示す為にＫ１−Ｋ２制御情報（００１０，０００１−００００，０１０１（チャネル１のリバースリクエスト））を対向局側装置▲２▼の予備系物理インタフェースカード２２０１Ｐに返す。
【００３２】
図９において対向局側装置▲２▼の予備系物理インタフェースカード２２０１Ｐは本信号を受信した事を現用系パネル２２０１Ｗに通知すると共にＫ１−Ｋ２制御情報（１０１０，０００１−０００１，０１０１）を自局側装置▲１▼の予備系物理インタフェースカード２０１Ｐに返す。同様に自局側装置▲１▼の予備系物理インタフェースカードはＫ１−Ｋ２制御情報（００１０，０００１−００００，０１０１）を返す。
【００３３】
この際、通知を受けたそれぞれの現用系パネル（２０１Ｗ、２２０１Ｗ）はＳＷモジュールに行く信号線Ｓ３０１、Ｓ２３０１のトライステートバッファ（２０３４Ｗ、対向局装置▲２▼でも同様のバッファ）を閉じる。
【００３４】
図１０においてそれぞれの局においてラインの現用系から予備系への切り替えを完了させるために予備系パネル（２０１Ｐ、２２０１Ｐ）は今まで閉じていたＳＷモジュールに行く信号線（Ｓ３０１、Ｓ２３０１）のトライステートバッファ（２０３４Ｐ、対向局装置▲２▼でも同様のバッファ）を開け信号出力することで切り替えを完了する。
【００３５】
図１１、１２に本発明の第１の実施形態の構成を示し以下にそれら各構成の詳細な動作を示す。
【００３６】
本構成は、連続するパケットデータ（図２参照）が直接光に変換された信号を入出力する物理インタフェースカード（図１では２０１Ｗを示す）の内容を示している。点線で囲まれた部分において、光モジュール２０１１は光ライン受信信号（Ｓ１０１）を電気信号として連続するパケットデータ（Ｓ２０１２）に変換する。モジュール（２０１４）はクロックを再生し、２ＢｙｔｅごとのＣＲＣチェックをストリーム上の各バイトごとにすべて実施する事によりパケットの先頭を見つけ、パケット先頭のペイロード長を示す情報（２ Ｂｙｔｅ）により次のパケットの先頭を探し再びＣＲＣチェックを行うことで同期引き込み状態とする。このようにしてパケットからパケットへと次々に先頭を見つけＣＲＣチェック実施し同期引き込み状態となっている時に、その中のペイロード情報Ｓ２０１５（図３）を本ブロック（２０１４）より出力する。
【００３７】
Ｆｉｌｔｅｒブロック２０１７は先の信号Ｓ２０１５の中の先頭バイト（Ａｄｄｒｅｓｓ）の次のバイト（Ｃｏｎｔｒｏｌ）を見つけペイロード中のＣｏｎｔｒｏｌフィールドにより制御用パケットデータ（切り替え要求であるＫ１−Ｋ２制御情報に相当）かユーザーデータとしてのパケットかをフィルタリングし制御用パケットの場合ＦＩＦＯ（２０１９）に書きこみ、そうでない場合ユーザーデータとしてそのままトライステートバッファ２０３４を通してスイッチブロック４０１にパケットデータＳ３０１として渡す。トライステートバッファ２０３４はＣＰＵによる制御信号Ｓ２０３１によって開け閉めが制御される。
【００３８】
トライステートバッファ２０３４は、通常物理インタフェースカード２０１が現用系の時は開いており予備系の時はハイインピーダンス出力となるように閉じている。またＦＩＦＯ（２０１９）に書きこまれた制御用パケットデータはＣＰＵモジュール（２０２１）によって随時読み出される。
【００３９】
一方、Ｓｅｌｅｃｔｏｒブロック２０１８は、スイッチブロック４０１から来た信号Ｓ２０３３（Ｓ３０２と同じ）とＣＰＵモジュール（２０２１）から出力されＦＩＦＯ（２０２０）を通して来た制御パケット信号Ｓ２０２９を選択し多重して信号Ｓ２０１６（パケットフォーマットは図３参照）としてブロック（２０１４）に送出する。この際、信号Ｓ２０１５の第２バイトのコントロールの値を信号Ｓ２０３３を選択したか信号Ｓ２０２９を選択したかによって切り替える。
【００４０】
前述してきたようにブロック（２０１４）はペイロード長、ＣＲＣ、トレイラ−等々の情報を付加し図２の信号フォーマットとして光モジュール２０１１に送出する。
【００４１】
Ｄｕａｌ Ｐｏｒｔ ＲＡＭ（２０２２）は予備系パネルと通信するためのものであり予備系物理インタフェースカード上のＣＰＵモジュールより来たＳ２０２３としてのデータはＤｕａｌ Ｐｏｒｔ ＲＡＭ（２０２２）に書きこまれ、割り込み信号Ｓ２０２５によりＣＰＵモジュールに対し書き込みがなされた事が示されＳ２０２６としてそのデータが読み出される。逆に相手パネルに情報を伝える為にＣＰＵモジュール（２０２１）は予備系物理インタフェースカード上のＤｕａｌ Ｐｏｒｔ ＲＡＭにＳ２０２４としてデータを書きこみ、同様に割り込み信号を発生させて予備系物理インタフェース上のＣＰＵに書きこんだことを知らせる。このようにして現用系と予備系の物理インタフェースカードの間（詳細 図１２）でデータの交換を行う。
【００４２】
図１３は本発明の第二の実施形態である。
【００４３】
今まで説明してきたように第１の実施形態は、図２、３のようなパケットが連続し直接光ライン信号として図１１の回路構成の装置に入力されるような方式で、ラインのプロテクションを行うものであるのに対し、第２の実施形態は、光の入出力信号が従来のＳＤＨ／ＳＯＮＥＴのフレーム構成（図１４参照）である場合でも同様の効果が得られるものである。
【００４４】
自局及び対向局の装置間の光ライン切り替えを行うＫ１−Ｋ２制御情報のやり取り（プロトコル）、現用系物理インタフェースカードと予備系物理インタフェースカード間のＤｕａｌ Ｐｏｒｔ ＲＡＭを用いた情報のやり取り等々の装置全体の基本的動作は第一の実施形態と同じである。
【００４５】
ここでは物理インタフェースカード内の光ライン切り替えのトリガとなるＫ１−Ｋ２制御情報の処理について説明する。物理インタフェースカード上の光モジュール２０１１においてＳＤＨ／ＳＯＮＥＴのフレームフォーマット（図１４参照）を持った光ライン受信信号（Ｓ１０１）は電気信号に変換される。その電気信号Ｓ２０１２はモジュール２０１４に入力されてクロックが再生され、フレーム信号による同期引き込み、オーバーヘッド情報の終端がなされＫ１−Ｋ２制御情報の情報が分離されＳ２０３０としてＦＩＦＯ（２０１９）に書きこまれる。一方フレーム信号等のオーバーヘッド信号が取り除かれたペイロード信号としてのユーザーデータはＳ２０１５としてスイッチブロック（４０１）に出力される。逆に光ライン信号送信方向においてスイッチブロック（４０１）からのユーザーデータとしてのペイロード信号Ｓ３０２はＳ２０３２としてモジュール２０１４に書きこまれそこでＳＤＨ／ＳＯＮＥＴのフレーム情報やポインタ値、その他のオーバーヘッド信号、Ｋ１−Ｋ２制御情報が挿入されて図１４に示されるようなＳＤＨ／ＳＯＮＥＴのフレームを持った信号として光モジュール２０１１に出力され最終的に光ライン信号のＳ１０２として本物理インタフェースカードより出力される。
【００４６】
ここでＫ１−Ｋ２制御情報はＣＰＵモジュール２０２１によりＳ２０２７として出力しあらかじめＦＩＦＯ（２０２０）に書きこまれておりオーバーヘッドとしてのＫ１−Ｋ２制御情報を出力するタイミングにて信号Ｓ２０２９として本ＦＩＦＯ（２０２０）より読み出すことにより先のＳＤＨ／ＳＯＮＥＴのフレーム内の情報（図１４）として対向局に転送できる。ＣＰＵモジュール２０２１によるＦＩＦＯ（２０１９）からのＫ１−Ｋ２制御情報の読み出し、ＦＩＦＯ（２０２０）への書きこみ、Ｄｕａｌ Ｐｏｒｔ ＲＡＭ（２０２２）を用いた予備系物理インタフェースカードとの通信や自局及び対向局装置間のＫ１−Ｋ２制御情報交換による状態の遷移等々については第一の実施形態と同様なのであえてここでは説明しないが同様の効果つまり高速且つシンプルな装置構成でラインの切り替えを行う事ができる。
【００４７】
【発明の効果】
以上説明したように本発明は、図１に示されるようなシステムにおいて物理層である物理ポート（ＳＤＨ／ＳＯＮＥＴライン）の障害（信号ＬＯＳ（ｌｏｓｓ ｏｆ ｓｉｇｎａｌ）、ＬＯＦ（ｌｏｓｓ ｏｆ ｆｒａｍｅ）、エラー等による）、あるいは相手局側からの切り替えコマンドによるラインプロテクションを行う装置において、従来、現用系／予備系の各物理インタフェースカードにおいてＳＤＨ／ＳＯＮＥＴフレームのオーバーヘッド信号より切り替え信号であるＫ１−Ｋ２制御情報を抽出し、それら信号を装置を集中的に管理する管理・制御カードに出力しその管理・制御カードにおいて処理がなされライン切り替えを行っていたのを、ＳＤＨ／ＳＯＮＥＴフレームがなくパケットデータが直接光信号としてやり取りされる場合（図２、３参照）でも現用系／予備系の物理インタフェースカード間のみにおいて切り替え信号としてのＫ１−Ｋ２制御情報のやりとりを行うことで高速且つシンプルな装置の構成でラインの切り替えを行う事ができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施形態によるラインプロテクション方式の構成を示すブロック図である。
【図２】本発明の実施形態によるモジュール２０１４と光モジュール２０１１との間で入出力される信号のフォーマットを示す図である。
【図３】本発明の実施形態１によるモジュール２０１４からフィルタ２０１７に出力される信号及びセレクタ２０１８からモジュール２０１４に出力される信号のフォーマットを示す図である。
【図４】Ｋ１−Ｋ２制御情報のうちのＫ１情報のフォーマットを示す図である。
【図５】Ｋ１−Ｋ２制御情報のうちのＫ２情報のフォーマットを示す図である。
【図６】本発明の実施形態によるライン切り替え時のプロトコルを説明するための第１の図である。
【図７】本発明の実施形態によるライン切り替え時のプロトコルを説明するための第２の図である。
【図８】本発明の実施形態によるライン切り替え時のプロトコルを説明するための第３の図である。
【図９】本発明の実施形態によるライン切り替え時のプロトコルを説明するための第４の図である。
【図１０】本発明の実施形態によるライン切り替え時のプロトコルを説明するための第５の図である。
【図１１】本発明の実施形態１による物理インタフェースカードの構成を示すブロック図である。
【図１２】本発明の実施形態１による現用系物理インタフェースカード及び予備系物理インタフェースカードの構成並びにそれらの接続関係を示すブロック図である。
【図１３】本発明の実施形態２による物理インタフェースカードの構成を示すブロック図である。
【図１４】本発明の実施形態２で使用するＳＤＨ／ＳＯＮＥＴのフレームフォーマットを示す図である。
【図１５】従来例によるラインプロテクション方式の構成を示すブロック図である。
【符号の説明】
２０１Ｗ、２０１Ｐ、２２０１Ｗ、２２０１Ｐ 物理インタフェースカード
４０１ スイッチブロック
２０１１ 光モジュール
２０１４ ＣＬＫ再生、ＣＲＴエラー計算、同期引き込み、 パケット入出力モジュール
２０１７ フィルタ
２０１８ セレクタ
２０１９ ＦＩＦＯ
２０２０ ＦＩＦＯ
２０２１ ＣＰＵ
２０２２ デュアルポートＲＡＭ
２０３４ バッファ

Claims (5)

1. 光ラインプロテクションにおいて、パケットのペイロードに挿入されたＫ１−Ｋ２情報を用いて光ラインプロテクションを行うプロテクション手段を各物理インタフェースに備えることを特徴とする光ラインプロテクション方式。
2. 請求項１に記載の光ラインプロテクション方式において、前記プロテクション手段は、受信したペイロード中のコントロール信号に応じてユーザーデータのペイロードとＫ１−Ｋ２情報を含むペイロードを分離するフィルタと、送信すべきユーザデータ又は送信すべきＫ１−Ｋ２情報をそれらに応じた値のコントロール信号を付して切り替えるセレクタと、前記フィルタから出力されたＫ１−Ｋ２情報を含むペイロード中のＫ１−Ｋ２情報を基にスイッチブロックへの出力バッファを制御し、送信すべきＫ１−Ｋ２情報を生成し、他の系の物理インタフェースカードと通信する制御手段を備えることを特徴とする光ラインプロテクション方式。
3. 請求項１又は２に記載の光ラインプロテクション方式において、物理ポートの障害をペイロード長とそれについてのＣＲＣコードを基にＣＲＣチェックすることにより検出する手段を更に備えることを特徴とする光ラインプロテクション方式。
4. ＳＤＨ／ＳＯＮＥＴ (synchronous digital hierarchy/synchronous optical network) フレームのオーバーヘッドに挿入されたＫ１−Ｋ２情報を用いて光ラインプロテクションを行うプロテクション手段を備える光ラインプロテクション方式において、前記プロテクション手段は、受信したオーバヘッドから前記Ｋ１−Ｋ２情報を抽出する抽出手段と、送信するＫ１−Ｋ２情報をオーバヘッドに挿入する挿入手段と、前記抽出手段から出力されたＫ１−Ｋ２情報を基にスイッチブロックへの出力バッファを制御し、送信するＫ１−Ｋ２情報を生成し、他の系の物理インタフェースカードと通信する制御手段を備えることを特徴とするＳＤＨ／ＳＯＮＥＴにおける光ラインプロテクション方式。
5. 請求項４に記載のＳＤＨ／ＳＯＮＥＴにおける光ラインプロテクション方式において、物理ポートの障害をペイロード長とそれについてのＣＲＣコードを基にＣＲＣチェックすることにより検出する手段を更に備えることを特徴とするＳＤＨ／ＳＯＮＥＴにおける光ラインプロテクション方式。

Images