JP3479926B2 - Ａｄｍ装置 - Google Patents
Ａｄｍ装置Info
- Publication number
- JP3479926B2 JP3479926B2 JP04857096A JP4857096A JP3479926B2 JP 3479926 B2 JP3479926 B2 JP 3479926B2 JP 04857096 A JP04857096 A JP 04857096A JP 4857096 A JP4857096 A JP 4857096A JP 3479926 B2 JP3479926 B2 JP 3479926B2
- Authority
- JP
- Japan
- Prior art keywords
- line setting
- signal
- unit
- sts
- order group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
- H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高次群信号から低
次群信号をドロップし、且つ低次群信号を高次群信号に
インサートする機能を備えたＡＤＭ装置に関する。同期
光通信網（ＳＯＮＥＴ；Ｓynchronous Ｏptical Ｎet
work）、又は同期ディジタル・ハイアラーキ（ＳＤＨ；
Ｓyncronous Ｄigital Ｈierarchy）に於いて、高次群
信号から低次群信号をドロップし、又低次群信号を高次
群信号にインサートするクロスコネクト機能を有するＡ
ＤＭ（Ａdd Ｄrop Ｍultiplexing)装置が用いられてい
る。このＡＤＭ装置の効率化並びに経済化を図ることが
要望されている。
次群信号をドロップし、且つ低次群信号を高次群信号に
インサートする機能を備えたＡＤＭ装置に関する。同期
光通信網（ＳＯＮＥＴ；Ｓynchronous Ｏptical Ｎet
work）、又は同期ディジタル・ハイアラーキ（ＳＤＨ；
Ｓyncronous Ｄigital Ｈierarchy）に於いて、高次群
信号から低次群信号をドロップし、又低次群信号を高次
群信号にインサートするクロスコネクト機能を有するＡ
ＤＭ（Ａdd Ｄrop Ｍultiplexing)装置が用いられてい
る。このＡＤＭ装置の効率化並びに経済化を図ることが
要望されている。
【０００２】
【従来の技術】図１０は複合リング状ネットワークの説
明図であり、１０１はパス・スイッチ部、１０２はチャ
ネル部、１０３は回線設定部、１０４はノード、１０５
は伝送路、１０６ａ，１０６ｂは二重リング状ネットワ
ーク、Ａ〜Ｊはノードを示す。これらのノードＡ〜Ｊは
同一の構成を有するものであり、ノードＡ〜Ｅを伝送路
１０５を介して接続して一方の二重リング状ネットワー
ク１０６ａを構成し、ノードＦ〜Ｊを伝送路１０５を介
して接続して他方の二重リング状ネットワーク１０６ｂ
を構成し、ノードＣ，Ｆ間と、ノードＤ，Ｊ間とをそれ
ぞれ接続して複合リング状ネットワークを構成した場合
を示す。
明図であり、１０１はパス・スイッチ部、１０２はチャ
ネル部、１０３は回線設定部、１０４はノード、１０５
は伝送路、１０６ａ，１０６ｂは二重リング状ネットワ
ーク、Ａ〜Ｊはノードを示す。これらのノードＡ〜Ｊは
同一の構成を有するものであり、ノードＡ〜Ｅを伝送路
１０５を介して接続して一方の二重リング状ネットワー
ク１０６ａを構成し、ノードＦ〜Ｊを伝送路１０５を介
して接続して他方の二重リング状ネットワーク１０６ｂ
を構成し、ノードＣ，Ｆ間と、ノードＤ，Ｊ間とをそれ
ぞれ接続して複合リング状ネットワークを構成した場合
を示す。
【０００３】各ノードＡ〜Ｊは、例えば、ＯＣ−３（１
５０Ｍｂｐｓ），ＯＣ−１２（６００Ｍｂｐｓ），ＯＣ
−４８（２．４Ｇｂｐｓ）等の光信号を伝送路１０５を
介して送受信する構成を有し、又受信した光信号を電気
信号に変換して、回線設定部１０３に於いて高次群信号
からＳＴＳ信号レベル或いはＶＴ信号レベルの低次群信
号をドロップしてチャネル部１０２から送出し、又チャ
ネル部１０２からの低次群信号を高次群信号にインサー
トし、その電気信号を光信号に変換して伝送路１０５に
送出する。
５０Ｍｂｐｓ），ＯＣ−１２（６００Ｍｂｐｓ），ＯＣ
−４８（２．４Ｇｂｐｓ）等の光信号を伝送路１０５を
介して送受信する構成を有し、又受信した光信号を電気
信号に変換して、回線設定部１０３に於いて高次群信号
からＳＴＳ信号レベル或いはＶＴ信号レベルの低次群信
号をドロップしてチャネル部１０２から送出し、又チャ
ネル部１０２からの低次群信号を高次群信号にインサー
トし、その電気信号を光信号に変換して伝送路１０５に
送出する。
【０００４】又ノードＣ，Ｆ間及びノードＤ，Ｊ間は、
回線設定部１０３により高次群信号からドロップした低
次群信号を転送し、又転送された低次群信号を回線設定
部１０３により高次群信号にインサートすることによ
り、二重リング状ネットワーク１０６ａ，１０６ｂ間を
接続し、恰も一つの二重リング状ネットワークのように
動作させるものである。
回線設定部１０３により高次群信号からドロップした低
次群信号を転送し、又転送された低次群信号を回線設定
部１０３により高次群信号にインサートすることによ
り、二重リング状ネットワーク１０６ａ，１０６ｂ間を
接続し、恰も一つの二重リング状ネットワークのように
動作させるものである。
【０００５】例えば、ノードＡのＡａからノードＨのＨ
ｈに、点線で示すように、ノードＡ→Ｂ→Ｃ→Ｆ→Ｇ→
Ｈ及びノードＡ→Ｅ→Ｄ→Ｊ→Ｉ→Ｈの二つのパスで伝
送されるもので、ノードＨに於いては、ノードＧ，Ｉの
両方から受信するから、パス・スイッチ部１０１により
健全なパス側を選択して受信処理する。そして、一方の
パスに障害が発生すると、他方のパスで受信するように
切替えるもので、障害発生によっても、二重リング状ネ
ットワーク１０６ａ，１０６ｂに属するノード間の伝送
を継続することができる。
ｈに、点線で示すように、ノードＡ→Ｂ→Ｃ→Ｆ→Ｇ→
Ｈ及びノードＡ→Ｅ→Ｄ→Ｊ→Ｉ→Ｈの二つのパスで伝
送されるもので、ノードＨに於いては、ノードＧ，Ｉの
両方から受信するから、パス・スイッチ部１０１により
健全なパス側を選択して受信処理する。そして、一方の
パスに障害が発生すると、他方のパスで受信するように
切替えるもので、障害発生によっても、二重リング状ネ
ットワーク１０６ａ，１０６ｂに属するノード間の伝送
を継続することができる。
【０００６】図１１は従来例の高次群ネットワークと低
次群ネットワークとの接続構成説明図であり、１１０は
高次群側ＡＤＭ装置、１１１Ｅ，１１１Ｗは高次群イン
ターフェース部、１１２Ｅ，１１２Ｗは回線設定部、１
１３はパス・プロテクション・スイッチ部、１１４は低
次群インターフェース部、１２０は低次群側ＡＤＭ装
置、１２１，１２２は低次群インターフェース部、１２
３はパス・プロテクション・スイッチ部、１２４は低次
群インターフェース部、１２５，１２６は回線設定部で
ある。
次群ネットワークとの接続構成説明図であり、１１０は
高次群側ＡＤＭ装置、１１１Ｅ，１１１Ｗは高次群イン
ターフェース部、１１２Ｅ，１１２Ｗは回線設定部、１
１３はパス・プロテクション・スイッチ部、１１４は低
次群インターフェース部、１２０は低次群側ＡＤＭ装
置、１２１，１２２は低次群インターフェース部、１２
３はパス・プロテクション・スイッチ部、１２４は低次
群インターフェース部、１２５，１２６は回線設定部で
ある。
【０００７】高次群ネットワーク側のＡＤＭ装置１１０
のイースト（Ｅ）側及びウエスト（Ｗ）側の高次群イン
ターフェース部１１１Ｅ，１１１Ｗは、それぞれ光電変
換部及び電光変換部を備え、光伝送路を介して受信した
光信号を電気信号に変換して回線設定部１１２Ｅ，１１
２Ｗに加え、又回線設定部１１２Ｅ，１１２Ｗからの信
号を光信号に変換して光伝送路に送出する構成を有し、
又回線設定部１１２Ｅ，１１２Ｗは、高次群信号を低次
群信号に変換してクロスコネクト処理を行い、ドロップ
した低次群信号を低次群インターフェース部１１４へ転
送し、又低次群インターフェース部１１４からの低次群
信号をインサートして高次群信号に変換する構成を有す
るものである。
のイースト（Ｅ）側及びウエスト（Ｗ）側の高次群イン
ターフェース部１１１Ｅ，１１１Ｗは、それぞれ光電変
換部及び電光変換部を備え、光伝送路を介して受信した
光信号を電気信号に変換して回線設定部１１２Ｅ，１１
２Ｗに加え、又回線設定部１１２Ｅ，１１２Ｗからの信
号を光信号に変換して光伝送路に送出する構成を有し、
又回線設定部１１２Ｅ，１１２Ｗは、高次群信号を低次
群信号に変換してクロスコネクト処理を行い、ドロップ
した低次群信号を低次群インターフェース部１１４へ転
送し、又低次群インターフェース部１１４からの低次群
信号をインサートして高次群信号に変換する構成を有す
るものである。
【０００８】又低次群ネットワーク側のＡＤＭ装置１２
０の回線設定部１２５，１２６は、伝送路の低次群信号
をドロップして低次群インターフェース部１２４に転送
し、又低次群インターフェース部１２４からの低次群信
号をインサートして伝送路に送出する構成を有するもの
である。そして、高次群ネットワーク側のＡＤＭ装置１
１０の低次群インターフェース部１１４と、低次群ネッ
トワーク側のＡＤＭ装置１２０の低次群インターフェー
ス部１２４との間を接続して、低次群信号を転送するこ
とにより、高次群ネットワーク側と低次群ネットワーク
側とを接続することができる。
０の回線設定部１２５，１２６は、伝送路の低次群信号
をドロップして低次群インターフェース部１２４に転送
し、又低次群インターフェース部１２４からの低次群信
号をインサートして伝送路に送出する構成を有するもの
である。そして、高次群ネットワーク側のＡＤＭ装置１
１０の低次群インターフェース部１１４と、低次群ネッ
トワーク側のＡＤＭ装置１２０の低次群インターフェー
ス部１２４との間を接続して、低次群信号を転送するこ
とにより、高次群ネットワーク側と低次群ネットワーク
側とを接続することができる。
【０００９】又パス・プロテクション・スイッチ部１１
３，１２３は、ＳＴＳパス又はＶＴパス・レイヤに於け
る障害の検出により、ドロップした低次群信号の選択切
替えを行うものであり、例えば、ＡＤＭ装置１１０のパ
ス・プロテクション・スイッチ部１１３に於いて、イー
スト（Ｅ）側の回線設定部１１２Ｅに於いてドロップし
た低次群信号を選択して、低次群インターフェース部１
１４に転送している場合に、パス・レイヤで障害を検出
すると、ウエスト（Ｗ）側の回線設定部１１２Ｗに於い
てドロップした低次群信号を選択して、低次群インター
フェース部１１４に転送するように切替えるものであ
る。ＡＤＭ装置１２０のパス・プロテクション・スイッ
チ部１２４に於いても同様に動作して、伝送路等の障害
に対処する構成を備えている。
３，１２３は、ＳＴＳパス又はＶＴパス・レイヤに於け
る障害の検出により、ドロップした低次群信号の選択切
替えを行うものであり、例えば、ＡＤＭ装置１１０のパ
ス・プロテクション・スイッチ部１１３に於いて、イー
スト（Ｅ）側の回線設定部１１２Ｅに於いてドロップし
た低次群信号を選択して、低次群インターフェース部１
１４に転送している場合に、パス・レイヤで障害を検出
すると、ウエスト（Ｗ）側の回線設定部１１２Ｗに於い
てドロップした低次群信号を選択して、低次群インター
フェース部１１４に転送するように切替えるものであ
る。ＡＤＭ装置１２０のパス・プロテクション・スイッ
チ部１２４に於いても同様に動作して、伝送路等の障害
に対処する構成を備えている。
【００１０】又低次群ネットワークを高次群ネットワー
クとすると、前述の複合リング状ネットワークを構成す
ることができ、その場合のＡＤＭ装置１２０は、高次群
ネットワーク側のＡＤＭ装置１１０と同様の構成とする
ものである。
クとすると、前述の複合リング状ネットワークを構成す
ることができ、その場合のＡＤＭ装置１２０は、高次群
ネットワーク側のＡＤＭ装置１１０と同様の構成とする
ものである。
【００１１】図１２は従来例の回線設定機能の要部説明
図であり、１３１は高次群側の回線設定部、１３２は低
次群側の回線設定部、１３３，１３４は回線切替データ
保持部、１３５は回線設定制御部、１３６はセレクタ
（ＳＥＬ）、１３７は選択データ保持部である。
図であり、１３１は高次群側の回線設定部、１３２は低
次群側の回線設定部、１３３，１３４は回線切替データ
保持部、１３５は回線設定制御部、１３６はセレクタ
（ＳＥＬ）、１３７は選択データ保持部である。
【００１２】高次群側の回線設定部１３１は、高次群側
から低次群側にドロップする回線設定を行い、又低次群
側の回線設定部１３２は、低次群から低次群側の回線設
定を行うもので、回線切替データ保持部１３３，１３４
に保持された回線切替データによって制御される。又回
線設定制御部１３５は、回線切替データ保持部１３３，
１３４に保持する回線切替データの更新制御並びに選択
データ保持部１３７に保持する選択データの更新制御を
行うものである。又セレクタ１３６は、回線設定部１３
１，１３２に於ける回線設定に対応した選択データに従
って選択して、低次群側出力とするものである。
から低次群側にドロップする回線設定を行い、又低次群
側の回線設定部１３２は、低次群から低次群側の回線設
定を行うもので、回線切替データ保持部１３３，１３４
に保持された回線切替データによって制御される。又回
線設定制御部１３５は、回線切替データ保持部１３３，
１３４に保持する回線切替データの更新制御並びに選択
データ保持部１３７に保持する選択データの更新制御を
行うものである。又セレクタ１３６は、回線設定部１３
１，１３２に於ける回線設定に対応した選択データに従
って選択して、低次群側出力とするものである。
【００１３】又回線設定部１３１，１３２に於ける回線
設定が行われていない低次群側に対しては、未実装信号
ＵＮＥＱ（Ｕnequipped Ｃode ）を送出する必要があ
り、その為に、回線切替データとは別個に設定して送出
する構成が採用されている。
設定が行われていない低次群側に対しては、未実装信号
ＵＮＥＱ（Ｕnequipped Ｃode ）を送出する必要があ
り、その為に、回線切替データとは別個に設定して送出
する構成が採用されている。
【００１４】図１３は従来例のＡＤＭ装置の説明図であ
り、１４１はインターフェース部、１４２はＳＴＳポイ
ンター処理部、１４３はＳＴＳ／ＳＴＳ ＳＰＥ（ＳＴ
Ｓ；Ｓynchronous Ｔransport Ｓignal ，ＳＰＥ；Ｓ
ynchronous Ｐayload Ｅnvelope ）変換部、１４４は
ＳＴＳパス終端部、１４５はＳＴＳ ＡＬＭ検出部、１
４６はＶＴポインター付け替え部、１４７はＡＩＳ−
Ｖ，ＬＯＰ−Ｖ検出部、１４８はＳＴＳ回線設定部、１
５０はＶＴ回線設定部、１５１はＶＴ回線設定処理部、
１５２はＶＴポインター処理部、１５３はＡＩＳ−Ｖ検
出部、１５４はＶＴパスＡＬＭ検出部、１５５はＰＤＩ
−Ｐコード生成部、１５６はパス・オーバーヘッド挿入
部（ＰＯＨ ＩＮＳ）、１６０はＶＴパス・プロテクシ
ョン・スイッチ部、１６１はＶＴポインター処理部、１
６２はＡＩＳ−Ｖ検出部、１６３はＶＴパスＡＬＭ検出
部、１６４はＶＴパス・スイッチ制御部、１６５はセレ
クタ（ＳＥＬ）、１７０はＳＴＳパス・プロテクション
・スイッチ部、１７１はＳＴＳポインター処理部、１７
２はＳＴＳ ＡＬＭ検出部、１７３はＳＴＳパス・スイ
ッチ制御部、１７４はセレクタ（ＳＥＬ）、１８１はＶ
Ｔポインター処理部、１８２はＡＩＳ−Ｖ検出部、１８
３はＶＴパスＡＬＭ検出部、１８４はＰＤＩ−Ｐコード
生成部、１８５はパス・オーバーヘッド挿入部（ＰＯＨ
ＩＮＳ）である。
り、１４１はインターフェース部、１４２はＳＴＳポイ
ンター処理部、１４３はＳＴＳ／ＳＴＳ ＳＰＥ（ＳＴ
Ｓ；Ｓynchronous Ｔransport Ｓignal ，ＳＰＥ；Ｓ
ynchronous Ｐayload Ｅnvelope ）変換部、１４４は
ＳＴＳパス終端部、１４５はＳＴＳ ＡＬＭ検出部、１
４６はＶＴポインター付け替え部、１４７はＡＩＳ−
Ｖ，ＬＯＰ−Ｖ検出部、１４８はＳＴＳ回線設定部、１
５０はＶＴ回線設定部、１５１はＶＴ回線設定処理部、
１５２はＶＴポインター処理部、１５３はＡＩＳ−Ｖ検
出部、１５４はＶＴパスＡＬＭ検出部、１５５はＰＤＩ
−Ｐコード生成部、１５６はパス・オーバーヘッド挿入
部（ＰＯＨ ＩＮＳ）、１６０はＶＴパス・プロテクシ
ョン・スイッチ部、１６１はＶＴポインター処理部、１
６２はＡＩＳ−Ｖ検出部、１６３はＶＴパスＡＬＭ検出
部、１６４はＶＴパス・スイッチ制御部、１６５はセレ
クタ（ＳＥＬ）、１７０はＳＴＳパス・プロテクション
・スイッチ部、１７１はＳＴＳポインター処理部、１７
２はＳＴＳ ＡＬＭ検出部、１７３はＳＴＳパス・スイ
ッチ制御部、１７４はセレクタ（ＳＥＬ）、１８１はＶ
Ｔポインター処理部、１８２はＡＩＳ−Ｖ検出部、１８
３はＶＴパスＡＬＭ検出部、１８４はＰＤＩ−Ｐコード
生成部、１８５はパス・オーバーヘッド挿入部（ＰＯＨ
ＩＮＳ）である。
【００１５】インターフェース部１４１は、例えば、Ｏ
Ｃ−３（１５０Ｍｂｐｓ）の光信号を電気信号に変換
し、３並列に変換してＳＴＳ−１信号（５１．８４Ｍｂ
ｐｓ）をＳＴＳポインター処理部１４２とＳＴＳ回線設
定部１４８と加える。このＳＴＳ回線設定部１４８は、
ＳＴＳ信号レベルでクロスコネクト処理を行うものであ
り、又ＳＴＳパス・プロテクション・スイッチ部１７０
は、ＳＴＳポインター処理部１７１と、ＳＴＳ ＡＬＭ
検出部１７２と、ＳＴＳパス・スイッチ制御部１７３
と、セレクタ１７４とを有する場合を示すが、ＳＴＳポ
インター処理部１７１とＳＴＳ ＡＬＭ検出部１７２と
をイースト側とすると、ウエスト側に対応するＳＴＳポ
インター処理部とＳＴＳ ＡＬＭ検出部とを有するもの
で、ＳＴＳＡＬＭ検出部１７２によりアラーム信号を検
出すると、ＳＴＳパス・スイッチ制御部１７３はセレク
タ１７４を制御して、健全な側のＳＴＳ信号を選択して
出力する。
Ｃ−３（１５０Ｍｂｐｓ）の光信号を電気信号に変換
し、３並列に変換してＳＴＳ−１信号（５１．８４Ｍｂ
ｐｓ）をＳＴＳポインター処理部１４２とＳＴＳ回線設
定部１４８と加える。このＳＴＳ回線設定部１４８は、
ＳＴＳ信号レベルでクロスコネクト処理を行うものであ
り、又ＳＴＳパス・プロテクション・スイッチ部１７０
は、ＳＴＳポインター処理部１７１と、ＳＴＳ ＡＬＭ
検出部１７２と、ＳＴＳパス・スイッチ制御部１７３
と、セレクタ１７４とを有する場合を示すが、ＳＴＳポ
インター処理部１７１とＳＴＳ ＡＬＭ検出部１７２と
をイースト側とすると、ウエスト側に対応するＳＴＳポ
インター処理部とＳＴＳ ＡＬＭ検出部とを有するもの
で、ＳＴＳＡＬＭ検出部１７２によりアラーム信号を検
出すると、ＳＴＳパス・スイッチ制御部１７３はセレク
タ１７４を制御して、健全な側のＳＴＳ信号を選択して
出力する。
【００１６】又ＳＴＳポインター処理部１４２は、ＳＴ
Ｓ信号のポインターを識別し、ＳＴＳ／ＳＴＳ ＳＰＥ
変換部１４３に於いてＳＴＳ信号のペイロードを分離す
る。又ＳＴＳパス終端部１４４を介してＳＴＳ ＡＬＭ
検出部１４５は、ＳＴＳ信号レベルのアラーム信号を検
出する。又ＶＴポインター付け替え部１４６を介してＡ
ＩＳ−Ｖ，ＬＯＰ−Ｖ検出部１４７は、ＶＴ信号レベル
のアラーム表示信号ＡＩＳ及びポインター喪失を検出す
る。
Ｓ信号のポインターを識別し、ＳＴＳ／ＳＴＳ ＳＰＥ
変換部１４３に於いてＳＴＳ信号のペイロードを分離す
る。又ＳＴＳパス終端部１４４を介してＳＴＳ ＡＬＭ
検出部１４５は、ＳＴＳ信号レベルのアラーム信号を検
出する。又ＶＴポインター付け替え部１４６を介してＡ
ＩＳ−Ｖ，ＬＯＰ−Ｖ検出部１４７は、ＶＴ信号レベル
のアラーム表示信号ＡＩＳ及びポインター喪失を検出す
る。
【００１７】又ＶＴ回線設定部１５０のＶＴ回線設定処
理部１５１は、ＳＴＳ信号レベルをＶＴ信号レベルに分
離してクロスコネクト処理を行うものであり、例えば、
ＳＴＳ−１信号（５１．８４Ｍｂｐｓ）を、ＶＴ１．５
（１．７５４Ｍｂｐｓ）信号に多重分離する多重分離部
と、ＶＴ信号レベルで交換接続を行う空間スイッチ部
と、ＶＴ信号を多重化する多重化部とを備えている。
理部１５１は、ＳＴＳ信号レベルをＶＴ信号レベルに分
離してクロスコネクト処理を行うものであり、例えば、
ＳＴＳ−１信号（５１．８４Ｍｂｐｓ）を、ＶＴ１．５
（１．７５４Ｍｂｐｓ）信号に多重分離する多重分離部
と、ＶＴ信号レベルで交換接続を行う空間スイッチ部
と、ＶＴ信号を多重化する多重化部とを備えている。
【００１８】又ＶＴポインター処理部１５２を介してＡ
ＩＳ−Ｖ検出部１５３とＶＴパスＡＬＭ検出部１５４と
に加えられた信号によって、アラーム表示信号ＡＩＳ又
はパスのアラーム信号が検出されると、ＰＤＩ−Ｐコー
ド生成部１５５に於いてペイロード欠陥表示−パスレイ
ヤ・コードが生成され、パス・オーバーヘッド挿入部１
５６に加えられて挿入されて、ウエスト側のＶＴ回線設
定部に入力される。
ＩＳ−Ｖ検出部１５３とＶＴパスＡＬＭ検出部１５４と
に加えられた信号によって、アラーム表示信号ＡＩＳ又
はパスのアラーム信号が検出されると、ＰＤＩ−Ｐコー
ド生成部１５５に於いてペイロード欠陥表示−パスレイ
ヤ・コードが生成され、パス・オーバーヘッド挿入部１
５６に加えられて挿入されて、ウエスト側のＶＴ回線設
定部に入力される。
【００１９】又ＶＴ回線設定部１５０の回線設定処理部
１５１に於いてドロップされたＶＴ信号は、ＶＴパス・
プロテクション・スイッチ部１６０に加えられ、ＶＴポ
インター処理部１６１を介してＡＩＳ−Ｖ検出部１６２
に加えられたＶＴ信号から、アラーム表示信号ＡＩＳを
検出し、又ＶＴパスＡＬＭ検出部１６３によりＶＴパス
の障害を示すアラーム信号を検出すると、ＶＴパス・ス
イッチ制御部１６４はセレクタ１６５を制御して、イー
スト側のＶＴ信号を、ウエスト側のＶＴ信号に切替えて
送出することになる。
１５１に於いてドロップされたＶＴ信号は、ＶＴパス・
プロテクション・スイッチ部１６０に加えられ、ＶＴポ
インター処理部１６１を介してＡＩＳ−Ｖ検出部１６２
に加えられたＶＴ信号から、アラーム表示信号ＡＩＳを
検出し、又ＶＴパスＡＬＭ検出部１６３によりＶＴパス
の障害を示すアラーム信号を検出すると、ＶＴパス・ス
イッチ制御部１６４はセレクタ１６５を制御して、イー
スト側のＶＴ信号を、ウエスト側のＶＴ信号に切替えて
送出することになる。
【００２０】又ＶＴパス・プロテクション・スイッチ部
１６０から選択出力されたＶＴ信号は、ＡＩＳ−Ｖ検出
部１８２及びＶＴパスＡＬＭ検出部１８３に於いてアラ
ーム表示信号ＡＩＳ又はパスのアラーム信号を検出した
時に、ＰＤＩ−Ｐコード生成部１８４に於いてペイロー
ド欠陥表示−パスレイヤ・コードが生成されて、パス・
オーバーヘッド挿入部１５６に於いて挿入される。
１６０から選択出力されたＶＴ信号は、ＡＩＳ−Ｖ検出
部１８２及びＶＴパスＡＬＭ検出部１８３に於いてアラ
ーム表示信号ＡＩＳ又はパスのアラーム信号を検出した
時に、ＰＤＩ−Ｐコード生成部１８４に於いてペイロー
ド欠陥表示−パスレイヤ・コードが生成されて、パス・
オーバーヘッド挿入部１５６に於いて挿入される。
【００２１】
【発明が解決しようとする課題】従来例のＡＤＭ装置に
於いては、高次群ネットワーク相互間又は高次群ネット
ワークと低次群ネットワークとの間を接続する場合、ド
ロップした低次群信号のパス・プロテクションを行っ
て、低次群インターフェース部を介して一方から他方へ
それぞれ転送するものであり、例えば、高次群ネットワ
ーク相互間の接続の場合に、同一構成のＡＤＭ装置をそ
れぞれの高次群ネットワークに設けて、低次群インター
フェース部を介して接続する構成となり、装置規模が大
きくなると共にコストアップとなる問題があった。
於いては、高次群ネットワーク相互間又は高次群ネット
ワークと低次群ネットワークとの間を接続する場合、ド
ロップした低次群信号のパス・プロテクションを行っ
て、低次群インターフェース部を介して一方から他方へ
それぞれ転送するものであり、例えば、高次群ネットワ
ーク相互間の接続の場合に、同一構成のＡＤＭ装置をそ
れぞれの高次群ネットワークに設けて、低次群インター
フェース部を介して接続する構成となり、装置規模が大
きくなると共にコストアップとなる問題があった。
【００２２】又従来例に於いては、例えば、図１２に示
すように、高次群側から低次群側への回線設定と、低次
群間の回線設定と、各回線設定部１３１，１３２からの
低次群信号を選択する為の選択データ設定とを行う必要
があり、回線設定処理が複雑となる問題があった。又回
線設定が存在しない場合は、この外に、未実装信号ＵＮ
ＥＱを送出する制御構成が必要となるものであり、又ア
ラーム信号の検出回路は、各信号レベル対応に備えてお
り、従って、パス・プロテクション・スイッチ部等を含
む各部が複雑な構成となる問題があった。本発明は、Ａ
ＤＭ装置に於ける回路規模を縮小可能とし、且つコスト
ダウンを図ることを目的とする。
すように、高次群側から低次群側への回線設定と、低次
群間の回線設定と、各回線設定部１３１，１３２からの
低次群信号を選択する為の選択データ設定とを行う必要
があり、回線設定処理が複雑となる問題があった。又回
線設定が存在しない場合は、この外に、未実装信号ＵＮ
ＥＱを送出する制御構成が必要となるものであり、又ア
ラーム信号の検出回路は、各信号レベル対応に備えてお
り、従って、パス・プロテクション・スイッチ部等を含
む各部が複雑な構成となる問題があった。本発明は、Ａ
ＤＭ装置に於ける回路規模を縮小可能とし、且つコスト
ダウンを図ることを目的とする。
【００２３】
【課題を解決するための手段】本発明のＡＤＭ装置は、
図１を参照して説明すると、（１）回線設定データに従
って入出力信号に対する回線設定を行うと共に、ドロッ
プ及びインサート処理を行う回線設定部２Ｅ，２Ｗと、
この回線設定部２Ｅ，２Ｗによりドロップした信号を選
択して出力するパス・プロテクション・スイッチ部３と
を有するＡＤＭ装置に於いて、回線設定部２Ｅ，２Ｗに
入力してインサートする低次群信号を選択するインサー
ト用のパス・プロテクション・スイッチ部４を設けたも
のである。それによって、例えば、高次群インタフェー
ス部１Ｅ，１Ｗ，回線設定部２Ｅ，２Ｗ，低次群インタ
フェース部５Ｅ，５Ｗ，パス・プロテクション・スイッ
チ部３，４とからなるＡＤＭ装置を構成し、パス・プロ
テクション・スイッチ部３，４間を接続する為の低次群
インタフェース部を省略できる。
図１を参照して説明すると、（１）回線設定データに従
って入出力信号に対する回線設定を行うと共に、ドロッ
プ及びインサート処理を行う回線設定部２Ｅ，２Ｗと、
この回線設定部２Ｅ，２Ｗによりドロップした信号を選
択して出力するパス・プロテクション・スイッチ部３と
を有するＡＤＭ装置に於いて、回線設定部２Ｅ，２Ｗに
入力してインサートする低次群信号を選択するインサー
ト用のパス・プロテクション・スイッチ部４を設けたも
のである。それによって、例えば、高次群インタフェー
ス部１Ｅ，１Ｗ，回線設定部２Ｅ，２Ｗ，低次群インタ
フェース部５Ｅ，５Ｗ，パス・プロテクション・スイッ
チ部３，４とからなるＡＤＭ装置を構成し、パス・プロ
テクション・スイッチ部３，４間を接続する為の低次群
インタフェース部を省略できる。
【００２４】又（２）一方の二重リング状ネットワーク
に接続し、回線設定データに従って入出力信号に対する
回線設定を行うと共に、ドロップ及びインサート処理を
行う回線設定部２Ｅ，２Ｗと、この回線設定部２Ｅ，２
Ｗによりドロップした信号を選択して他方の二重リング
状ネットワーク側に出力するパス・プロテクション・ス
イッチ部３とを有し、一方と他方との二重リング状のネ
ットワーク間を接続するＡＤＭ装置に於いて、他方の二
重リング状のネットワークのイースト側とウエスト側と
からの信号を選択して回線設定部２Ｅ，２Ｗに入力して
インサートする信号を選択するインサート用のパス・プ
ロテクション・スイッチ部４とを設けたものである。そ
れによって、二重リング状ネットワーク間を接続して複
合リング状ネットワークを経済的に構成することができ
る。
に接続し、回線設定データに従って入出力信号に対する
回線設定を行うと共に、ドロップ及びインサート処理を
行う回線設定部２Ｅ，２Ｗと、この回線設定部２Ｅ，２
Ｗによりドロップした信号を選択して他方の二重リング
状ネットワーク側に出力するパス・プロテクション・ス
イッチ部３とを有し、一方と他方との二重リング状のネ
ットワーク間を接続するＡＤＭ装置に於いて、他方の二
重リング状のネットワークのイースト側とウエスト側と
からの信号を選択して回線設定部２Ｅ，２Ｗに入力して
インサートする信号を選択するインサート用のパス・プ
ロテクション・スイッチ部４とを設けたものである。そ
れによって、二重リング状ネットワーク間を接続して複
合リング状ネットワークを経済的に構成することができ
る。
【００２５】又（３）回線設定データに従って高次群信
号から低次群信号をドロップする第１の回線設定部と、
回線設定データに従って低次群信号の回線設定を行う第
２の回線設定部と、第１，第２の回線設定部からの低次
群信号を、回線設定データに基づいた選択データによっ
て選択出力するセレクタとを備えることができる。
号から低次群信号をドロップする第１の回線設定部と、
回線設定データに従って低次群信号の回線設定を行う第
２の回線設定部と、第１，第２の回線設定部からの低次
群信号を、回線設定データに基づいた選択データによっ
て選択出力するセレクタとを備えることができる。
【００２６】又（４）第１，第２の回線設定部に対する
回線設定データに含まれる回線設定有無フラグを基に、
第１，第２の回線設定部による回線設定が行われていな
い回線に対して、未実装信号を送出する未実装信号発生
部を設けることができる。
回線設定データに含まれる回線設定有無フラグを基に、
第１，第２の回線設定部による回線設定が行われていな
い回線に対して、未実装信号を送出する未実装信号発生
部を設けることができる。
【００２７】又（５）回線設定データに従ってＳＴＳ信
号単位で回線設定を行うと共に、ドロップ及びインサー
ト処理を行う回線設定部と、ＳＴＳ信号単位でパス・プ
ロテクションを行うＳＴＳパス・プロテクション・スイ
ッチ部とを有するＡＤＭ装置に於いて、回線設定部は、
ＳＴＳ／ＳＴＳ ＳＰＥ変換部によるＳＴＳ ＳＰＥの
信号形態に変換した信号を入力して、回線設定データに
従って回線設定を行う構成とし、又ＳＴＳパス・プロテ
クション・スイッチ部は、回線設定部によりドロップし
た信号を加えるセレクタ及びＳＴＳパス・アラーム検出
部と、このＳＴＳパス・アラーム検出部によりＳＴＳパ
スレイヤのアラームを検出した時にセレクタを制御する
パス・スイッチ制御部とを有する構成とする。
号単位で回線設定を行うと共に、ドロップ及びインサー
ト処理を行う回線設定部と、ＳＴＳ信号単位でパス・プ
ロテクションを行うＳＴＳパス・プロテクション・スイ
ッチ部とを有するＡＤＭ装置に於いて、回線設定部は、
ＳＴＳ／ＳＴＳ ＳＰＥ変換部によるＳＴＳ ＳＰＥの
信号形態に変換した信号を入力して、回線設定データに
従って回線設定を行う構成とし、又ＳＴＳパス・プロテ
クション・スイッチ部は、回線設定部によりドロップし
た信号を加えるセレクタ及びＳＴＳパス・アラーム検出
部と、このＳＴＳパス・アラーム検出部によりＳＴＳパ
スレイヤのアラームを検出した時にセレクタを制御する
パス・スイッチ制御部とを有する構成とする。
【００２８】又（６）回線設定データに従ってＳＴＳ信
号単位で回線設定を行うと共に、ドロップ及びインサー
ト処理を行う回線設定部と、ＳＴＳ信号単位でパス・プ
ロテクションを行うＳＴＳパス・プロテクション・スイ
ッチ部とを有するＡＤＭ装置に於いて、回線設定部は、
ＳＴＳ／ＳＴＳ ＳＰＥ変換部によるＳＴＳペイロード
信号形態に変換した信号及びＳＴＳパス終端部のＳＴＳ
アラーム検出部により検出したアラーム情報を入力し
て、回線設定データに従って回線設定を行う構成とし、
又ＳＴＳパス・プロテクション・スイッチ部は、回線設
定部によりドロップした信号を加えるセレクタと、この
信号と共に回線設定部を介して加えられるアラーム情報
に従ってセレクタを制御するパス・スイッチ制御部とを
有する構成とする。
号単位で回線設定を行うと共に、ドロップ及びインサー
ト処理を行う回線設定部と、ＳＴＳ信号単位でパス・プ
ロテクションを行うＳＴＳパス・プロテクション・スイ
ッチ部とを有するＡＤＭ装置に於いて、回線設定部は、
ＳＴＳ／ＳＴＳ ＳＰＥ変換部によるＳＴＳペイロード
信号形態に変換した信号及びＳＴＳパス終端部のＳＴＳ
アラーム検出部により検出したアラーム情報を入力し
て、回線設定データに従って回線設定を行う構成とし、
又ＳＴＳパス・プロテクション・スイッチ部は、回線設
定部によりドロップした信号を加えるセレクタと、この
信号と共に回線設定部を介して加えられるアラーム情報
に従ってセレクタを制御するパス・スイッチ制御部とを
有する構成とする。
【００２９】又（７）回線設定データに従ってＶＴ信号
単位で回線設定を行うと共に、ドロップ及びインサート
処理を行うＶＴ回線設定部と、ＶＴ信号単位でパス・プ
ロテクションを行うＶＴパス・プロテクション・スイッ
チ部とを有するＡＤＭ装置に於いて、ＶＴ回線設定部
は、ＶＴポインター付け替え部によるＶＴ ＳＰＥを示
す信号と、このＶＴ ＳＰＥの先頭を示すタイミングパ
ルスと、ＶＴ信号とを入力して、回線設定データに従っ
て回線設定を行う構成とし、又ＶＴパス・プロテクショ
ン・スイッチ部は、ＶＴ回線設定部によりドロップした
信号を加えるＶＴパス・パフォーマンス・モニター部と
ＶＴアラーム検出部とセレクタと、ＶＴアラーム検出部
によるＶＴパスレイヤのアラーム検出によりセレクタを
制御するパス・スイッチ制御部とを有する構成とする。
単位で回線設定を行うと共に、ドロップ及びインサート
処理を行うＶＴ回線設定部と、ＶＴ信号単位でパス・プ
ロテクションを行うＶＴパス・プロテクション・スイッ
チ部とを有するＡＤＭ装置に於いて、ＶＴ回線設定部
は、ＶＴポインター付け替え部によるＶＴ ＳＰＥを示
す信号と、このＶＴ ＳＰＥの先頭を示すタイミングパ
ルスと、ＶＴ信号とを入力して、回線設定データに従っ
て回線設定を行う構成とし、又ＶＴパス・プロテクショ
ン・スイッチ部は、ＶＴ回線設定部によりドロップした
信号を加えるＶＴパス・パフォーマンス・モニター部と
ＶＴアラーム検出部とセレクタと、ＶＴアラーム検出部
によるＶＴパスレイヤのアラーム検出によりセレクタを
制御するパス・スイッチ制御部とを有する構成とする。
【００３０】又（８）回線設定データに従ってＶＴ信号
単位で回線設定を行うと共に、ドロップ及びインサート
処理を行うＶＴ回線設定部と、ＶＴ信号単位でパス・プ
ロテクションを行うＶＴパス・プロテクション・スイッ
チ部とを有するＡＤＭ装置に於いて、ＶＴ回線設定部
は、ＶＴポインター付け替え部によるＶＴ信号レベルの
アラームを検出したアラーム情報とＶＴ信号とを入力し
て、回線設定データに従って回線設定を行う構成とし、
又ＶＴパス・プロテクション・スイッチ部は、回線設定
部によりドロップしたＶＴ信号及びアラーム情報を加え
るセレクタと、アラーム情報を加えてセレクタを制御す
るパス・スイッチ制御部とを有する構成とする。
単位で回線設定を行うと共に、ドロップ及びインサート
処理を行うＶＴ回線設定部と、ＶＴ信号単位でパス・プ
ロテクションを行うＶＴパス・プロテクション・スイッ
チ部とを有するＡＤＭ装置に於いて、ＶＴ回線設定部
は、ＶＴポインター付け替え部によるＶＴ信号レベルの
アラームを検出したアラーム情報とＶＴ信号とを入力し
て、回線設定データに従って回線設定を行う構成とし、
又ＶＴパス・プロテクション・スイッチ部は、回線設定
部によりドロップしたＶＴ信号及びアラーム情報を加え
るセレクタと、アラーム情報を加えてセレクタを制御す
るパス・スイッチ制御部とを有する構成とする。
【００３１】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１Ｅ，１Ｗは高次群インターフェース
部、２Ｅ，２Ｗは回線設定部、３，４はパス・プロテク
ション・スイッチ部、５Ｅ，５Ｗは低次群インターフェ
ース部、６は高次群ネットワークの伝送路、７は低次群
ネットワークの伝送路である。この実施の形態は、高次
群ネットワークと低次群ネットワークとの間を接続する
場合のＡＤＭ装置を示し、イースト（Ｅ）側及びウエス
ト（Ｗ）側の高次群インターフェース部１Ｅ，１Ｗは、
例えば、光電変換部及び電光変換部を含み、二重リング
状ネットワークを構成する伝送路６を介して受信した光
信号を電気信号に変換して回線設定部２Ｅ，２Ｗに加
え、又回線設定部２Ｅ，２Ｗからの電気信号を光信号に
変換して伝送路６に送出する構成を備えている。
の説明図であり、１Ｅ，１Ｗは高次群インターフェース
部、２Ｅ，２Ｗは回線設定部、３，４はパス・プロテク
ション・スイッチ部、５Ｅ，５Ｗは低次群インターフェ
ース部、６は高次群ネットワークの伝送路、７は低次群
ネットワークの伝送路である。この実施の形態は、高次
群ネットワークと低次群ネットワークとの間を接続する
場合のＡＤＭ装置を示し、イースト（Ｅ）側及びウエス
ト（Ｗ）側の高次群インターフェース部１Ｅ，１Ｗは、
例えば、光電変換部及び電光変換部を含み、二重リング
状ネットワークを構成する伝送路６を介して受信した光
信号を電気信号に変換して回線設定部２Ｅ，２Ｗに加
え、又回線設定部２Ｅ，２Ｗからの電気信号を光信号に
変換して伝送路６に送出する構成を備えている。
【００３２】又回線設定部２Ｅ，２Ｗは、高次群信号を
低次群信号に多重分離して回線設定データに従って回線
設定、即ち、クロスコネクトを行い、且つ低次群信号を
多重化して高次群信号とする構成を有し、ドロップした
低次群信号をドロップ用のパス・プロテクション・スイ
ッチ部３に入力し、このパス・プロテクション・スイッ
チ部３によりイースト（Ｅ）側とウエスト（Ｗ）側との
何れか一方を選択して低次群インターフェース部５Ｅ，
５Ｗに入力し、低次群ネットワークの伝送路７に送出す
る。
低次群信号に多重分離して回線設定データに従って回線
設定、即ち、クロスコネクトを行い、且つ低次群信号を
多重化して高次群信号とする構成を有し、ドロップした
低次群信号をドロップ用のパス・プロテクション・スイ
ッチ部３に入力し、このパス・プロテクション・スイッ
チ部３によりイースト（Ｅ）側とウエスト（Ｗ）側との
何れか一方を選択して低次群インターフェース部５Ｅ，
５Ｗに入力し、低次群ネットワークの伝送路７に送出す
る。
【００３３】又インサート用のパス・プロテクション・
スイッチ部４は、イースト（Ｅ）側とウエスト（Ｗ）側
との低次群インターフェース部５Ｅ，５Ｗの何れか一方
からの低次群信号を選択して回線設定部２Ｅ，２Ｗに加
えてインサートする。即ち、高次群ネットワークと低次
群ネットワークとの間を接続するＡＤＭ装置を一つにま
とめた構成とし、パス・プロテクション・スイッチ部
３，４間を接続する為の低次群インターフェース部を省
略できるから、従来に比較して回路規模の縮小を図るこ
とができる。
スイッチ部４は、イースト（Ｅ）側とウエスト（Ｗ）側
との低次群インターフェース部５Ｅ，５Ｗの何れか一方
からの低次群信号を選択して回線設定部２Ｅ，２Ｗに加
えてインサートする。即ち、高次群ネットワークと低次
群ネットワークとの間を接続するＡＤＭ装置を一つにま
とめた構成とし、パス・プロテクション・スイッチ部
３，４間を接続する為の低次群インターフェース部を省
略できるから、従来に比較して回路規模の縮小を図るこ
とができる。
【００３４】又高次群ネットワーク相互間を接続するＡ
ＤＭ装置の場合、低次群インターフェース部５Ｅ，５Ｗ
の代わりに、高次群インターフェース部と回線設定部と
を設けることになり、この場合も、パス・プロテクショ
ン・スイッチ部３，４を介して、一方の回線設定部に於
いてドロップした低次群信号が他方の回線設定部に於い
てインサートされることになる。従って、低次群インタ
ーフェース部を省略することができるから、回路規模を
縮小することができる。
ＤＭ装置の場合、低次群インターフェース部５Ｅ，５Ｗ
の代わりに、高次群インターフェース部と回線設定部と
を設けることになり、この場合も、パス・プロテクショ
ン・スイッチ部３，４を介して、一方の回線設定部に於
いてドロップした低次群信号が他方の回線設定部に於い
てインサートされることになる。従って、低次群インタ
ーフェース部を省略することができるから、回路規模を
縮小することができる。
【００３５】図２は本発明の第２の実施の形態の要部説
明図であり、１１は高次群側の回線設定部、１２は低次
群側の回線設定部、１３，１４は回線設定データ保持
部、１５は回線設定制御部、１６はセレクタ（ＳＥＬ）
である。回線設定部１１は、高次群信号を低次群信号に
多重分離し、ドロップする低次群信号をセレクタ１６に
加える。又回線設定部１２は、低次群側から低次群側へ
の回線設定を行うものである。
明図であり、１１は高次群側の回線設定部、１２は低次
群側の回線設定部、１３，１４は回線設定データ保持
部、１５は回線設定制御部、１６はセレクタ（ＳＥＬ）
である。回線設定部１１は、高次群信号を低次群信号に
多重分離し、ドロップする低次群信号をセレクタ１６に
加える。又回線設定部１２は、低次群側から低次群側へ
の回線設定を行うものである。
【００３６】又回線設定制御部１５は、回線設定データ
保持部１３に対して回線設定部１１に於ける回線設定の
データを書込み、同様に、回線設定データ保持部１４に
対して回線設定部１２に於ける回線設定のデータを書込
むもので、その回線設定データは、下方に示すように、
回線設定の有無を示すフラグと、選択データとからなる
フォーマットとするものである。セレクタ１６は、回線
設定部１１，１２からの低次群信号を選択して出力する
もので、回線設定データ保持部１４に保持された選択デ
ータに従って制御される場合を示す。
保持部１３に対して回線設定部１１に於ける回線設定の
データを書込み、同様に、回線設定データ保持部１４に
対して回線設定部１２に於ける回線設定のデータを書込
むもので、その回線設定データは、下方に示すように、
回線設定の有無を示すフラグと、選択データとからなる
フォーマットとするものである。セレクタ１６は、回線
設定部１１，１２からの低次群信号を選択して出力する
もので、回線設定データ保持部１４に保持された選択デ
ータに従って制御される場合を示す。
【００３７】この場合、回線設定部１２に於いて回線設
定された低次群信号については、回線設定データ保持部
１４に保持された選択データに従ってセレクタ１６から
出力され、回線設定部１２に於いて回線設定されない低
次群信号については、回線設定部１１に於いて回線設定
された低次群信号がセレクタ１６から出力されることに
なる。従って、高次群側の回線設定部１１の回線設定
と、低次群側の回線設定部１２の回線設定とを行うこと
により、セレクタ１６の選択データを自動的に設定でき
る。
定された低次群信号については、回線設定データ保持部
１４に保持された選択データに従ってセレクタ１６から
出力され、回線設定部１２に於いて回線設定されない低
次群信号については、回線設定部１１に於いて回線設定
された低次群信号がセレクタ１６から出力されることに
なる。従って、高次群側の回線設定部１１の回線設定
と、低次群側の回線設定部１２の回線設定とを行うこと
により、セレクタ１６の選択データを自動的に設定でき
る。
【００３８】図３は本発明の第３の実施の形態の要部説
明図であり、図２と同一符号は同一部分を示し、１７は
ＵＮＥＱ発生部、１８はアンド回路である。この実施の
形態は、回線設定が存在しない低次群側に対して、未実
装信号ＵＮＥＱを発生して送出する場合を示す。即ち、
回線設定データ保持部１３，１４には、図２の下方に示
すフォーマットの回線設定データが保持されるから、そ
の先頭の回線設定の有無のフラグを、回線設定無しの場
合に“１”とすると、回線設定部１１，１２の何れに対
しても回線設定を行わない場合、アンド回路１８の出力
信号が“１”となり、その回線に対してＵＮＥＱ発生部
１７から未実装信号ＵＮＥＱが送出されることになる。
従って、実装，未実装の設定を行う必要がなく、回線設
定が存在しない回線に対しては、自動的に未実装信号発
生部から未実装信号ＵＮＥＱを送出することができる。
明図であり、図２と同一符号は同一部分を示し、１７は
ＵＮＥＱ発生部、１８はアンド回路である。この実施の
形態は、回線設定が存在しない低次群側に対して、未実
装信号ＵＮＥＱを発生して送出する場合を示す。即ち、
回線設定データ保持部１３，１４には、図２の下方に示
すフォーマットの回線設定データが保持されるから、そ
の先頭の回線設定の有無のフラグを、回線設定無しの場
合に“１”とすると、回線設定部１１，１２の何れに対
しても回線設定を行わない場合、アンド回路１８の出力
信号が“１”となり、その回線に対してＵＮＥＱ発生部
１７から未実装信号ＵＮＥＱが送出されることになる。
従って、実装，未実装の設定を行う必要がなく、回線設
定が存在しない回線に対しては、自動的に未実装信号発
生部から未実装信号ＵＮＥＱを送出することができる。
【００３９】図４は本発明の第４の実施の形態の説明図
であり、２１Ｅ，２１Ｗはインターフェース部、２２
Ｅ，２２ＷはＳＴＳポインター処理部、２３Ｅ，２３Ｗ
はＳＴＳ／ＳＴＳ ＳＰＥ変換部、２４Ｅ，２４ＷはＳ
ＴＳパス終端部、２５Ｅ，２５Ｗは回線設定部、２６
Ｅ，２６ＷはＶＴポインター付け替え部、２７はＳＴＳ
パス・プロテクション・スイッチ部、２８Ｅ，２８Ｗは
ＳＴＳパスＡＬＭ検出部、２９はパス・スイッチ制御
部、３０はセレクタ（ＳＥＬ）である。
であり、２１Ｅ，２１Ｗはインターフェース部、２２
Ｅ，２２ＷはＳＴＳポインター処理部、２３Ｅ，２３Ｗ
はＳＴＳ／ＳＴＳ ＳＰＥ変換部、２４Ｅ，２４ＷはＳ
ＴＳパス終端部、２５Ｅ，２５Ｗは回線設定部、２６
Ｅ，２６ＷはＶＴポインター付け替え部、２７はＳＴＳ
パス・プロテクション・スイッチ部、２８Ｅ，２８Ｗは
ＳＴＳパスＡＬＭ検出部、２９はパス・スイッチ制御
部、３０はセレクタ（ＳＥＬ）である。
【００４０】イースト（Ｅ）側とウエスト（Ｗ）側との
インターフェース部２１Ｅ，２１Ｗは、ネットワークと
のインターフェースを行うものであり、ＳＴＳポインタ
ー処理部２２Ｅ，２２Ｗは、ＳＴＳ信号のペイロードの
先頭を見つける為の処理とデスタッフの処理とを行うも
のである。そして、処理結果をＳＴＳ／ＳＴＳ ＳＰＥ
変換部２３Ｅ，２３Ｗに転送し、ＳＴＳ ＳＰＥの信号
形態に変換して、回線設定部２５Ｅ，２５Ｗに転送す
る。
インターフェース部２１Ｅ，２１Ｗは、ネットワークと
のインターフェースを行うものであり、ＳＴＳポインタ
ー処理部２２Ｅ，２２Ｗは、ＳＴＳ信号のペイロードの
先頭を見つける為の処理とデスタッフの処理とを行うも
のである。そして、処理結果をＳＴＳ／ＳＴＳ ＳＰＥ
変換部２３Ｅ，２３Ｗに転送し、ＳＴＳ ＳＰＥの信号
形態に変換して、回線設定部２５Ｅ，２５Ｗに転送す
る。
【００４１】回線設定部２５Ｅ，２５Ｗは、ＳＴＳ Ｓ
ＰＥの信号形態で回線設定を行い、ＳＴＳパス・プロテ
クション・スイッチ部２７に転送する。このＳＴＳパス
・プロテクション・スイッチ部２７は、イースト（Ｅ）
側とウエスト（Ｗ）側との回線設定部２５Ｅ，２５Ｗか
らのＳＴＳ信号について、ＳＴＳパスＡＬＭ検出部２８
Ｅ，２８Ｗによりアラーム信号を検出すると、パス・ス
イッチ制御部２９は、健全な側を選択するようにセレク
タ３０を制御する。
ＰＥの信号形態で回線設定を行い、ＳＴＳパス・プロテ
クション・スイッチ部２７に転送する。このＳＴＳパス
・プロテクション・スイッチ部２７は、イースト（Ｅ）
側とウエスト（Ｗ）側との回線設定部２５Ｅ，２５Ｗか
らのＳＴＳ信号について、ＳＴＳパスＡＬＭ検出部２８
Ｅ，２８Ｗによりアラーム信号を検出すると、パス・ス
イッチ制御部２９は、健全な側を選択するようにセレク
タ３０を制御する。
【００４２】即ち、ＳＴＳ ＳＰＥの信号形態で回線設
定部２５Ｅ，２５ＷからドロップしてＳＴＳパス・プロ
テクション・スイッチ部２７に入力するから、このＳＴ
Ｓパス・プロテクション・スイッチ部２７のＳＴＳパス
ＡＬＭ検出部２８Ｅ，２８Ｗによりアラーム検出を行う
構成に於いて、ＳＴＳポインター処理部を省略すること
ができる。なお、この実施の形態は、図１の回線設定部
２Ｅ，２Ｗとパス・プロテクション・スイッチ部３との
構成に適用することができる。
定部２５Ｅ，２５ＷからドロップしてＳＴＳパス・プロ
テクション・スイッチ部２７に入力するから、このＳＴ
Ｓパス・プロテクション・スイッチ部２７のＳＴＳパス
ＡＬＭ検出部２８Ｅ，２８Ｗによりアラーム検出を行う
構成に於いて、ＳＴＳポインター処理部を省略すること
ができる。なお、この実施の形態は、図１の回線設定部
２Ｅ，２Ｗとパス・プロテクション・スイッチ部３との
構成に適用することができる。
【００４３】図５は本発明の第５の実施の形態の説明図
であり、３１，３２はＶＴポインター付け替え部、３３
はＶＴ回線設定部、３４はＰＯＨ ＩＮＳ部、３５はＶ
ＴＡＬＭ検出部、３６はＰＤＩ−Ｐコード生成部、３７
はＳＴＳポインターＩＮＳ部、３８はインターフェース
部、３９はＶＴパス・プロテクション・スイッチ部、４
０，４１はＶＴパスＰＭ部、４２，４３はＶＴ ＡＬＭ
検出部、４４はパス・スイッチ制御部、４５はセレクタ
（ＳＥＬ）である。
であり、３１，３２はＶＴポインター付け替え部、３３
はＶＴ回線設定部、３４はＰＯＨ ＩＮＳ部、３５はＶ
ＴＡＬＭ検出部、３６はＰＤＩ−Ｐコード生成部、３７
はＳＴＳポインターＩＮＳ部、３８はインターフェース
部、３９はＶＴパス・プロテクション・スイッチ部、４
０，４１はＶＴパスＰＭ部、４２，４３はＶＴ ＡＬＭ
検出部、４４はパス・スイッチ制御部、４５はセレクタ
（ＳＥＬ）である。
【００４４】高次群側のＶＴポインター付け替え部３１
及び低次群側のＶＴポインター付け替え部３２は、全Ｖ
Ｔ信号の周波数を同期させる為に、入力側のクロック信
号からシステム内のマスタークロック信号に乗換えさせ
るものである。又ＤはＶＴ主信号、ＣＬＫはクロック信
号、ＴＰはＶＴ ＳＰＥの先頭を示すタイミングパル
ス、ＳＰはＶＴ ＳＰＥを示す信号であり、それぞれＶ
Ｔ回線設定部３３に入力される。このＶＴ回線設定部３
３は、ＶＴ信号レベルで入力された各信号の回線設定を
行い、ドロップした信号をＶＴパス・プロテクション・
スイッチ部３９に加える。
及び低次群側のＶＴポインター付け替え部３２は、全Ｖ
Ｔ信号の周波数を同期させる為に、入力側のクロック信
号からシステム内のマスタークロック信号に乗換えさせ
るものである。又ＤはＶＴ主信号、ＣＬＫはクロック信
号、ＴＰはＶＴ ＳＰＥの先頭を示すタイミングパル
ス、ＳＰはＶＴ ＳＰＥを示す信号であり、それぞれＶ
Ｔ回線設定部３３に入力される。このＶＴ回線設定部３
３は、ＶＴ信号レベルで入力された各信号の回線設定を
行い、ドロップした信号をＶＴパス・プロテクション・
スイッチ部３９に加える。
【００４５】又伝送路に送出するＶＴ信号については、
ＶＴ ＡＬＭ検出部３５に於いてアラーム検出を行い、
ＰＤＩ−Ｐコード生成部３６によりペイロード欠陥表示
−ＳＴＳパスレイヤ・コードが生成され、ＰＯＨ ＩＮ
Ｓ部３４に於いてパス・オーバーヘッドＰＯＨにインサ
ートされ、ＳＴＳポインターＩＮＳ部３７に於いてＳＴ
Ｓ信号レベルのポインターがインサートされ、インター
フェース部３８から送出される。
ＶＴ ＡＬＭ検出部３５に於いてアラーム検出を行い、
ＰＤＩ−Ｐコード生成部３６によりペイロード欠陥表示
−ＳＴＳパスレイヤ・コードが生成され、ＰＯＨ ＩＮ
Ｓ部３４に於いてパス・オーバーヘッドＰＯＨにインサ
ートされ、ＳＴＳポインターＩＮＳ部３７に於いてＳＴ
Ｓ信号レベルのポインターがインサートされ、インター
フェース部３８から送出される。
【００４６】又ＶＴパス・プロテクション・スイッチ部
３９に於いては、イースト側とウエスト側とのＶＴ回線
設定部３３からのＶＴ信号について、ＶＴパスＰＭ部４
０，４１により、ＶＴパスレイヤのパフォーマンス・モ
ニターを行い、又ＶＴ ＡＬＭ検出部４２，４３に於い
てアラーム検出を行ったアラーム情報により、パス・ス
イッチ制御部４４は、健全なパス側のＶＴ信号を選択し
て出力するようにセレクタ４５を制御する。
３９に於いては、イースト側とウエスト側とのＶＴ回線
設定部３３からのＶＴ信号について、ＶＴパスＰＭ部４
０，４１により、ＶＴパスレイヤのパフォーマンス・モ
ニターを行い、又ＶＴ ＡＬＭ検出部４２，４３に於い
てアラーム検出を行ったアラーム情報により、パス・ス
イッチ制御部４４は、健全なパス側のＶＴ信号を選択し
て出力するようにセレクタ４５を制御する。
【００４７】前述のように、ドロップしないで、ＳＴＳ
信号レベルで送出する為のＶＴ信号については、ＶＴ
ＡＬＭ検出部３５によりアラーム検出が行われ、ドロッ
プしたＶＴ信号については、ＶＴ ＡＬＭ検出部４２，
４３によりアラーム検出が行われるから、効率よくアラ
ーム検出を行うことができる。
信号レベルで送出する為のＶＴ信号については、ＶＴ
ＡＬＭ検出部３５によりアラーム検出が行われ、ドロッ
プしたＶＴ信号については、ＶＴ ＡＬＭ検出部４２，
４３によりアラーム検出が行われるから、効率よくアラ
ーム検出を行うことができる。
【００４８】図６は本発明の第６の実施の形態の説明図
であり、５１Ｅ，５１Ｗはインターフェース部、５２
Ｅ，５２ＷはＳＴＳポインター処理部、５３Ｅ，５３Ｗ
はＳＴＳ／ＳＴＳ ＳＰＥ変換部、５４Ｅ，５４ＷはＳ
ＴＳパス終端部、５５Ｅ，５５Ｗは回線設定部、５６
Ｅ，５６ＷはＶＴポインター付け替え部、５７はＳＴＳ
パス・プロテクション・スイッチ部、５８はパス・スイ
ッチ制御部、５９はセレクタ（ＳＥＬ）、６０Ｅ，６０
ＷはＳＴＳ ＡＬＭ検出部である。
であり、５１Ｅ，５１Ｗはインターフェース部、５２
Ｅ，５２ＷはＳＴＳポインター処理部、５３Ｅ，５３Ｗ
はＳＴＳ／ＳＴＳ ＳＰＥ変換部、５４Ｅ，５４ＷはＳ
ＴＳパス終端部、５５Ｅ，５５Ｗは回線設定部、５６
Ｅ，５６ＷはＶＴポインター付け替え部、５７はＳＴＳ
パス・プロテクション・スイッチ部、５８はパス・スイ
ッチ制御部、５９はセレクタ（ＳＥＬ）、６０Ｅ，６０
ＷはＳＴＳ ＡＬＭ検出部である。
【００４９】この実施の形態は、図４に示す実施の形態
に対して、ＳＴＳパス終端部５４Ｅ，５４ＷにＳＴＳ
ＡＬＭ検出部６０Ｅ，６０Ｗを配置して、ＳＴＳ信号レ
ベルの各種のアラーム検出を行ったアラーム情報をＳＴ
Ｓ信号と共に回線設定部５５Ｅ，５５Ｗに入力して回線
設定を行うものである。この場合、ＳＴＳ ＡＬＭ検出
部６０Ｅ，６０Ｗから回線設定部５５Ｅ，５５Ｗに対し
てはアラーム情報をシリアルデータに変換して転送し、
各部間のインタフェース構成を簡単化することができ
る。
に対して、ＳＴＳパス終端部５４Ｅ，５４ＷにＳＴＳ
ＡＬＭ検出部６０Ｅ，６０Ｗを配置して、ＳＴＳ信号レ
ベルの各種のアラーム検出を行ったアラーム情報をＳＴ
Ｓ信号と共に回線設定部５５Ｅ，５５Ｗに入力して回線
設定を行うものである。この場合、ＳＴＳ ＡＬＭ検出
部６０Ｅ，６０Ｗから回線設定部５５Ｅ，５５Ｗに対し
てはアラーム情報をシリアルデータに変換して転送し、
各部間のインタフェース構成を簡単化することができ
る。
【００５０】又ＳＴＳパス・プロテクション・スイッチ
部５７は、セレクタ５９とパス・スイッチ制御部５８と
により構成され、回線設定部５５Ｅ，５５Ｗを介したア
ラーム情報をパス・スイッチ制御部５８に入力し、パス
・スイッチ制御部５８は、入力されたアラーム情報を基
にイースト（Ｅ）側又はウエスト（Ｗ）側の何れか健全
な側を選択するように、セレクタ５９を制御するもので
ある。
部５７は、セレクタ５９とパス・スイッチ制御部５８と
により構成され、回線設定部５５Ｅ，５５Ｗを介したア
ラーム情報をパス・スイッチ制御部５８に入力し、パス
・スイッチ制御部５８は、入力されたアラーム情報を基
にイースト（Ｅ）側又はウエスト（Ｗ）側の何れか健全
な側を選択するように、セレクタ５９を制御するもので
ある。
【００５１】前述のように、ＳＴＳ信号レベルのアラー
ム検出を、ＳＴＳパス終端部５４Ｅ，５４ＷのＳＴＳ
ＡＬＭ検出部６０Ｅ，６０Ｗに於いて行い、そのアラー
ム情報を主信号と共に回線設定部５５Ｅ，５５Ｗにより
回線設定を行うことにより、従来例（図１３参照）のＳ
ＴＳ ＡＬＭ検出部１４５とＳＴＳパス・プロテクショ
ン・スイッチ部１７０のＳＴＳ ＡＬＭ検出部１７２と
を共用化することができ、ＳＴＳパス・プロテクション
・スイッチ部５７の構成を簡単化することができる。
ム検出を、ＳＴＳパス終端部５４Ｅ，５４ＷのＳＴＳ
ＡＬＭ検出部６０Ｅ，６０Ｗに於いて行い、そのアラー
ム情報を主信号と共に回線設定部５５Ｅ，５５Ｗにより
回線設定を行うことにより、従来例（図１３参照）のＳ
ＴＳ ＡＬＭ検出部１４５とＳＴＳパス・プロテクショ
ン・スイッチ部１７０のＳＴＳ ＡＬＭ検出部１７２と
を共用化することができ、ＳＴＳパス・プロテクション
・スイッチ部５７の構成を簡単化することができる。
【００５２】図７は本発明の第７の実施の形態の要部説
明図であり、６１はＳＴＳ ＡＬＭ検出部、６２はＶＴ
ＡＬＭ検出部、６３はＡＩＳ−Ｖ挿入情報生成部、６
４はＶＴポインター付け替え部、６５はＡＩＳ−Ｖ変換
部である。
明図であり、６１はＳＴＳ ＡＬＭ検出部、６２はＶＴ
ＡＬＭ検出部、６３はＡＩＳ−Ｖ挿入情報生成部、６
４はＶＴポインター付け替え部、６５はＡＩＳ−Ｖ変換
部である。
【００５３】ＳＴＳ ＡＬＭ検出部６１及びＶＴ ＡＬ
Ｍ検出部６２は、ＶＴ信号レベルでアラーム表示信号Ａ
ＩＳ−Ｖとして送出すべきアラームを検出するものであ
り、ＡＩＳ−Ｖ挿入情報生成部６３は、ＳＴＳ ＡＬＭ
検出部６１又はＶＴ ＡＬＭ検出部６２に於いてアラー
ム検出を行った時に、ＶＴ信号レベルのアラーム表示信
号ＡＩＳ−Ｖに変換する情報を生成し、ＡＩＳ−Ｖ変換
部６５に加えると共に、ＶＴ信号レベルのアラーム表示
信号ＡＩＳ−Ｖ情報として、図示を省略した回線設定部
へ転送する。
Ｍ検出部６２は、ＶＴ信号レベルでアラーム表示信号Ａ
ＩＳ−Ｖとして送出すべきアラームを検出するものであ
り、ＡＩＳ−Ｖ挿入情報生成部６３は、ＳＴＳ ＡＬＭ
検出部６１又はＶＴ ＡＬＭ検出部６２に於いてアラー
ム検出を行った時に、ＶＴ信号レベルのアラーム表示信
号ＡＩＳ−Ｖに変換する情報を生成し、ＡＩＳ−Ｖ変換
部６５に加えると共に、ＶＴ信号レベルのアラーム表示
信号ＡＩＳ−Ｖ情報として、図示を省略した回線設定部
へ転送する。
【００５４】又ＳＴＳ信号は、ＶＴポインター付け替え
部６４を介してＡＩＳ−Ｖ変換部６５に入力され、ＳＴ
Ｓ ＡＬＭ検出部６１又はＶＴ ＡＬＭ検出部６２に於
いてアラーム信号が検出された時に、ＡＩＳ−Ｖ挿入情
報生成部６３からの情報に従って、ＡＩＳ−Ｖ変換部６
５に於いてＶＴ信号レベルのアラーム表示信号ＡＩＳ−
Ｖに変換されて送出される。
部６４を介してＡＩＳ−Ｖ変換部６５に入力され、ＳＴ
Ｓ ＡＬＭ検出部６１又はＶＴ ＡＬＭ検出部６２に於
いてアラーム信号が検出された時に、ＡＩＳ−Ｖ挿入情
報生成部６３からの情報に従って、ＡＩＳ−Ｖ変換部６
５に於いてＶＴ信号レベルのアラーム表示信号ＡＩＳ−
Ｖに変換されて送出される。
【００５５】従って、回線設定部からＡＩＳ−Ｖ情報と
主信号とが出力されるから、例えば、図５に示すＰＤＩ
−Ｐコード生成部３６の為のＶＴ ＡＬＭ検出部３５及
びＶＴパス・プロテクション・スイッチ部３９のＶＴ
ＡＬＭ検出部４２，４３を省略することができる。
主信号とが出力されるから、例えば、図５に示すＰＤＩ
−Ｐコード生成部３６の為のＶＴ ＡＬＭ検出部３５及
びＶＴパス・プロテクション・スイッチ部３９のＶＴ
ＡＬＭ検出部４２，４３を省略することができる。
【００５６】図８は本発明の第８の実施の形態の説明図
であり、７１Ｅ，７１ＷはＶＴポインター付け替え部、
７２Ｅ，７２ＷはＶＴ回線設定部、７３はＶＴパス・プ
ロテクション・スイッチ部、７４はパス・スイッチ制御
部、７５はセレクタ（ＳＥＬ）、７６はＰＤＩ−Ｐコー
ド生成部、７７はＰＯＨ ＩＮＳ部、７８はＶＴポイン
ター付け替え部、７９Ｅ，７９ＷはＰＯＨ ＩＮＳ部、
８０Ｅ，８０ＷはＰＤＩ−Ｐコード生成部である。
であり、７１Ｅ，７１ＷはＶＴポインター付け替え部、
７２Ｅ，７２ＷはＶＴ回線設定部、７３はＶＴパス・プ
ロテクション・スイッチ部、７４はパス・スイッチ制御
部、７５はセレクタ（ＳＥＬ）、７６はＰＤＩ−Ｐコー
ド生成部、７７はＰＯＨ ＩＮＳ部、７８はＶＴポイン
ター付け替え部、７９Ｅ，７９ＷはＰＯＨ ＩＮＳ部、
８０Ｅ，８０ＷはＰＤＩ−Ｐコード生成部である。
【００５７】ＶＴポインター付け替え部７１Ｅ，７１Ｗ
は、高次群信号が入力されて、システム内で使用される
アラームの検出及びアラーム情報の出力を行うものであ
り、このアラーム情報と主信号とをＶＴ回線設定部７２
Ｅ，７２Ｗに入力する。このＶＴ回線設定部７２Ｅ，７
２Ｗは、ＶＴ信号レベルで回線設定を行い、ドロップし
たＶＴ信号とアラーム情報とをＶＴパス・プロテクショ
ン・スイッチ部７３に転送する。又ドロップしないＶＴ
信号とアラーム情報とについては、低次群側からのＶＴ
ポインター付け替え部７８を介したＶＴ信号と共に、送
出側のＶＴ回線設定部７２Ｅ，７２Ｗに入力して回線設
定を行い、その出力信号をパス・オーバーヘッドを付加
するＰＯＨ ＩＮＳ部７９Ｅ，７９Ｗに入力する。この
ＶＴポインター付け替え部７８もＶＴポインター付け替
え部７１Ｅ，７１Ｗと同様にアラームの検出を行ってア
ラーム情報を出力する構成を備えている。
は、高次群信号が入力されて、システム内で使用される
アラームの検出及びアラーム情報の出力を行うものであ
り、このアラーム情報と主信号とをＶＴ回線設定部７２
Ｅ，７２Ｗに入力する。このＶＴ回線設定部７２Ｅ，７
２Ｗは、ＶＴ信号レベルで回線設定を行い、ドロップし
たＶＴ信号とアラーム情報とをＶＴパス・プロテクショ
ン・スイッチ部７３に転送する。又ドロップしないＶＴ
信号とアラーム情報とについては、低次群側からのＶＴ
ポインター付け替え部７８を介したＶＴ信号と共に、送
出側のＶＴ回線設定部７２Ｅ，７２Ｗに入力して回線設
定を行い、その出力信号をパス・オーバーヘッドを付加
するＰＯＨ ＩＮＳ部７９Ｅ，７９Ｗに入力する。この
ＶＴポインター付け替え部７８もＶＴポインター付け替
え部７１Ｅ，７１Ｗと同様にアラームの検出を行ってア
ラーム情報を出力する構成を備えている。
【００５８】又ＰＤＩ−Ｐコード生成部８０Ｅ，８０Ｗ
は、ＶＴ回線設定部７２Ｅ，７２Ｗを介したアラーム情
報を基に、ＳＴＳパスレイヤのペイロード欠陥表示の対
象となるアラームが発生しているチャネル数をコード化
し、ＰＯＨ ＩＮＳ部７９Ｅ，７９Ｗに於いて、パス・
オーバーヘッドＰＯＨのＪ１，Ｂ３，Ｃ２，Ｇ１，Ｆ
２，Ｈ４，Ｚ３〜Ｚ５バイトの中のＣ２バイトにより送
出する。
は、ＶＴ回線設定部７２Ｅ，７２Ｗを介したアラーム情
報を基に、ＳＴＳパスレイヤのペイロード欠陥表示の対
象となるアラームが発生しているチャネル数をコード化
し、ＰＯＨ ＩＮＳ部７９Ｅ，７９Ｗに於いて、パス・
オーバーヘッドＰＯＨのＪ１，Ｂ３，Ｃ２，Ｇ１，Ｆ
２，Ｈ４，Ｚ３〜Ｚ５バイトの中のＣ２バイトにより送
出する。
【００５９】又ＶＴパス・プロテクション・スイッチ部
７３は、ＶＴ回線設定部７２Ｅ，７２Ｗを介したアラー
ム情報をパス・スイッチ制御部７４に入力し、健全な側
を選択するようにセレクタ７５を制御する。従って、Ｖ
Ｔポインター付け替え部７１Ｅ，７１Ｗに於いて検出し
て主信号に付加したアラーム情報が、主信号と共にＶＴ
回線設定部７２Ｅ，７２Ｗに於いて回線設定されること
により、ＶＴパス・プロテクション・スイッチ部７５及
びＰＤＩ−Ｐコード生成部７６，８０Ｅ，８０Ｗは、ア
ラーム検出部を設けることなく、パス・プロテクション
及びＳＴＳパスレイヤのペイロード欠陥表示が可能とな
る。
７３は、ＶＴ回線設定部７２Ｅ，７２Ｗを介したアラー
ム情報をパス・スイッチ制御部７４に入力し、健全な側
を選択するようにセレクタ７５を制御する。従って、Ｖ
Ｔポインター付け替え部７１Ｅ，７１Ｗに於いて検出し
て主信号に付加したアラーム情報が、主信号と共にＶＴ
回線設定部７２Ｅ，７２Ｗに於いて回線設定されること
により、ＶＴパス・プロテクション・スイッチ部７５及
びＰＤＩ−Ｐコード生成部７６，８０Ｅ，８０Ｗは、ア
ラーム検出部を設けることなく、パス・プロテクション
及びＳＴＳパスレイヤのペイロード欠陥表示が可能とな
る。
【００６０】図９は本発明の第９の実施の形態の説明図
であり、８１Ｅ，８１Ｗは高次群インターフェース部、
８２Ｅ，８２Ｗはポインター処理を行うＰＴＲ部、８３
Ｅ，８３Ｗは回線設定部、８４，８５はパス・プロテク
ション・スイッチ部（ＰＳＷ）、８６Ｅ，８６ＷはＰＴ
Ｒ部、８７はＳＴＳインターフェース部、８８Ｅ，８８
Ｗは低次群インターフェース部である。
であり、８１Ｅ，８１Ｗは高次群インターフェース部、
８２Ｅ，８２Ｗはポインター処理を行うＰＴＲ部、８３
Ｅ，８３Ｗは回線設定部、８４，８５はパス・プロテク
ション・スイッチ部（ＰＳＷ）、８６Ｅ，８６ＷはＰＴ
Ｒ部、８７はＳＴＳインターフェース部、８８Ｅ，８８
Ｗは低次群インターフェース部である。
【００６１】ＳＴＳ信号レベルで回線設定を行う場合、
イースト（Ｅ）側及びウエスト（Ｗ）側の高次群インタ
ーフェース部８１Ｅ，８１Ｗに入力された高次群信号
は、ＰＴＲ部８２Ｅ，８２Ｗに於いてＳＴＳポインター
の処理及びＳＴＳアラーム検出を行い、ＳＴＳ信号レベ
ルのペイロード（ＳＴＳ ＳＰＥ）の先頭を示すタイミ
ングパルス及びシリアルデータ化されたアラーム情報が
出力されて、回線設定部８３Ｅ，８３Ｗに入力される。
イースト（Ｅ）側及びウエスト（Ｗ）側の高次群インタ
ーフェース部８１Ｅ，８１Ｗに入力された高次群信号
は、ＰＴＲ部８２Ｅ，８２Ｗに於いてＳＴＳポインター
の処理及びＳＴＳアラーム検出を行い、ＳＴＳ信号レベ
ルのペイロード（ＳＴＳ ＳＰＥ）の先頭を示すタイミ
ングパルス及びシリアルデータ化されたアラーム情報が
出力されて、回線設定部８３Ｅ，８３Ｗに入力される。
【００６２】この回線設定部８３Ｅ，８３Ｗは、回線設
定データに従って回線設定を行った主信号，タイミング
パルス，アラーム情報をパス・プロテクション・スイッ
チ部８４に出力する。パス・プロテクション・スイッチ
部８４は、アラーム情報を識別して健全な側のＳＴＳ信
号を選択し、ＳＴＳインターフェース部８７に出力す
る。ＳＴＳインターフェース部８７は、ＳＴＳポインタ
ーを付加して、低次群インターフェース部８８Ｅ，８８
Ｗに出力し、低次群ネットワークに送出する。
定データに従って回線設定を行った主信号，タイミング
パルス，アラーム情報をパス・プロテクション・スイッ
チ部８４に出力する。パス・プロテクション・スイッチ
部８４は、アラーム情報を識別して健全な側のＳＴＳ信
号を選択し、ＳＴＳインターフェース部８７に出力す
る。ＳＴＳインターフェース部８７は、ＳＴＳポインタ
ーを付加して、低次群インターフェース部８８Ｅ，８８
Ｗに出力し、低次群ネットワークに送出する。
【００６３】又ＶＴ信号レベルで回線設定を行う場合、
イースト（Ｅ）側及びウエスト（Ｗ）側の高次群インタ
ーフェース部８１Ｅ，８１Ｗに入力された高次群信号
は、ＰＴＲ部８２Ｅ，８２Ｗに於いてＳＴＳアラームの
検出及びシステム内の各部で必要とするＶＴアラームの
検出と、ＶＴポインターの付け替えとを行い、ＳＴＳ信
号レベルのペイロード（ＳＴＳ ＳＰＥ）の先頭を示す
タイミングパルス、ＶＴ信号レベルのペイロード（ＶＴ
ＳＰＥ）のデータ位置を示すＶＴ ＳＰＥ情報、この
ＶＴ ＳＰＥの先頭を示すタイミングパルス、各アラー
ム情報が出力されて、回線設定部８３Ｅ，８３Ｗに入力
される。
イースト（Ｅ）側及びウエスト（Ｗ）側の高次群インタ
ーフェース部８１Ｅ，８１Ｗに入力された高次群信号
は、ＰＴＲ部８２Ｅ，８２Ｗに於いてＳＴＳアラームの
検出及びシステム内の各部で必要とするＶＴアラームの
検出と、ＶＴポインターの付け替えとを行い、ＳＴＳ信
号レベルのペイロード（ＳＴＳ ＳＰＥ）の先頭を示す
タイミングパルス、ＶＴ信号レベルのペイロード（ＶＴ
ＳＰＥ）のデータ位置を示すＶＴ ＳＰＥ情報、この
ＶＴ ＳＰＥの先頭を示すタイミングパルス、各アラー
ム情報が出力されて、回線設定部８３Ｅ，８３Ｗに入力
される。
【００６４】この回線設定部８３Ｅ，８３Ｗは、回線設
定データに従って主信号と共に前述の各情報の回線設定
を行い、パス・プロテクション・スイッチ部８４に出力
する。又高次群側の出力については、主信号に付加され
ているアラーム情報を用いて、ＶＴ信号の障害チャネル
数をカウントし、ＰＤＩ−Ｐコードを生成して挿入す
る。
定データに従って主信号と共に前述の各情報の回線設定
を行い、パス・プロテクション・スイッチ部８４に出力
する。又高次群側の出力については、主信号に付加され
ているアラーム情報を用いて、ＶＴ信号の障害チャネル
数をカウントし、ＰＤＩ−Ｐコードを生成して挿入す
る。
【００６５】パス・プロテクション・スイッチ部８４，
８５は、入力されたアラーム情報によって健全な側を選
択して出力するものであり、又ＶＴ ＳＰＥ情報と、Ｖ
ＴＳＰＥの先頭位置を示すタイミングパルスとを用い
て、ＶＴパスレイヤのパフォーマンス・モニターを行
う。又パス・プロテクション・スイッチ部８４は、ＳＴ
Ｓインターフェース部８７に、ＰＤＩ−Ｐコード生成の
為のアラーム情報を集約して出力する。
８５は、入力されたアラーム情報によって健全な側を選
択して出力するものであり、又ＶＴ ＳＰＥ情報と、Ｖ
ＴＳＰＥの先頭位置を示すタイミングパルスとを用い
て、ＶＴパスレイヤのパフォーマンス・モニターを行
う。又パス・プロテクション・スイッチ部８４は、ＳＴ
Ｓインターフェース部８７に、ＰＤＩ−Ｐコード生成の
為のアラーム情報を集約して出力する。
【００６６】ＳＴＳインターフェース部８７は、ＰＤＩ
−Ｐ挿入情報を基に、ＰＤＩ−Ｐコードを生成して、パ
ス・オーバーヘッドＰＯＨに挿入し、ＳＴＳポインター
を付加して、低次群インターフェース部８８Ｅ，８８Ｗ
に送出する。
−Ｐ挿入情報を基に、ＰＤＩ−Ｐコードを生成して、パ
ス・オーバーヘッドＰＯＨに挿入し、ＳＴＳポインター
を付加して、低次群インターフェース部８８Ｅ，８８Ｗ
に送出する。
【００６７】本発明は、前述の各実施の形態のみに限定
されるものではなく、種々付加，変更することが可能で
あり、高次群信号及び低次群信号は、システムに対応し
て任意に選定することができる。
されるものではなく、種々付加，変更することが可能で
あり、高次群信号及び低次群信号は、システムに対応し
て任意に選定することができる。
【００６８】
【発明の効果】以上説明したように、本発明は、ネット
ワーク間を接続する為の回線設定部及びパス・プロテク
ション・スイッチ部を含むＡＤＭ装置の回路規模を、従
来例に比較して縮小することが可能となり、経済化を図
ることができる利点がある。又各部のデータの設定やア
ラーム検出等の構成を共用化することができるから、そ
れによっても、簡単な構成とすることができる利点があ
る。
ワーク間を接続する為の回線設定部及びパス・プロテク
ション・スイッチ部を含むＡＤＭ装置の回路規模を、従
来例に比較して縮小することが可能となり、経済化を図
ることができる利点がある。又各部のデータの設定やア
ラーム検出等の構成を共用化することができるから、そ
れによっても、簡単な構成とすることができる利点があ
る。
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第２の実施の形態の要部説明図であ
る。
る。
【図３】本発明の第３の実施の形態の要部説明図であ
る。
る。
【図４】本発明の第４の実施の形態の説明図である。
【図５】本発明の第５の実施の形態の説明図である。
【図６】本発明の第６の実施の形態の説明図である。
【図７】本発明の第７の実施の形態の要部説明図であ
る。
る。
【図８】本発明の第８の実施の形態の説明図である。
【図９】本発明の第９の実施の形態の説明図である。
【図１０】複合リング状ネットワークの説明図である。
【図１１】従来例の高次群ネットワークと低次群ネット
ワークとの接続構成説明図である。
ワークとの接続構成説明図である。
【図１２】従来例の回線設定機能の要部説明図である。
【図１３】従来例のＡＤＭ装置の説明図である。
１Ｅ，１Ｗ 高次群インターフェース部
２Ｅ，２Ｗ 回線設定部
３，４ パス・プロテクション・スイッチ部
５Ｅ，５Ｗ 低次群インターフェース部
６ 高次群ネットワークの伝送路
７ 低次群ネットワークの伝送路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−264227（ＪＰ，Ａ)
特開 平７−264223（ＪＰ，Ａ)
特開 平８−79288（ＪＰ，Ａ)
特開 平７−264222（ＪＰ，Ａ)
特表 平５−509447（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/437
H04J 3/00
H04J 3/14
Claims (8)
- 【請求項１】 二重リング状ネットワークのイースト側
とウエスト側とからの高次群信号を低次群信号に多重分
離し、回線設定データに従って回線設定を行うと共に、
前記低次群信号のドロップ及びインサート処理を行う回
線設定部と、該回線設定部によりドロップした前記イー
スト側と前記ウエスト側との何れか一方の低次群信号を
選択して出力するパス・プロテクション・スイッチ部
と、 前記イースト側と前記ウエスト側との高次群信号にイン
サートする為の低次群信号を選択して前記回線設定部に
入力するインサート用のパス・プロテクション・スイッ
チ部とを備えた ことを特徴とするＡＤＭ装置。 - 【請求項２】 二重リング状ネットワーク間を接続する
為のＡＤＭ装置に於いて、 一方と他方との二重リング状ネットワークのイースト側
とウエスト側とからの高次群信号を低次群信号に多重分
離し、回線設定データに従って回線設定を行うと共に、
前記低次群信号のドロップ及びインサート処理を行う一
方と他方との回線設定部と、 一方の二重リング状ネットワークのイースト側とウエス
ト側とからの高次群信号から前記一方の回線設定部によ
りドロップした低次群信号を選択して、他方の二重リン
グ状ネットワークのイースト側とウエスト側との高次群
信号にインサートする一方のパス・プロテクション・ス
イッチ部と 他方の二重リング状ネットワークのイースト側とウエス
ト側とからの高次群信号から前記他方の回線設定部によ
りドロップした低次群信号を選択して、前記一方の二重
リング状ネットワークのイースト側とウエスト側との高
次群信号にインサートする他方のパス・プロテクション
・スイッチ部とを備えた ことを特徴とするＡＤＭ装置。 - 【請求項３】 前記回線設定部は、回線設定データに従
って高次群信号から低次群信号をドロップする第１の回
線設定部と、回線設定データに従って低次群信号の回線
設定を行う第２の回線設定部と、前記第１，第２の回線
設定部からの低次群信号を、前記回線設定データに基づ
いた選択データによって選択出力するセレクタとを備え
たことを特徴とする請求項１又は２記載のＡＤＭ装置。 - 【請求項４】 前記第１，第２の回線設定部に対する前
記回線設定データに含まれる回線設定有無フラグを基
に、前記第１，第２の回線設定部による回線設定が行わ
れていない回線に対して、未実装信号を送出する未実装
信号発生部を設けたことを特徴とする請求項１又は２又
は３記載のＡＤＭ装置。 - 【請求項５】 回線設定データに従ってＳＴＳ信号単位
で回線設定を行うと共に、ドロップ及びインサート処理
を行う回線設定部と、ＳＴＳ信号単位でパス・プロテク
ションを行うＳＴＳパス・プロテクション・スイッチ部
とを有するＡＤＭ装置に於いて、 前記回線設定部は、ＳＴＳ／ＳＴＳ ＳＰＥ変換部によ
るＳＴＳ ＳＰＥの信号形態に変換した信号を入力し
て、前記回線設定データに従って回線設定を行う構成と
し、 前記ＳＴＳパス・プロテクション・スイッチ部は、前記
回線設定部によりドロップした信号を加えるセレクタ及
びＳＴＳパス・アラーム検出部と、該ＳＴＳパス・アラ
ーム検出部によりＳＴＳパスレイヤのアラームを検出し
た時に前記セレクタを制御するパス・スイッチ制御部と
を有することを 特徴とするＡＤＭ装置。 - 【請求項６】 回線設定データに従ってＳＴＳ信号単位
で回線設定を行うと共に、ドロップ及びインサート処理
を行う回線設定部と、ＳＴＳ信号単位でパス・プロテク
ションを行うＳＴＳパス・プロテクション・スイッチ部
とを有するＡＤＭ装置に於いて、 前記回線設定部は、ＳＴＳ／ＳＴＳ ＳＰＥ変換部によ
るＳＴＳペイロード信号形態に変換した信号及びＳＴＳ
パス終端部のＳＴＳアラーム検出部により検出したアラ
ーム情報を入力して、前記回線設定データに従って回線
設定を行う構成とし、 前記ＳＴＳパス・プロテクション・スイッチ部は、前記
回線設定部によりドロップした信号を加えるセレクタ
と、該信号と共に前記回線設定部を介して加えられるア
ラーム情報に従って前記セレクタを制御するパス・スイ
ッチ制御部とを有することを特徴とするＡＤＭ装置。 - 【請求項７】 回線設定データに従ってＶＴ信号単位で
回線設定を行うと共に、ドロップ及びインサート処理を
行うＶＴ回線設定部と、ＶＴ信号単位でパス・プロテク
ションを行うＶＴパス・プロテクション・スイッチ部と
を有するＡＤＭ装置に於いて、 前記ＶＴ回線設定部は、ＶＴポインター付け替え部によ
るＶＴ ＳＰＥを示す信号と、該ＶＴ ＳＰＥの先頭を
示すタイミングパルスと、ＶＴ信号とを入力して、回線
設定データに従って回線設定を行う構成とし、 前記ＶＴパス・プロテクション・スイッチ部は、前記Ｖ
Ｔ回線設定部によりドロップした信号を加えるＶＴパス
・パフォーマンス・モニター部とＶＴアラーム検出部と
セレクタと、前記ＶＴアラーム検出部によるＶＴパスレ
イヤのアラーム検出により前記セレクタを制御するパス
・スイッチ制御部とを有することを特徴とするＡＤＭ装
置。 - 【請求項８】 回線設定データに従ってＶＴ信号単位で
回線設定を行うと共に、ドロップ及びインサート処理を
行うＶＴ回線設定部と、ＶＴ信号単位でパス・プロテク
ションを行うＶＴパス・プロテクション・スイッチ部と
を有するＡＤＭ装置に於いて、 前記ＶＴ回線設定部は、ＶＴポインター付け替え部によ
るＶＴ信号レベルのアラームを検出したアラーム情報と
ＶＴ信号とを入力して、回線設定データに従って回線設
定を行う構成とし、 前記ＶＴパス・プロテクション・スイッチ部は、前記回
線設定部によりドロップしたＶＴ信号及びアラーム情報
を加えるセレクタと、前記アラーム情報を加えて前記セ
レクタを制御するパス・スイッチ制御部とを有すること
を特徴とするＡＤＭ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04857096A JP3479926B2 (ja) | 1996-03-06 | 1996-03-06 | Ａｄｍ装置 |
| US08/810,406 US6122249A (en) | 1996-03-06 | 1997-03-04 | Add-drop multiplexing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04857096A JP3479926B2 (ja) | 1996-03-06 | 1996-03-06 | Ａｄｍ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247197A JPH09247197A (ja) | 1997-09-19 |
| JP3479926B2 true JP3479926B2 (ja) | 2003-12-15 |
Family
ID=12807062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04857096A Expired - Fee Related JP3479926B2 (ja) | 1996-03-06 | 1996-03-06 | Ａｄｍ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6122249A (ja) |
| JP (1) | JP3479926B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1188393A (ja) * | 1997-07-18 | 1999-03-30 | Canon Inc | ノード装置及びそれを用いるネットワーク及びそこで用いる伝送制御方法 |
| JPH11355868A (ja) * | 1998-06-05 | 1999-12-24 | Fujitsu Ltd | 交換装置 |
| US6370110B1 (en) * | 1998-09-16 | 2002-04-09 | At&T Corp | Back-up restoration technique for SONET/SHD rings |
| JP3584965B2 (ja) | 1999-12-09 | 2004-11-04 | 日本電気株式会社 | 光ラインプロテクション方式 |
| JP2001217796A (ja) * | 2000-01-31 | 2001-08-10 | Fujitsu Ltd | 無瞬断切り替え装置及びネットワークシステム |
| US6862380B2 (en) * | 2000-02-04 | 2005-03-01 | At&T Corp. | Transparent optical switch |
| US7385917B1 (en) * | 2000-05-05 | 2008-06-10 | Fujitsu Limited | Method and system for providing a protection path for connectionless signals in a telecommunications network |
| US6973041B1 (en) * | 2000-06-15 | 2005-12-06 | Cisco Technology, Inc. | Path AIS insertion for concatenated payloads across multiple processors |
| US6801548B1 (en) * | 2000-06-15 | 2004-10-05 | Cisco Technology, Inc. | Channel ordering for communication signals split for matrix switching |
| US20050086232A1 (en) * | 2001-02-05 | 2005-04-21 | Jixiong Dong | Virtual protection method and device for fiber path |
| US7145916B2 (en) * | 2001-06-11 | 2006-12-05 | Fujitsu Limited | Full multicast connectivity over SONET |
| US6996095B2 (en) * | 2001-06-11 | 2006-02-07 | Fujitsu Limited | Shared VT connectivity over SONET |
| JP2003051836A (ja) * | 2001-08-06 | 2003-02-21 | Nec Corp | 通信ネットワーク、パス設定方法及びネットワーク管理装置並びにノード |
| US6973048B2 (en) * | 2001-10-10 | 2005-12-06 | Bay Microsystems, Inc. | Composite add/drop multiplexor |
| WO2004093357A1 (ja) * | 2003-04-17 | 2004-10-28 | Fujitsu Limited | 伝送ネットワークシステム |
| FR2856861B1 (fr) * | 2003-06-30 | 2007-01-19 | Cit Alcatel | Reseau optique en anneau a multiplexage de longueurs d'onde et a transmission de signaux protegee par commutation locale d'etat consecutive a une detection locales d'interruption |
| US7602701B1 (en) * | 2003-12-22 | 2009-10-13 | Alcatel Lucent | WideBand cross-connect system and protection method utilizing SONET add/drop multiplexers |
| JP2008141494A (ja) * | 2006-12-01 | 2008-06-19 | Nec Corp | クロスコネクト装置、無線伝送装置、伝送制御方法およびプログラム |
| JP5239774B2 (ja) * | 2008-11-18 | 2013-07-17 | 富士通株式会社 | ノード装置 |
| JP5691543B2 (ja) * | 2011-01-18 | 2015-04-01 | 富士通株式会社 | 光伝送装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286230A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | 現用／予備用回線切替方式 |
| US5311501A (en) * | 1991-03-15 | 1994-05-10 | Fujitsu Limited | Routing system for linear add-drop multiplexer |
| US5179548A (en) * | 1991-06-27 | 1993-01-12 | Bell Communications Research, Inc. | Self-healing bidirectional logical-ring network using crossconnects |
| US5442623A (en) * | 1992-08-17 | 1995-08-15 | Bell Communications Research, Inc. | Passive protected self healing ring network |
| JP3226393B2 (ja) * | 1993-09-20 | 2001-11-05 | 富士通株式会社 | パス・プロテクション・スイッチ・リング・システム |
| US5412652A (en) * | 1993-09-24 | 1995-05-02 | Nec America, Inc. | Sonet ring subnetwork management method |
| JPH07264223A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | ネットワークの信号救済方法および装置 |
| JP3290534B2 (ja) * | 1994-03-18 | 2002-06-10 | 富士通株式会社 | パスプロテクションスイッチ装置 |
| JP2617701B2 (ja) * | 1995-06-28 | 1997-06-04 | 宮城日本電気株式会社 | Ｖｔパス切替時のミスコネクション回避方法 |
-
1996
- 1996-03-06 JP JP04857096A patent/JP3479926B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-04 US US08/810,406 patent/US6122249A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09247197A (ja) | 1997-09-19 |
| US6122249A (en) | 2000-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3479926B2 (ja) | Ａｄｍ装置 | |
| US6697386B2 (en) | Multiplex transmission apparatuses, multiplex transmission networks, and operation method therefor | |
| US5857092A (en) | Interface apparatus for SDH/SONET interconnection | |
| EP0849972A2 (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4Xc in STM-N frames | |
| JP3796393B2 (ja) | 伝送装置 | |
| WO1990007829A1 (fr) | Separateur et multiplexeur de signaux numeriques | |
| JPH10341216A (ja) | トランスペアレント・マルチプレクサ／デマルチプレクサおよび信号伝搬方法 | |
| JP2009246668A (ja) | クロック再生装置及び再生方法並びに伝送装置及び中継通信システム | |
| EP1083692A2 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
| JP3974855B2 (ja) | データ伝送装置 | |
| US6973048B2 (en) | Composite add/drop multiplexor | |
| JP2006270262A (ja) | 光信号受信装置、光信号監視ユニット及び光信号監視方法 | |
| JP3135449B2 (ja) | 光伝送装置 | |
| JP3811706B2 (ja) | 光信号伝送装置 | |
| JP3742586B2 (ja) | 伝送装置及びインタフェース装置 | |
| JPH05336066A (ja) | 中継装置 | |
| JPH10262021A (ja) | 伝送装置 | |
| KR100195063B1 (ko) | 동기식 광전송장치의 분기결합망에 있어서 링경보방법 | |
| JP3635082B2 (ja) | 多重化伝送網 | |
| JP3635083B6 (ja) | 多重化信号の伝送方法 | |
| JP3635083B2 (ja) | 伝送装置の多重分離方法 | |
| JP3666489B2 (ja) | 多重化信号の伝送方法 | |
| JP3664484B2 (ja) | 多重伝送装置および多重分離装置 | |
| JP4167270B2 (ja) | 伝送装置 | |
| JP5429535B2 (ja) | インターフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |