KR100333736B1 - 비동기 전달 모드 셀 다중화 및 역다중화 장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야

본 발명은 비동기 전달 모드 셀 다중화 및 역다중화 장치에 관한 것임.

2. 발명이 해결하고자하는 과제

본 발명은 하드웨어로 구현하여 ATM 스위치 셀 구조에 맞추어 셀을 발생하여 전송하므로써, 메시지단위의 데이터를 셀 단위로 분해하고 셀 단위의 데이터를 메시지 단위로 조립할 수 있는 비동기 전달 모드 셀 다중화 및 역다중화 장치를 제공하는데 그 목적이 있다.

3. 발명의 해결방법의 요지

본 발명은, 수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하여 전달하는 다수의 송신 처리수단; ATM 셀을 발생하는 셀 발생수단; ATM 셀과 변환된 병렬 셀을 저장하는 다수의 선입선출수단; 저장된 셀을 선택적으로 전달하는 송신 선입선출 제어수단; 다수의 선입선출수단으로 전달되는 셀 수를 카운트하는 셀 카운팅수단; 선입선출 선택신호를 출력하는 선입선출 선택수단; ATM 셀을 재배열하는 셀 재배열수단; 및 전달된 셀과 재배열된 셀을 선택적으로 전달하는 셀 선택수단을 포함한다.

4. 발명의 중요한 용도

본 발명은 ATM 스위치에서 셀 정합에 이용됨.

Description

비동기 전달 모드 셀 다중화 및 역다중화 장치{ATM CELL MULTIPLEXER AND DEMULTIPLEXER}

본 발명은 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 셀 다중화 및 역다중화 장치에 관한 것으로서, 특히 로컬(local) 프로세서와 다른 프로세서간의 통신을 위하여 ATM 셀 배열구조가 서로 다른 ATM 스위치와 로컬 프로세서간의 ATM 셀 정합을 위한 다중화 및 역다중화 장치에 관한 것이다.

도 1은 일반적인 ATM 교환 시스템의 구성도로서, ATM 스위치(131 내지 133)들과, 각 서브시스템에 설치된 ATM 셀 다중화/역다중화기(141, 142)들과, ATM 셀 다중화/역다중화기(141)들에 각각 연결된 프로세서(111 내지 11n)들과, ATM 셀 다중화/역다중화기(142)들에 각각 연결된 프로세서(121 내지 12n)들로 구성된다.

고속의 ATM 스위치 링크 1개와 여러 개의 프로세서가 접속되어 있음을 알 수 있고, 이는 고속의 ATM 스위치 링크 1개를 저속의 여러 개 프로세서가 공유하여 사용함으로써 고가인 스위치 자원을 효율적으로 사용할 수가 있는 특징을 가지고 있다.

도 2는 일반적인 ATM 교환기의 내부 셀 구조도로서, 64바이트로 구성된 ATM 스위치의 1셀 프레임상태를 나타낸 것이다.

도 2에 도시된 바와 같이, 상위 3바이트의 RA1, RA2, RA3는 ATM 스위치 내부의 셀프 라우팅을 위한 어드레스이며, 첫번째 바이트의 최상위 비트는 ATM 셀의 유효 또는 무효 셀을 구분하기 위한 비트로서 IDL이 0이면 유효 셀 이고 1이면 무효 셀을 나타낸다.

또한, MTC, CDP, CET및 바이트 8에서 바이트 15까지는 ATM 스위치와 관련된 기타 기능을 제어하기 위한 신호로 사용되며, 나머지 바이트 3에서 바이트7까지 5바이트와 바이트 16에서 바이트 63까지의 48바이트를 합한 53바이트는 ITU표준안인 ATM 표준 셀 구조를 따르고 있다.

도 3은 일반적인 ATM 셀 다중화 및 역다중화 장치의 로컬 프로세서의 내부 셀 구조도로서, 64바이트로 구성된 로컬프로세서에서 발생되는 ATM 셀 배열의 내부 구조이며, 1셀 프레임상태의 ATM 셀을 나타낸 것이다.

도 3에 도시된 바와 같이, 상위 3바이트의 RA1, RA2, RA3는 ATM 스위치 내부의 셀프 라우팅을 위한 어드레스이며, 첫번째 바이트의 최상위 비트는 ATM 셀의 유효 또는 무효 셀을 구분하기 위한 비트로서 IDL이 0이면 유효 셀 이고 1이면 무효 셀을 나타낸다.

또한, ATM 스위치에서 어플리케이션 정보로 사용하기 위한 블록인 바이트 3에서 바이트10까지 8바이트로 구성되었으며, 나머지 바이트 11에서 바이트 15까지5바이트와 바이트 16에서 바이트 63까지의 48바이트를 합한 53바이트는 ITU표준안인 ATM 표준 셀 구조를 따르고 있다.

전술한 바와 같이, 상기 도2와 도3을 비교해보면 ATM 셀의 내부구조가 서로 다른 것을 알수 있다.

한편, 종래의 ATM 셀 다중화 및 역다중화 장치는 다른 프로세서와의 통신을 위하여 소프웨어적으로 ATM 스위치 셀 구조에 맞추어 셀을 발생하여 발생한 셀을 전송하였다.

그러나, 이와 같은 종래의 ATM 셀 다중화 및 역다중화 장치의 경우, 적은 량의 정보전송에는 별 문제가 없으나 한꺼번에 많은 정보의 전송을 할 수 없어, 셀 발생시간 및 전송에 많은 시간이 소요되었고, 이에 따라 신속하고 정확한 정보교환을 할 수 없는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 하드웨어로 구현하여 ATM 스위치 셀 구조에 맞추어 셀을 발생하여 전송하므로써, 메시지단위의 데이터를 셀 단위로 분해하고 셀 단위의 데이터를 메시지 단위로 조립할 수 있는 비동기 전달 모드 셀 다중화 및 역다중화 장치를 제공하는데 그 목적이 있다.

도 1은 일반적인 ATM 교환 시스템의 구성도.

도 2는 일반적인 ATM 교환기의 내부 셀 구조도.

도 3은 일반적인 ATM 셀 다중화 및 역다중화 장치의 로컬 프로세서의 내부 셀 구조도.

도 4는 본 발명에 따른 비동기 전달 모드 셀 다중화 장치의 일실시예 구성도.

도 5는 본 발명에 따른 비동기 전달 모드 셀 역다중화 장치의 일실시예 구성도.

* 도면의 주요 부분에 대한 부호의 설명 *

411 내지 41N: 직/병렬 변환부 421 내지 42N: 송신 제어부

431 내지 43N: 송신 FIFO 441, 550: 로컬 프로세서

442: 송신 선입선출 제어부 443: 셀 계수기

444: 선입선출 선택 제어부 445, 515: 셀 재배열부

446: 셀 선택부 447: 송신 셀 정합부

511: 수신 셀 정합부 512: 쉬프팅부

513: 저장부 514: 수신 제어부

515: 셀 재배열부 512 내지 52N: 수신 FIFO

531 내지 53N: 송신 제어부 541 내지 54N: 병/직렬 변환부

이와 같은 목적을 달성하기 위한 본 발명은, 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 셀 다중화 장치에 있어서, 외부로부터 수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하여 변환한 병렬 셀을 다수의 선입선출수단에 저장시키고, 저장이 완료되었음을 나타내는 제 1 셀 저장완료신호를 제공하는 다수의 송신 처리수단; 자체적으로 ATM 셀을 발생하여 발생한 ATM 셀을 상기 다수의 선입선출수단에 저장시키고, 저장 완료를 나타내는 제 2 셀 저장완료신호를 제공하는 셀 발생수단; 상기 셀 발생수단에 의해 발생된 ATM 셀과 상기 다수의 송신 처리수단에 의해 변환된 병렬 셀을 저장하기 위한 상기 다수의 선입선출수단; 전달되는 선입선출 선택신호에 따라, 상기 다수의 선입선출수단에 저장된 셀을 선택적으로 전달하고, 셀 전송 완료를 나타내는 셀 전송완료신호를 제공하는 송신 선입선출 제어수단; 상기 제 1 및 제 2 셀 저장완료신호에 따라 상기 다수의 송신 처리수단 및 상기 셀 발생수단으로부터 상기 다수의 선입선출수단으로 전달되는 셀 수를 카운트하고, 상기 셀 전송완료신호에 따라 상기 다수의 선입선출수단에 저장된 셀이 상기 송신 선입선출 제어수단을 통해 전달되는 셀 수를 카운트하여 선입선출 요구신호를 출력하는 셀 카운팅수단; 상기 선입선출 요구신호를 입력받아 상기 다수의 선입선출수단중 하나의 선입선출수단에 저장된 셀을 전송하도록 하는 상기 선입선출 선택신호를 출력하는 선입선출 선택수단; 상기 선입선출 제어수단의 제어에 따라, 상기 다수의 선입선출수단에 저장된 ATM 셀을 재배열하기 위한 셀 재배열수단; 및 상기 선입선출 선택신호에 따라, 상기 선입선출 제어수단으로부터 전달되는 셀과 상기 셀 재배열수단에 의해 재배열된 셀을 선택적으로 전달하는 셀 선택수단을 포함한다.

또한, 본 발명은, 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 셀 역다중화 장치에 있어서, 수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하여 변환한 병렬 셀 데이터를 쉬프트하고, 쉬프트 수행중 셀을 전송할 통신 경로를 지시하기 위한 어드레스신호를 출력하는 수신 처리수단; 상기 어드레스신호가 지시하는 어드레스에 저장된 통신경로를 통해 셀이 전송될 수 있도록 하기 위한 통신경로 인에이블신호를 출력하는 통신경로 저장수단; 상기 통신경로 인에이블신호에 따라, 해당 통신경로를 통해 상기 수신 처리수단으로부터 전달되는 셀을 다수의 선입선출수단으로 전송하고, 셀 전송 완료를 나타내는 셀 전송완료신호를 제공하는 수신 제어수단; 상기 통신경로 인에이블신호에 따라, 상기 수신 처리수단으로부터 전달되는 셀을 재배열하여 해당 통신경로를 통해 상기 다수의 선입선출수단으로 전송하는 셀 재배열수단; 상기 수신 제어수단 및 상기 셀 재배열수단으로부터 전달된 셀을 저장하기 위한 상기 다수의 선입선출수단; 및 상기 셀 전송완료신호에 따라, 상기 다수의 선입선출수단에 저장된 병렬 셀 데이터를 직렬 셀 데이터로 전환하여 출력하는 송신 처리수단을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.

도 4는 본 발명에 따른 비동기 전달 모드 셀 다중화 장치의 일실시예 구성도이다.

도 4에 도시된 바와 같이, 본 발명의 비동기 전달 모드 셀 다중화 장치는,외부로부터 수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하기 위한 직/병렬 변환부(411 내지 41N)들과, 직/병렬 변환부(411 내지 41N)들에 의해 변환된 병렬 셀을 송신 FIFO(431 내지 43N)들에 저장시키고, 한 셀이 저장이 완료되었음을 나타내는 셀 저장완료신호를 제공하는 송신 제어부(421 내지 42N)들과, 자체적으로 ATM 셀을 발생하여 발생한 ATM 셀을 송신 FIFO(42(N+1))에 저장시키고, 한 셀이 저장이 완료를 나타내는 셀 저장완료신호를 제공하는 로컬 프로세서(441)와, 직/병렬 변환부(411 내지 41N)들에 의해 변환된 병렬 셀을 저장하기 위한 송신 FIFO(431 내지 43N)들과, 로컬 프로세서(441)에 의해 발생된 ATM 셀을 저장하기 위한 송신 FIFO(43(N+1))와, 전달되는 선입선출 선택신호에 따라, 송신 FIFO(431 내지 43N)들에 저장된 셀을 선택적으로 전달하고, 셀 전송 완료를 나타내는 셀 전송완료신호를 제공하는 송신 선입선출 제어부(442)와, 송신 제어부(421 내지 42N)들과 로컬 프로세서(441)로부터 전달된 셀 저장완료신호에 따라, 송신 제어부(421 내지 42N)들로부터 송신 FIFO(431 내지 43N)들로 전달되는 셀 수를 카운트하고, 로컬 프로세서(441)로부터 송신 FIFO(43(N+1))로 전달되는 셀 수를 카운트하며, 송신 선입선출 제어부(442)로부터 전달되는 셀 전송완료신호에 따라 송신 FIFO(431 내지 43N)들에 저장된 셀이 송신 선입선출 제어부(442)를 통해 전달되는 셀 수를 카운트하여 선입선출 요구신호를 출력하는 셀 계수기(443)와, 셀 계수기(443)로부터 선입선출 요구신호를 입력받아 송신 FIFO(431 내지 43N)들중 하나의 송신 FIFO에 저장된 셀을 전송하도록 하는 선입선출 선택신호를 출력하는 선입선출 선택 제어부(444)와, 송신 선입선출 제어부(442)의 제어에 따라, 송신 FIFO(431 내지43N)들에 저장된 ATM 셀을 재배열하기 위한 셀 재배열부(445)와, 선입선출 선택 제어부(444)로부터 전달된 선입선출 선택신호에 따라, 송신 선입선출 제어부(442)로부터 전달되는 셀과 셀 재배열부(445)에 의해 재배열된 셀을 선택적으로 송신 셀 정합부(447)로 전달하는 셀 선택부(446)를 구비한다.

상기한 바와 같은 본 발명의 비동기 전달 모드 셀 다중화 장치의 동작에 대하여 상세하게 설명하면 다음과 같다.

프로세서 링크1에서 ATM 스위치링크로 ATM셀이 송신되는 과정과 로컬프로세서(441)에서 다른 프로세서와 통신을 하기 위하여 ATM 셀을 발생하여 발생된 ATM 셀을 ATM 스위치 구조에 맞게 셀을 재배열하여 ATM 스위치 링크로 전송하는 과정에 대해 예를 들어 설명한다.

먼저, 프로세서링크1로부터 들어오는 ATM 셀이 다중화 장치의 직/병렬 변환부(411)를 통하여 수신되면, 직/병렬 변환부(411)는 수신되는 직렬 데이터를 8비트의 병렬 데이터와 4비트의 명령(command) 데이터로 변환하여 송신 제어부(421)로 전송한다.

송신 제어부(421)는 1셀 시작 명령과 종료 명령으로 1셀을 구분하고 난 후, 8비트의 1셀 데이터에 첫 바이트를 구분하기 위해 비트를 1개 추가하고, 추가한 비트의 첫번째 바이트를 0으로 만들어 9비트로 1셀 데이터 단위로 송신 FIFO(431)에 저장한 후, 셀 계수기(443)에 1셀을 송신 FIFO(431)에 저장하였음을 알린다.

셀 계수기(443)는 선입선출 선택 제어부(444)에게 송신 FIFO(431)에 저장된 셀을 전송하기 위한 선입선출 요구를 보내면, 선입선출 선택부(444)는 송신FIFO(431)를 선택하는 선입선출 선택신호를 송신 선입선출 제어부(442)와 셀 선택부(446)로 전달한다.

그러면, 셀 선택부(446)는 송신 선입선출 제어부(442)를 선택하여 송신 FIFO(431)에 들어 있는 셀 데이터를 읽어 갈 수 있는 경로를 열어 준다. 이때, 송신 FIFO(431)를 선택하는 신호를 받은 송신 선입선출 제어부(442)는 송신 FIFO(431)를 접속하여 송신 FIFO(431)에 저장된 셀을 읽어서 ATM 스위치 링크로 전송하고 셀 전송완료신호를 셀 계수기(443)에게 보내면, 셀 계수기(443)는 송신한 셀 수만큼 자신의 셀 수를 감소시킨다.

다음은, 로컬프로세서(441)가 다른 프로세서와의 통신을 위하여 발생한 ATM 셀을 ATM 스위치 링크를 통하여 다른 프로세서로 전송하기 위한 셀 정합장치에 관한 설명이다.

본 발명의 다중화장치에서 발생되는 64바이트의 ATM 셀 구조와 ATM 스위치의 64바이트 내부 셀 구조는 서로 다른 구조로 셀이 배열되어 있음을 상기 도 2와 도 3에서 알 수 있었다.

이들, 상호간 통신을 위해서는 셀을 송신할 때와 셀을 수신할 때 전송하고자 하는 쪽의 매체의 셀 구조로 변환하여 전송해야 한다.

상기 도 2와 도 3을 참조하여 상세히 설명하면, 로컬프로세서(441)에서 발생한 셀 구조는 상기 도 3과 같이 처음 3바이트는 셀의 스위치 경로를 위한 스위치 라우팅(routing) 태그(tag) 바이트, 다음 8바이트는 ATM 스위치 제어에 관한 정보를 위한 바이트, 다음 5바이트는 ATM 헤더, 마지막 48바이트는 사용자 정보를 위한구조로 되어 있으며, ATM 스위치의 내부 셀 구조는 상기 도 2와 같이 처음 3바이트는 셀의 스위치 경로를 위한 스위치 라우팅 태그 바이트, 다음 5바이트는 ATM 헤더, 다음 8바이트는 ATM 스위치 제어에 관한 정보를 위한 바이트, 마지막 48바이트는 사용자 정보를 위한 구조로 되어 있다.

따라서, 로컬프로세서(441)가 다른 프로세서와의 통신을 위해서는 다중화장치의 로컬프로세서(441)가 발생한 64바이트 ATM 셀을 ATM 스위치의 64바이트 셀 구조에 맞게 셀의 배열 구조를 변경하여야 한다. 이를 구체적인 예를 들어 설명하면 다음과 같다.

로컬프로세서(441)가 다른 프로세서와 통신을 위하여 상기 도 3과 같은 64바이트 1셀 배열 구조를 갖는 ATM 셀을 발생하여 송신 FIFO(43(N+1))에 저장한후 1셀을 저장하였음을 셀 재배열부(445)와 셀 계수기(443)로 보낸다.

로컬프로세서(441)로부터 1셀 저장완료신호를 받은 셀 재배열제어기는 송신FIFO(43(N+1))에 저장된 1셀을 읽어낸다. 이때, 읽어내면서 9비트 쉬프트 레지스터를 이용하여 셀 데이터를 레지스터에 임시 저장하고 적당한 시점에서 해당구간을 래치하여 셀 배열의 순서를 바꾼다.

이의 과정을 구체적으로 설명하면, 송신 FIFO(43(N+1))에서 읽어낸 셀 데이터의 배열은 상기 도 3의 셀 배열순서로 되어 있다.

따라서, 이 셀의 배열은 상기 도 2의 ATM 스위치 셀 구조와 같이 변경해야 된다. 이를 위하여 송신 FIFO(43(N+1))에서 읽어낸 1셀 데이터를 상기 쉬프트 레지스터를 이용하여 일정구간동안을 쉬프트한다. 쉬프트 구간중에 1셀에 대한 셀의 순서를 바꾸기 위해 ATM 스위치 셀 구조에 해당하는 스위치 라우팅 태그 블록 부분의 첫번째 3바이트를 인에이블하여 데이터를 래치하여 첫번째 블럭에 배열하고, 다음으로 5바이트의 ATM 헤더 블록 부분인 바이트 11에서 바이트 15에 해당하는 구간을 인에이블한 후 데이터를 래치하여 두번째 블록에 배열한다.

그리고, 다음은 ATM 스위치의 8바이트 어플리케이션(application) 정보 블록에 해당하는 바이트 3에서 바이트 10구간을 인에이블하여 8바이트의 데이터를 래치하여 세번째 블록에 배열한후, 48바이트의 사용자 정보 블록에 해당하는 바이트16에서 바이트 63을 인에이블하여 래치한후 마지막 블록에 배열을 하면 1셀 데이터는 ATM 스위치 셀 구조로 바뀐다.

이렇게, 재배열이 완료된 셀은 1셀 단위로 ATM 스위치를 경유하여 통신하고자 하는 다른 프로세서로 전송된다.

도 5는 본 발명에 따른 비동기 전달 모드 셀 역다중화 장치의 일실시예 구성도이다.

도 5에 도시된 바와 같이, 본 발명의 비동기 전달 모드 셀 역다중화 장치는, ATM 스위치 링크로부터 수신된 셀을 정합하여 수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하는 수신 셀 정합부(511)와, 수신 셀 정합부(511)를 통해 수신된 병렬 셀 데이터를 쉬프트하여, 쉬프트 수행중 셀을 전송할 통신 경로를 지시하기 위한 어드레스신호를 출력하는 쉬프팅부(512)와, 쉬프팅부(512)가 지시하는 어드레스에 저장된 통신경로를 통해 셀이 전송될 수 있도록 하기 위한 통신경로 인에이블신호를 출력하는 저장부(513)와, 저장부(513)로부터 전달되는 통신경로 인에이블신호에따라, 해당 통신경로를 통해 쉬프팅부(512)로부터 전달되는 셀을 수신 FIFO(521 내지 52N)들로 전송하고, 셀 전송 완료를 나타내는 셀 전송완료신호를 제공하는 수신 제어부(514)와, 저장부(513)로부터 전달된 통신경로 인에이블신호에 따라, 쉬프팅부(512)로부터 전달되는 셀을 재배열하여 해당 통신경로를 통해 수신 FIFO(52(N+1))로 전송하는 셀 재배열부(515)와, 수신 제어부(514)로부터 전달된 셀을 저장하기 위한 수신 FIFO(521 내지 52N)들과, 셀 재배열부(515)로부터 전달된 셀을 저장하기 위한 수신 FIFO(52(N+1))와, 수신 제어부(514)로부터 전달된 셀 전송완료신호에 따라, 수신 FIFO(521 내지 52N)들에 저장된 병렬 셀 데이터를 전송하는 송신 제어부(531 내지 53N)들과, 송신 제어부(531 내지 53N)들로부터 전달된 병렬 셀 데이터를 직렬 셀 데이터로 변환하기 위한 병/직렬 변환부(541 내지 54N)들과, 수신 FIFO(52(N+1))와 저장부(513)에 연결되어 역다중화 장치를 제어하는 로컬 프로세서(550)를 구비한다.

상기한 바와 같은 본 발명의 비동기 전달 모드 셀 역다중화 장치의 동작에 대하여 상세하게 설명하면 다음과 같다.

ATM 스위치링크에서 프로세서 링크1로 ATM 셀이 전송되는 과정과 역다중화 장치의 로컬프로세서와 통신을 하기위해 수신되는 ATM 셀의 정합을 위하여 셀을 재배열하여 정합하는 과정에 대해 예를 들어 설명한다.

먼저, ATM 스위치 링크1로부터 들어오는 ATM 셀이 수신 셀 정합부(511)로 수신된다.

수신 셀 정합부(511)는 ATM 스위치 링크로부터 들어오는 1비트의 직렬 셀 데이터를 8비트의 병렬 데이터로 변환하여 쉬프팅부(512)로 전송한다.

쉬프팅부(512)는 전달된 셀 데이터를 쉬프트하면서 쉬프트된 셀 데이터를 수신 제어부(514) 또는 셀 재배열부(515)로 전송한다. 이때, 셀 데이터가 쉬프팅부(512)를 경유하는 동안에 프로세서 경로로 지정된 프로세서 주소 값을 래치하여 프로세서 주소 테이블에 설정된 저장부(513)의 주소로 알리면, 저장부(513)는 프로세서 주소 테이블에 설정된 해당 통신경로의 통신경로 인에이블신호를 수신 제어부(514)로 보낸다.

수신 제어부(514)는 수신 FIFO(521)를 선택하기 위한 통신경로 인에이블신호를 받으면, 수신 FIFO(521)에 FIFO 데이터 쓰기 클럭을 생성하여 1셀 데이터를 수신 FIFO(521)에 저장한 후, 1셀 데이터 저장완료신호를 송신 제어부(531)로 보낸다.

이때, 1셀 주기를 구분하기 위해서 셀의 첫 번째 바이트를 0으로 하여 1비트를 추가하여 9비트의 데이터로 수신 FIFO(521)에 저장한다.

그러면, 송신 제어부(531)는 수신 FIFO(521)의 셀을 읽어내어 송신 제어부(531)의 프로토콜에 맞추어 병/직렬 변환부(541)로 셀을 전송한다.

병/직렬 변환부(541)는 송신 제어부(531)로부터 들어온 셀 데이터를 1비트의 직렬 데이터 타입으로 변환하여 프로세서 링크를 통하여 프로세서로 전송한다.

다음은, 역다중화 장치의 로컬프로세서가 통신을 위하여 다른 프로세서에서 전송한 ATM 셀을 수신하기 위한 과정에 대해 상세히 설명한다.

ATM 스위치 링크를 통하여 다른 프로세서로부터 들어온 ATM 셀은 ATM 스위치의 내부 셀 배열구조로 되어있다. 이 셀을 로컬프로세서(550)가 수신하기 위해서는 로컬프로세서의 내부 셀 배열구조에 맞게 다시 셀을 재배열해야 한다.

ATM 스위치 링크를 거쳐 셀 재배열부(515)로 수신된 셀은 상기 도 2와 같이 전체 64바이트의 셀 구조로 되어있으며, 이는 처음 3바이트는 스위치 경로정보에 해당하는 스위치 라우팅 태그 바이트, 다음 5바이트는 ATM 헤더, 다음 8바이트는 ATM 스위치제어에 관한 정보를 위한 어플리케이션(application) 바이트, 마지막 48바이트는 사용자 정보를 위한 구조로 되어 있다.

또한, 로컬프로세서(550)의 ATM 셀 내부 구조는 상기 도 3과 같이 처음 3바이트는 스위치 경로정보에 해당하는 스위치 라우팅 태그 바이트, 다음 8바이트는 ATM 스위치제어에 관한 정보를 위한 어플리케이션 바이트, 다음 5바이트는 ATM 헤더, 마지막 48바이트는 사용자 정보를 위한 구조로 되어 있다.

따라서, 로컬프로세서(550)가 ATM 스위치로부터 들어오는 셀을 수신하기 위해서는 ATM 스위치 셀 구조를 로컬프로세서(550)의 셀 구조로 변경해야 한다. 이를 구체적인 예를 들어 설명하면 다음과 같다.

ATM 스위치 링크를 통하여 들어온 셀은 수신 셀 정합부(511)를 경유하여 쉬프팅부(512)로 전송된다.

쉬프팅부(512)는 셀 데이터를 쉬프트하면서 쉬프트된 셀 데이터를 셀 재배열부(515)로 전송한다.

이때, 셀 데이터가 쉬프팅부(512)를 경유하는 동안에 로컬프로세서(550)의 경로로 지정된 프로세서 어드레스 값을 래치하여 프로세서 주소 테이블에 설정된저장부(513)의 주소로 알리면, 저장부(513)는 프로세서 주소 테이블에 설정된 해당 통신경로 인에이블신호를 셀 재배열부(515)로 보낸다.

셀 재배열부(515)는 통신경로 인에이블신호를 받으면, 내부의 9비트 쉬프트 레지스터를 이용하여 셀 데이터를 일정구간동안 계속 쉬프트하여 레지스터에 임시저장하고 적당한 시점에서 해당구간을 래치하여 셀 배열의 순서를 바꾸어 준다. 이러한, 데이터 쉬프트 구간중에 1셀에 대한 셀의 순서를 바꾸기 위해 ATM 스위치 셀 구조에 해당하는 스위치 라우팅 태그 블록 부분의 첫번째 3바이트를 인에이블하여 데이터를 래치하여 로컬프로세서 셀 구조의 첫번째 블럭에 배열하고, 다음으로 8바이트의 어플리케이션 정보 블록 부분인 바이트 8에서 바이트 15에 해당하는 구간을 인에이블한 후 데이터를 래치하여 로컬프로세서의 두번째 블록에 배열한다.

이어서, 5바이트의 ATM 헤더 블록에 해당하는 바이트 3에서 바이트 7구간을 인에이블하여 5바이트의 데이터를 래치하여 세번째 블록에 배열한후, 48바이트의 사용자 정보 블록에 해당하는 바이트16에서 바이트 63을 인에이블하여 래치한후 마지막 블록에 배열을 하면 1셀 데이터는 ATM 스위치 셀 구조에서 로컬프로세서(550)의 셀 구조로 바뀐다.

이렇게, 재배열이 완료되면 셀 재배열부(515)는 FIFO 데이터 쓰기 클럭을 생성하여 수신 FIFO(52(N+1))에 1셀 데이터를 저장한 후, 1셀 데이터 저장완료신호를 로컬프로세서에게 인터럽트(interrupt)로서 알린다.

그러면, 로컬프로세서(550)가 셀 데이터를 수신 FIFO(52(N+1))로부터 읽어내어 처리함으로써 다른 프로세서와 통신이 가능하다.

전술한 바와 같이, 본 발명은 다중화 및 역다중화 장치가 자신의 로컬프로세서와 다른 프로세서간에 통신을 위하여 로컬프로세서와 ATM 스위치의 내부 셀 구조를 서로 재배열 하여야 한다. 이와 같은 본 발명의 다중화 및 역다중화 장치는 하드웨어적으로 ATM 셀을 발생하는 장치를 구현하여 ATM 셀을 발생하고 전송하며, 메시지단위의 데이터를 셀 단위로 분해하고 셀 단위의 데이터를 메시지 단위로 조립할 수 있는 기능을 가진 장치를 구현하여 단시간에 신속하고 신뢰성이 있는 다량의 정보를 주고 받을 수 있는 특징을 가진다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이 본 발명은, 하드웨어로 구현하여 ATM 스위치 셀 구조에 맞추어 셀을 발생하여 전송하며, 메시지단위의 데이터를 셀 단위로 분해하고 셀 단위의 데이터를 메시지 단위로 조립할 수 있도록 하여, 단시간에 다량의 정보를 신속하고 신뢰성있게 주고 받을 수 있는 효과가 있다.

Claims (5)

1. 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 셀 다중화 장치에 있어서,

   외부로부터 수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하여 변환한 병렬 셀을 다수의 선입선출수단에 저장시키고, 저장이 완료되었음을 나타내는 제 1 셀 저장완료신호를 제공하는 다수의 송신 처리수단;

   자체적으로 ATM 셀을 발생하여 발생한 ATM 셀을 상기 다수의 선입선출수단에 저장시키고, 저장 완료를 나타내는 제 2 셀 저장완료신호를 제공하는 셀 발생수단;

   상기 셀 발생수단에 의해 발생된 ATM 셀과 상기 다수의 송신 처리수단에 의해 변환된 병렬 셀을 저장하기 위한 상기 다수의 선입선출수단;

   전달되는 선입선출 선택신호에 따라, 상기 다수의 선입선출수단에 저장된 셀을 선택적으로 전달하고, 셀 전송 완료를 나타내는 셀 전송완료신호를 제공하는 송신 선입선출 제어수단;

   상기 제 1 및 제 2 셀 저장완료신호에 따라 상기 다수의 송신 처리수단 및 상기 셀 발생수단으로부터 상기 다수의 선입선출수단으로 전달되는 셀 수를 카운트하고, 상기 셀 전송완료신호에 따라 상기 다수의 선입선출수단에 저장된 셀이 상기 송신 선입선출 제어수단을 통해 전달되는 셀 수를 카운트하여 선입선출 요구신호를 출력하는 셀 카운팅수단;

   상기 선입선출 요구신호를 입력받아 상기 다수의 선입선출수단중 하나의 선입선출수단에 저장된 셀을 전송하도록 하는 상기 선입선출 선택신호를 출력하는 선입선출 선택수단;

   상기 선입선출 제어수단의 제어에 따라, 상기 다수의 선입선출수단에 저장된 ATM 셀을 재배열하기 위한 셀 재배열수단; 및

   상기 선입선출 선택신호에 따라, 상기 선입선출 제어수단으로부터 전달되는 셀과 상기 셀 재배열수단에 의해 재배열된 셀을 선택적으로 전달하는 셀 선택수단

   을 포함하여 이루어진 비동기 전달 모드 셀 다중화 장치.
2. 제 1 항에 있어서,

   외부로부터 수신된 직렬 셀을 병렬 셀로 변환하기 위한 직/병렬 변환수단; 및

   상기 직/병렬 변환수단에 의해 변환된 병렬 셀을 다수의 선입선출수단에 저장시키고, 상기 제 1 셀 저장완료신호를 제공하는 다수의 송신 제어수단

   을 포함하여 이루어진 비동기 전달 모드 셀 다중화 장치.
3. 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 셀 역다중화 장치에 있어서,

   수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하여 변환한 병렬 셀 데이터를 쉬프트하고, 쉬프트 수행중 셀을 전송할 통신 경로를 지시하기 위한 어드레스신호를 출력하는 수신 처리수단;

   상기 어드레스신호가 지시하는 어드레스에 저장된 통신경로를 통해 셀이 전송될 수 있도록 하기 위한 통신경로 인에이블신호를 출력하는 통신경로 저장수단;

   상기 통신경로 인에이블신호에 따라, 해당 통신경로를 통해 상기 수신 처리수단으로부터 전달되는 셀을 다수의 선입선출수단으로 전송하고, 셀 전송 완료를 나타내는 셀 전송완료신호를 제공하는 수신 제어수단;

   상기 통신경로 인에이블신호에 따라, 상기 수신 처리수단으로부터 전달되는 셀을 재배열하여 해당 통신경로를 통해 상기 다수의 선입선출수단으로 전송하는 셀 재배열수단;

   상기 수신 제어수단 및 상기 셀 재배열수단으로부터 전달된 셀을 저장하기 위한 상기 다수의 선입선출수단; 및

   상기 셀 전송완료신호에 따라, 상기 다수의 선입선출수단에 저장된 병렬 셀 데이터를 직렬 셀 데이터로 전환하여 출력하는 송신 처리수단

   을 포함하여 이루어진 비동기 전달 모드 셀 역다중화 장치.
4. 제 3 항에 있어서,

   상기 수신 처리수단은,

   상기 수신된 직렬 셀 데이터를 병렬 셀 데이터로 변환하기 위한 직/병렬 변환수단; 및

   상기 직/병렬 변환수단에 의해 변환된 병렬 셀 데이터를 쉬프트하고, 쉬프트 수행중 셀을 전송할 통신 경로를 지시하기 위한 어드레스신호를 출력하는 쉬프팅수단

   을 포함하여 이루어진 비동기 전달 모드 셀 역다중화 장치.
5. 제 3 항 또는 제 4 항에 있어서,

   상기 송신 처리수단은,

   상기 셀 전송완료신호에 따라, 상기 다수의 선입선출수단에 저장된 셀을 전달하는 송신 제어수단; 및

   상기 송신 제어수단으로부터 전달된 병렬 셀 데이터를 직렬 셀 데이터로 변환하기 위한 병/직렬 변환수단

   을 포함하여 이루어진 비동기 전달 모드 셀 역다중화 장치.