JP3092850B2 - 多重化データ分離方法 - Google Patents
多重化データ分離方法Info
- Publication number
- JP3092850B2 JP3092850B2 JP02266682A JP26668290A JP3092850B2 JP 3092850 B2 JP3092850 B2 JP 3092850B2 JP 02266682 A JP02266682 A JP 02266682A JP 26668290 A JP26668290 A JP 26668290A JP 3092850 B2 JP3092850 B2 JP 3092850B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- frame
- timing
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0435—Details
- H04Q11/0471—Terminal access circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1647—Subrate or multislot multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/214—Phase shifted impulses; Clock signals; Timing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/216—Code signals; Framing (not synchronizing)
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/292—Time (de)multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/36—Synchronisation
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ多重化側は、多重化する少なくとも
音声データを含む複数のデータのデータ種別および伝送
速度に応じて、所定ビット長のフレームデータに予め設
定されているビット位置におのおののデータビットを配
置するための同期信号を発生してデータ発生源よりデー
タを入力し、データ分離側は、受信データに基づいて同
期信号を発生してフレーム同期を検出し、フレーム同期
完了後に受信したフレームデータより、多重化されてい
る複数のデータ種別および伝送速度に応じたビット位置
から順次データを取り出し、その取り出したデータを対
応するデータ入力装置に出力する多重化データ分離方法
に関する。
音声データを含む複数のデータのデータ種別および伝送
速度に応じて、所定ビット長のフレームデータに予め設
定されているビット位置におのおののデータビットを配
置するための同期信号を発生してデータ発生源よりデー
タを入力し、データ分離側は、受信データに基づいて同
期信号を発生してフレーム同期を検出し、フレーム同期
完了後に受信したフレームデータより、多重化されてい
る複数のデータ種別および伝送速度に応じたビット位置
から順次データを取り出し、その取り出したデータを対
応するデータ入力装置に出力する多重化データ分離方法
に関する。
［従来の技術］ １つの情報チャネルを用いて、複数のデータチャネル
のデータを送信するデータ多重化方法としては、例え
ば、CCITT（国際電信電話諮問委員会）勧告H.221に規定
された方法がある。
のデータを送信するデータ多重化方法としては、例え
ば、CCITT（国際電信電話諮問委員会）勧告H.221に規定
された方法がある。
この勧告H.221では、多重化する複数データのデータ
種別および伝送速度に応じて、所定ビット長のフレーム
データに配置するビット位置を規定することで、例え
ば、音声データ、動画データおよびそれ以外のデータな
どを多重化できるようにしている。
種別および伝送速度に応じて、所定ビット長のフレーム
データに配置するビット位置を規定することで、例え
ば、音声データ、動画データおよびそれ以外のデータな
どを多重化できるようにしている。
［発明が解決しようとする課題］ ところで、勧告H.221では、複数のデータ種別の異な
る伝送速度のデータを多重化しているので、その多重化
の態様が多数形成されるので、それぞれの多重化態様に
応じて装置を構成すると、装置構成が複雑になり、装置
コストが高くなるという不都合を生じる。
る伝送速度のデータを多重化しているので、その多重化
の態様が多数形成されるので、それぞれの多重化態様に
応じて装置を構成すると、装置構成が複雑になり、装置
コストが高くなるという不都合を生じる。
本発明は、かかる実情に鑑みてなされたものであり、
勧告H.221に準拠したデータ伝送装置を安価に構成でき
る多重化データ分離方法を提供することを目的としてい
る。
勧告H.221に準拠したデータ伝送装置を安価に構成でき
る多重化データ分離方法を提供することを目的としてい
る。
［課題を解決するための手段］ 本発明は、データ多重化側は、多重化する少なくとも
音声データを含む複数のデータのデータ種別および伝送
速度に応じて、所定ビット長のフレームデータに予め設
定されているビット位置におのおののデータビットを配
置するための同期信号を発生してデータ発生源よりデー
タを入力し、データ分離側は、受信データに基づいて同
期信号を発生してフレーム同期を検出し、フレーム同期
完了後に受信したフレームデータより、多重化されてい
る複数のデータ種別および伝送速度に応じたビット位置
から順次データを取り出し、その取り出したデータを対
応するデータ入力装置に出力する多重化データ分離方法
において、複数のデータのデータ種別と伝送速度の全て
の組合せに対応して、フレームデータに配置されるビッ
ト位置を検出してデータを抽出するためのビットパター
ンデータからなるタイミングデータを記憶したタイミン
グデータ記憶手段を備え、音声データ以外のデータにつ
いては、多重化するデータのデータ種別と伝送速度に応
じたタイミングデータをフレーム単位に上記タイミング
データ記憶手段より取り出し、そのタイミングデータに
より指定されるビット位置以外のフレームデータの転送
クロックをマスクして上記データ発生源または上記デー
タ入力装置に供給するクロックを発生し、音声データに
ついては、伝送速度に応じたタイミングデータをフレー
ム単位に上記タイミングデータ記憶手段より取り出し、
そのタイミングデータに基づいてフレームデータにおけ
るデータビット位置を判定して抽出するようにしたもの
である。
音声データを含む複数のデータのデータ種別および伝送
速度に応じて、所定ビット長のフレームデータに予め設
定されているビット位置におのおののデータビットを配
置するための同期信号を発生してデータ発生源よりデー
タを入力し、データ分離側は、受信データに基づいて同
期信号を発生してフレーム同期を検出し、フレーム同期
完了後に受信したフレームデータより、多重化されてい
る複数のデータ種別および伝送速度に応じたビット位置
から順次データを取り出し、その取り出したデータを対
応するデータ入力装置に出力する多重化データ分離方法
において、複数のデータのデータ種別と伝送速度の全て
の組合せに対応して、フレームデータに配置されるビッ
ト位置を検出してデータを抽出するためのビットパター
ンデータからなるタイミングデータを記憶したタイミン
グデータ記憶手段を備え、音声データ以外のデータにつ
いては、多重化するデータのデータ種別と伝送速度に応
じたタイミングデータをフレーム単位に上記タイミング
データ記憶手段より取り出し、そのタイミングデータに
より指定されるビット位置以外のフレームデータの転送
クロックをマスクして上記データ発生源または上記デー
タ入力装置に供給するクロックを発生し、音声データに
ついては、伝送速度に応じたタイミングデータをフレー
ム単位に上記タイミングデータ記憶手段より取り出し、
そのタイミングデータに基づいてフレームデータにおけ
るデータビット位置を判定して抽出するようにしたもの
である。
［作用］ したがって、１つのハードウェアを用いて、複数の多
重化態様に対応することができるため、装置コストを低
減することができる。
重化態様に対応することができるため、装置コストを低
減することができる。
［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳
細に説明する。
細に説明する。
まず、CCITT勧告H.221に定義されているマルチフレー
ムについて説明する。ここで、１つのフレームは、10ミ
リ秒の時間を占めるように設定されており、例えば、IS
DNの基本インタフェースにおける情報チャネルB1,B2で
はデータ伝送速度が64Kbpsなので、１つのフレームは64
0ビットから構成される。以下の説明では、このようにI
SDNのＢチャネルに適用する場合について説明する。
ムについて説明する。ここで、１つのフレームは、10ミ
リ秒の時間を占めるように設定されており、例えば、IS
DNの基本インタフェースにおける情報チャネルB1,B2で
はデータ伝送速度が64Kbpsなので、１つのフレームは64
0ビットから構成される。以下の説明では、このようにI
SDNのＢチャネルに適用する場合について説明する。
第１図に示すように、１つのマルチフレームMFLは、
８個のサブマルチフレームSMF1〜SMF8からなり、おのお
ののサブマルチフレームSMF1〜SMF8は、それぞれ２つの
フレームから構成されている。すなわち、１つのマルチ
フレームMFLは、16個のフレームFL1〜FL16からなる。
８個のサブマルチフレームSMF1〜SMF8からなり、おのお
ののサブマルチフレームSMF1〜SMF8は、それぞれ２つの
フレームから構成されている。すなわち、１つのマルチ
フレームMFLは、16個のフレームFL1〜FL16からなる。
それぞれのフレームFL1〜FL16は、第２図に示すよう
に、80オクテットのデータからなり、それらのオクテッ
トをビット順に配置したそれぞれのビット位置は、サブ
チャネルSCH1〜SCH8を構成している。
に、80オクテットのデータからなり、それらのオクテッ
トをビット順に配置したそれぞれのビット位置は、サブ
チャネルSCH1〜SCH8を構成している。
また、第１〜第８オクテットの第８ビットは、フレー
ム調整信号（Frame Alignment Signal）FASを構成し、
第９オクテット〜第16オクテットの第８ビットは、ビッ
トレート割当信号（Bit rate Allocation Signal）BAS
を構成する。すなわち、サブチャネルSCH8は、第17〜第
80オクテットの第８ビットに割り当てられており、この
部分は、応用チャネルAC（Application Channel）と呼
ばれることもある。また、サブチャネルSC8の第17〜第2
4オクテットには、データを暗号化するためのキー情報
などをやりとりするための暗号チャネルのデータがセッ
トされることがある（オプション）。
ム調整信号（Frame Alignment Signal）FASを構成し、
第９オクテット〜第16オクテットの第８ビットは、ビッ
トレート割当信号（Bit rate Allocation Signal）BAS
を構成する。すなわち、サブチャネルSCH8は、第17〜第
80オクテットの第８ビットに割り当てられており、この
部分は、応用チャネルAC（Application Channel）と呼
ばれることもある。また、サブチャネルSC8の第17〜第2
4オクテットには、データを暗号化するためのキー情報
などをやりとりするための暗号チャネルのデータがセッ
トされることがある（オプション）。
このようにして、フレーム調整信号FASは、１つのフ
レームFLM1〜FLM16に８ビットが配置されており、その
ビット割り当ては、第３図に示すように、マルチフレー
ムMFLを単位として、構成されている。
レームFLM1〜FLM16に８ビットが配置されており、その
ビット割り当ては、第３図に示すように、マルチフレー
ムMFLを単位として、構成されている。
すなわち、奇数フレームFLM1,FLM3,…,FLM11の第２〜
第８オクテットには、「0011011」なる７ビットのデー
タパターンからなる水平同期信号が配置され、偶数フレ
ームFLM2,FLM4,…,FLM12の第１オクテットには、「0010
11」なる６ビットのデータパターンからなる垂直同期信
号が配置されている。
第８オクテットには、「0011011」なる７ビットのデー
タパターンからなる水平同期信号が配置され、偶数フレ
ームFLM2,FLM4,…,FLM12の第１オクテットには、「0010
11」なる６ビットのデータパターンからなる垂直同期信
号が配置されている。
この水平同期信号と垂直同期信号を検出することによ
り、１つのマルチフレームMFLの同期を検出することが
できる。
り、１つのマルチフレームMFLの同期を検出することが
できる。
また、第１フレーム、第３フレーム、第５フレーム、
第７フレームおよび第９フレームの第１オクテットのビ
ットN1,N2,N3,N4,N5は、マルチフレーム番号の表示に用
いられる。このうち、ビットN5は、マルチフレーム番号
が使用されているか否かの表示に用いられる。
第７フレームおよび第９フレームの第１オクテットのビ
ットN1,N2,N3,N4,N5は、マルチフレーム番号の表示に用
いられる。このうち、ビットN5は、マルチフレーム番号
が使用されているか否かの表示に用いられる。
また、第11フレーム、第13フレーム、第14フレームお
よび第16フレームの第１オクテットのビットR1,R2,R3,R
4は、現在使用されている情報チャネルのうち、そのフ
レームを運んでいる情報チャネルの接続された順番をあ
らわすコネクション番号を表示するために用いられる。
よび第16フレームの第１オクテットのビットR1,R2,R3,R
4は、現在使用されている情報チャネルのうち、そのフ
レームを運んでいる情報チャネルの接続された順番をあ
らわすコネクション番号を表示するために用いられる。
また、第15フレームの第１オクテットのビットTEA
は、データ端末装置の内部的な障害により、データ伝送
できない状態であることを表示するために用いられる。
は、データ端末装置の内部的な障害により、データ伝送
できない状態であることを表示するために用いられる。
また、偶数フレームFLM2,FLM4,…,FM16の第３オクテ
ットのビットＡは、フレーム同期またはマルチフレーム
同期が確立しているか、あるいは、同期はずれを生じて
いるかを表示するために用いられる。
ットのビットＡは、フレーム同期またはマルチフレーム
同期が確立しているか、あるいは、同期はずれを生じて
いるかを表示するために用いられる。
また、偶数フレームFLM2,FLM4,…,FM16の第５オクテ
ット、第６オクテット、第７オクテット、および、第８
オクテットのビットC1,C2,C3,C4は、連続した２つのフ
レーム（すなわち、サブマルチフレーム）のデータエラ
ー検出のために参照されるCRC（巡回冗長検査）符号を
表示するためのものであり、偶数フレームFLM2,FLM4,
…,FM16の第４オクテットのビットＥは、受信側で伝送
エラーを検出したことを表示するために用いられる。
ット、第６オクテット、第７オクテット、および、第８
オクテットのビットC1,C2,C3,C4は、連続した２つのフ
レーム（すなわち、サブマルチフレーム）のデータエラ
ー検出のために参照されるCRC（巡回冗長検査）符号を
表示するためのものであり、偶数フレームFLM2,FLM4,
…,FM16の第４オクテットのビットＥは、受信側で伝送
エラーを検出したことを表示するために用いられる。
また、マルチフレームMFLのデータの送信は、フレー
ム番号順に行なわれ、おのおののフレームFLM1〜FLM16
は、第４図に示すように、第１オクテットから第80オク
テットのオクテット順序に送出され、それぞれのオクテ
ットは、第１ビットが最初に送出される。
ム番号順に行なわれ、おのおののフレームFLM1〜FLM16
は、第４図に示すように、第１オクテットから第80オク
テットのオクテット順序に送出され、それぞれのオクテ
ットは、第１ビットが最初に送出される。
すなわち、おのおののフレームFLM1〜FLM16において
は、第１オクテットの第１ビットが最初に送出され、第
80オクテットの第８ビットが最後に送出される。
は、第１オクテットの第１ビットが最初に送出され、第
80オクテットの第８ビットが最後に送出される。
したがって、おのおののフレームFLM1〜FLM16のサブ
チャネルSCH1のデータタイミングは、第５図に示すよう
に、フレームデータの第１〜第80オクテットについて、
基準クロック（64Kbps）で変化するデータパターン01H
（xxHは16進数をあらわす；以下同じ）のデータ１のタ
イミングに一致し、同様に、サブチャネルSCH2〜SCH7の
データタイミングは、フレームデータの第１〜第80オク
テットについて、基準クロックで変化するデータパター
ン02H,04H,08H,10H,20H,40Hのデータ１のタイミングに
一致する。
チャネルSCH1のデータタイミングは、第５図に示すよう
に、フレームデータの第１〜第80オクテットについて、
基準クロック（64Kbps）で変化するデータパターン01H
（xxHは16進数をあらわす；以下同じ）のデータ１のタ
イミングに一致し、同様に、サブチャネルSCH2〜SCH7の
データタイミングは、フレームデータの第１〜第80オク
テットについて、基準クロックで変化するデータパター
ン02H,04H,08H,10H,20H,40Hのデータ１のタイミングに
一致する。
また、フレーム調整信号FASのデータタイミングは、
フレームデータの第１〜第８オクテットについて基準ク
ロックで変化するデータパターン80Hのデータ１のタイ
ミング、および、フレームデータの第９〜第80オクテッ
トについて基準クロックで変化するデータパターン00H
のデータ１のタイミング（すなわち、あらわれない；以
下同じ）に一致する。
フレームデータの第１〜第８オクテットについて基準ク
ロックで変化するデータパターン80Hのデータ１のタイ
ミング、および、フレームデータの第９〜第80オクテッ
トについて基準クロックで変化するデータパターン00H
のデータ１のタイミング（すなわち、あらわれない；以
下同じ）に一致する。
また、ビットレート割当信号BASのデータタイミング
は、フレームデータの第１〜第８オクテットおよび第17
〜第80オクテットについて基準クロックで変化するデー
タパターン80Hのデータ１のタイミング、および、第９
〜第16オクテットについて基準クロックで変化するデー
タパターン80Hのデータ１のタイミングに一致する。
は、フレームデータの第１〜第８オクテットおよび第17
〜第80オクテットについて基準クロックで変化するデー
タパターン80Hのデータ１のタイミング、および、第９
〜第16オクテットについて基準クロックで変化するデー
タパターン80Hのデータ１のタイミングに一致する。
また、応用チャネルACのデータタイミングは、フレー
ムデータの第１〜第16オクテットについて基準クロック
で変化するデータパターン00Hのデータ１のタイミン
グ、および、第17〜第80オクテットについて基準クロッ
クで変化するデータパターン80Hのデータ１のタイミン
グに一致する。
ムデータの第１〜第16オクテットについて基準クロック
で変化するデータパターン00Hのデータ１のタイミン
グ、および、第17〜第80オクテットについて基準クロッ
クで変化するデータパターン80Hのデータ１のタイミン
グに一致する。
ここで、データ伝送速度が64Kpbsなので、フレームデ
ータの１ビットは、100bps（＝64000/640）のデータ伝
送速度を占有し、１つのサブチャネルSCHを占めるデー
タの伝送速度は、8Kbps（＝100＊80）の伝送速度にな
る。
ータの１ビットは、100bps（＝64000/640）のデータ伝
送速度を占有し、１つのサブチャネルSCHを占めるデー
タの伝送速度は、8Kbps（＝100＊80）の伝送速度にな
る。
さて、例えば、データ伝送速度が56Kbpsの音声チャネ
ルと、データ伝送速度が6.4Kbpsのデータチャネルを多
重化するとき、第６図（ａ）に示すように、音声チャネ
ルのデータはサブチャネルSCH1〜SCH7に配置され、ま
た、データチャネルのデータは応用チャネルACの部分に
配置される。この多重化態様は、例えば、電話器とテレ
ライティング端末を同時に使用する場合に適用される。
ルと、データ伝送速度が6.4Kbpsのデータチャネルを多
重化するとき、第６図（ａ）に示すように、音声チャネ
ルのデータはサブチャネルSCH1〜SCH7に配置され、ま
た、データチャネルのデータは応用チャネルACの部分に
配置される。この多重化態様は、例えば、電話器とテレ
ライティング端末を同時に使用する場合に適用される。
したがって、この場合、同図（ｂ）に示すように、音
声チャネルのデータタイミングは、第１〜第80オクテッ
トについて64Kbpsの基準クロックで変化するデータパタ
ーン7FHのデータ１のタイミングに相当し、また、デー
タチャネルのデータタイミングは、上述した応用チャネ
ルACのタイミングと同じになる。
声チャネルのデータタイミングは、第１〜第80オクテッ
トについて64Kbpsの基準クロックで変化するデータパタ
ーン7FHのデータ１のタイミングに相当し、また、デー
タチャネルのデータタイミングは、上述した応用チャネ
ルACのタイミングと同じになる。
なお、フレーム調整信号FASおよびビットレート割当
信号BASは、その位置が固定なので、それらのデータタ
イミングは、常に上述したタイミングになる。
信号BASは、その位置が固定なので、それらのデータタ
イミングは、常に上述したタイミングになる。
また、データ伝送速度が48Kbpsの音声チャネルと、デ
ータ伝送速度が8Kbpsのデータチャネル１と、データ伝
送速度が6.4Kbpsのデータチャネル２を多重化するとき
には、第７図（ａ）に示すように、音声チャネルのデー
タはサブチャネルSCH1〜SCH6に配置され、データチャネ
ル１はサブチャネルSCH7に配置され、データチャネル２
は応用チャネルACの部分に配置される。この多重化態様
は、例えば、電話器とテレライティング端末とグループ
４ファクシミリ端末を同時に使用する場合に適用され
る。
ータ伝送速度が8Kbpsのデータチャネル１と、データ伝
送速度が6.4Kbpsのデータチャネル２を多重化するとき
には、第７図（ａ）に示すように、音声チャネルのデー
タはサブチャネルSCH1〜SCH6に配置され、データチャネ
ル１はサブチャネルSCH7に配置され、データチャネル２
は応用チャネルACの部分に配置される。この多重化態様
は、例えば、電話器とテレライティング端末とグループ
４ファクシミリ端末を同時に使用する場合に適用され
る。
したがって、この場合、同図（ｂ）に示すように、音
声チャネルのデータタイミングは、第１〜第80オクテッ
トについて基準クロックで変化するデータパターン3FH
のデータ１のタイミングに相当し、データチャネル１の
データタイミングは、第１〜第80オクテットについて基
準クロックで変化するデータパターン40Hのデータ１の
タイミングに相当し、データチャネルのデータタイミン
グは、上述した応用チャネルACのタイミングと同じにな
る。
声チャネルのデータタイミングは、第１〜第80オクテッ
トについて基準クロックで変化するデータパターン3FH
のデータ１のタイミングに相当し、データチャネル１の
データタイミングは、第１〜第80オクテットについて基
準クロックで変化するデータパターン40Hのデータ１の
タイミングに相当し、データチャネルのデータタイミン
グは、上述した応用チャネルACのタイミングと同じにな
る。
また、データ伝送速度が16Kbpsの音声チャネルとデー
タ伝送速度が46.4Kbpsの動画チャネルを多重化するとき
には、第８図（ａ）に示すように、音声チャネルのデー
タはサブチャネルSCH1,SCH2に配置され、動画チャネル
のデータはサブチャネルSCH3〜SCH7および応用チャネル
ACに配置される。この多重化態様は、例えば、テレビ電
話端末に適用される。
タ伝送速度が46.4Kbpsの動画チャネルを多重化するとき
には、第８図（ａ）に示すように、音声チャネルのデー
タはサブチャネルSCH1,SCH2に配置され、動画チャネル
のデータはサブチャネルSCH3〜SCH7および応用チャネル
ACに配置される。この多重化態様は、例えば、テレビ電
話端末に適用される。
したがって、この場合、同図（ｂ）に示すように、音
声チャネルのデータタイミングは、第１〜第80オクテッ
トについて基準クロックで変化するデータパターン03H
のデータ１のタイミングに相当し、また、動画チャネル
のデータタイミングは、第１〜第16オクテットについて
基準クロックで変化するデータパターン7CHのデータ１
のタイミング、および、第17〜第80オクテットについて
基準クロックで変化するデータパターンFCHのデータ１
のタイミングに相当する。
声チャネルのデータタイミングは、第１〜第80オクテッ
トについて基準クロックで変化するデータパターン03H
のデータ１のタイミングに相当し、また、動画チャネル
のデータタイミングは、第１〜第16オクテットについて
基準クロックで変化するデータパターン7CHのデータ１
のタイミング、および、第17〜第80オクテットについて
基準クロックで変化するデータパターンFCHのデータ１
のタイミングに相当する。
このようにして、多重化されるそれぞれのデータの種
別および伝送速度に対応して、おのおののデータビット
がフレーム内に配置される位置が設定されている。
別および伝送速度に対応して、おのおののデータビット
がフレーム内に配置される位置が設定されている。
以上のことから、音声チャネル、動画チャネルおよび
データチャネルについて、それぞれが適用される伝送速
度でのデータのタイミングをあらわすタイミングデータ
は、第９図に示すようになる。
データチャネルについて、それぞれが適用される伝送速
度でのデータのタイミングをあらわすタイミングデータ
は、第９図に示すようになる。
ここで、例えば、音声チャネルのデータ伝送速度が64
KbpsのタイミングデータであるFFH＊80は、データパタ
ーンFFHを80個連続してなることをあらわし、動画チャ
ネルのデータ伝送速度が62.4Kbpsのタイミングデータで
ある（7FH＊16,FFH＊64）は、データパターン7FHを16個
連続し、次いで、データパターンFFHを64個連続してな
ることをあらわす。
KbpsのタイミングデータであるFFH＊80は、データパタ
ーンFFHを80個連続してなることをあらわし、動画チャ
ネルのデータ伝送速度が62.4Kbpsのタイミングデータで
ある（7FH＊16,FFH＊64）は、データパターン7FHを16個
連続し、次いで、データパターンFFHを64個連続してな
ることをあらわす。
本実施例では、このタイミングデータを用い、多重化
されるおのおののチャネルについて、データ多重化時と
データ分離時のデータタイミングを判定するようにして
いる。
されるおのおののチャネルについて、データ多重化時と
データ分離時のデータタイミングを判定するようにして
いる。
第10図は、本発明の一実施例にかかるデータ伝送装置
の要部を示している。なお、同図においては、例えば、
CPU（中央処理装置）などの制御部や、入出力装置な
ど、本発明に直接関係しない部分を省略している。
の要部を示している。なお、同図においては、例えば、
CPU（中央処理装置）などの制御部や、入出力装置な
ど、本発明に直接関係しない部分を省略している。
同図において、レイヤ１信号処理部１は、ISDNの基本
インタフェースに接続して、基本インタフェースに多重
化されている２つの情報チャネルB1,B2と信号チャネル
Ｄの信号を分離・統合する機能を備えており、送受信デ
ータの基準クロックCKa、情報チャネルB1,B2のオクテッ
ト同期タイミングをあらわすオクテットクロックSO1,SO
2、情報チャネルB1,B2の受信データRD1,RD2を分離する
とともに、信号チャネルＤの信号をＤチャネル伝送制御
部とやりとりしている。
インタフェースに接続して、基本インタフェースに多重
化されている２つの情報チャネルB1,B2と信号チャネル
Ｄの信号を分離・統合する機能を備えており、送受信デ
ータの基準クロックCKa、情報チャネルB1,B2のオクテッ
ト同期タイミングをあらわすオクテットクロックSO1,SO
2、情報チャネルB1,B2の受信データRD1,RD2を分離する
とともに、信号チャネルＤの信号をＤチャネル伝送制御
部とやりとりしている。
基準クロックCKaは、同期検出回路2,3、チャネル間同
期回路４およびデータ分離・多重化回路５に加えられて
おり、オクテットクロックSO1は同期検出回路２および
データ分離・多重化回路５に加えられており、オクテッ
トクロックSO2は同期検出回路３およびデータ分離・多
重化回路５に加えられている。
期回路４およびデータ分離・多重化回路５に加えられて
おり、オクテットクロックSO1は同期検出回路２および
データ分離・多重化回路５に加えられており、オクテッ
トクロックSO2は同期検出回路３およびデータ分離・多
重化回路５に加えられている。
同期検出回路2,3は、基準クロックCKaおよびオクテッ
トクロックSO1,SO2に同期して、レイヤ１信号処理部１
が分離した受信データRD1,RD2のフレーム開始タイミン
グを検出するとともに、フレーム同期を判定するもので
あり、そのフレーム同期判定後は、受信データRD1a,RD2
a、および、オクテットクロックSO1,SO2をチャネル間同
期回路４に出力する。
トクロックSO1,SO2に同期して、レイヤ１信号処理部１
が分離した受信データRD1,RD2のフレーム開始タイミン
グを検出するとともに、フレーム同期を判定するもので
あり、そのフレーム同期判定後は、受信データRD1a,RD2
a、および、オクテットクロックSO1,SO2をチャネル間同
期回路４に出力する。
チャネル間同期回路４は、基準クロックCKaおよびオ
クテットクロックSO1,SO2に同期して、受信データRD1a,
RD2aのフレーム調整信号FASのビットN1,N2,N3,N4,N5を
調べて、受信データRD1a,RD2aのフレームの順序番号を
判定し、それらの順序番号が一致するチャネル間同期状
態を形成し、チャネル間同期が完了すると、それ以降、
受信データRD1b,RD2b、オクテットクロックSO1,SO2、お
よび、基準クロックCKaをデータ分離・多重化回路５に
出力する。
クテットクロックSO1,SO2に同期して、受信データRD1a,
RD2aのフレーム調整信号FASのビットN1,N2,N3,N4,N5を
調べて、受信データRD1a,RD2aのフレームの順序番号を
判定し、それらの順序番号が一致するチャネル間同期状
態を形成し、チャネル間同期が完了すると、それ以降、
受信データRD1b,RD2b、オクテットクロックSO1,SO2、お
よび、基準クロックCKaをデータ分離・多重化回路５に
出力する。
なお、このチャネル間同期回路４は、２つの情報チャ
ネルB1,B2が同時に使用される場合に有効に機能し、そ
れ以外の場合には、いずれか一方の情報チャネルB1,B2
の受信データRD1b,RD2bおよびオクテットクロックSO1,S
O2をデータ分離・多重化回路５に出力する。
ネルB1,B2が同時に使用される場合に有効に機能し、そ
れ以外の場合には、いずれか一方の情報チャネルB1,B2
の受信データRD1b,RD2bおよびオクテットクロックSO1,S
O2をデータ分離・多重化回路５に出力する。
ROM（リード・オンリ・メモリ）６は、第９図に示し
たようなタイミングデータを記憶するものであり、その
タイミングデータは、データ分離・多重化回路５によっ
てアクセスされる。
たようなタイミングデータを記憶するものであり、その
タイミングデータは、データ分離・多重化回路５によっ
てアクセスされる。
データ分離・多重化回路５は、CPUより通知された先
頭アドレスより指定された長さのタイミングデータをRO
M6よりフレーム周期で読み出し、基準クロックCKaおよ
びオクテットクロックSO1,SO2に同期して、受信データR
D1b,RD2bより音声チャネルの受信データRDs、動画チャ
ネルの受信データRDv、データチャネル１の受信データR
Dd、および、データチャネル２の受信データRDcを、そ
の読み出したタイミングデータに基づいて分離するもの
であり、受信データRDsはCODEC7に加えられ、受信デー
タRDvはシリアルインタフェース回路８を介して動画処
理部９に加えられ、受信データRDdはシリアルインタフ
ェース回路10を介してデータ処理部11に加えられ、受信
データRDeはシリアルインタフェース回路12を介してデ
ータ処理部13に加えられている。
頭アドレスより指定された長さのタイミングデータをRO
M6よりフレーム周期で読み出し、基準クロックCKaおよ
びオクテットクロックSO1,SO2に同期して、受信データR
D1b,RD2bより音声チャネルの受信データRDs、動画チャ
ネルの受信データRDv、データチャネル１の受信データR
Dd、および、データチャネル２の受信データRDcを、そ
の読み出したタイミングデータに基づいて分離するもの
であり、受信データRDsはCODEC7に加えられ、受信デー
タRDvはシリアルインタフェース回路８を介して動画処
理部９に加えられ、受信データRDdはシリアルインタフ
ェース回路10を介してデータ処理部11に加えられ、受信
データRDeはシリアルインタフェース回路12を介してデ
ータ処理部13に加えられている。
CODEC7は、音声アナログ信号を対応するデジタルデー
タに相互に変換するものであり、受信データRDsを対応
する音声受信信号VRsは、通話のためのハンドセット14
に加えられている。オペレータがハンドセット14を用い
て入力した音声送信信号VTsは、CODEC7に加えられて対
応するデジタルデータの送信データTDsに変換され、そ
の送信データTDsは、データ分離・多重化回路５に加え
られている。
タに相互に変換するものであり、受信データRDsを対応
する音声受信信号VRsは、通話のためのハンドセット14
に加えられている。オペレータがハンドセット14を用い
て入力した音声送信信号VTsは、CODEC7に加えられて対
応するデジタルデータの送信データTDsに変換され、そ
の送信データTDsは、データ分離・多重化回路５に加え
られている。
動画処理部９は、受信データRDvに対応した受信画像
を表示・蓄積・信号処理するとともに、ビデオカメラな
どから入力して得た送信データTDvをシリアルインタフ
ェース８を介してデータ分離・多重化回路５に出力す
る。
を表示・蓄積・信号処理するとともに、ビデオカメラな
どから入力して得た送信データTDvをシリアルインタフ
ェース８を介してデータ分離・多重化回路５に出力す
る。
データ処理部11,13は、受信データRDd,RDeに対応して
所定の処理を施して、表示あるいは出力するとともに、
送信データTDd,TDeを形成し、シリアルインタフェース
回路10,12を介してデータ分離・多重化回路５に出力す
る。
所定の処理を施して、表示あるいは出力するとともに、
送信データTDd,TDeを形成し、シリアルインタフェース
回路10,12を介してデータ分離・多重化回路５に出力す
る。
データ分離・多重化回路５は、CPUより通知された先
頭アドレスより指定された長さのタイミングデータをRO
M6よりフレーム単位に読み出し、基準クロックCKaおよ
びオクテットクロックSO1,SO2に同期して、送信データT
Ds,TDv,TDd,TDeを、読み出したタイミングデータに基づ
き、順次フレームデータの所定のビット位置に配置して
送信データTD1,TD2を形成するものであり、その送信デ
ータTD1,TD2は、レイヤ１信号処理部１に出力されてい
る。
頭アドレスより指定された長さのタイミングデータをRO
M6よりフレーム単位に読み出し、基準クロックCKaおよ
びオクテットクロックSO1,SO2に同期して、送信データT
Ds,TDv,TDd,TDeを、読み出したタイミングデータに基づ
き、順次フレームデータの所定のビット位置に配置して
送信データTD1,TD2を形成するものであり、その送信デ
ータTD1,TD2は、レイヤ１信号処理部１に出力されてい
る。
第11図は、データ分離・多重化回路５の一例を示して
いる。
いる。
同図においてCPUアクセス部20は、CPUと種々の情報を
やりとりするためのものであり、CPUから入力したデー
タをそれぞれ受信処理部21および送信処理部22に出力す
るとともに、受信処理部21および送信処理部22からCPU
に対するデータを入力して、CPUに転送する。
やりとりするためのものであり、CPUから入力したデー
タをそれぞれ受信処理部21および送信処理部22に出力す
るとともに、受信処理部21および送信処理部22からCPU
に対するデータを入力して、CPUに転送する。
受信処理部21は、フレーム開始タイミングで、音声チ
ャネル、動画チャネル、データチャネル１およびデータ
チャネル２について、CPUより通知された先頭アドレス
から指定された長さのタイミングデータのバイト単位の
読み出しを、ROMアクセス部23を介し、オクテットクロ
ックSO1,SO2に同期して行なうとともに、その読み出し
たタイミングデータに基づいて、受信データRD1b,RD2b
から音声チャネルの受信データRDs、動画チャネルの受
信データRDv、データチャネル１の受信データRDd、およ
び、データチャネル２の受信データRDeを分離する。
ャネル、動画チャネル、データチャネル１およびデータ
チャネル２について、CPUより通知された先頭アドレス
から指定された長さのタイミングデータのバイト単位の
読み出しを、ROMアクセス部23を介し、オクテットクロ
ックSO1,SO2に同期して行なうとともに、その読み出し
たタイミングデータに基づいて、受信データRD1b,RD2b
から音声チャネルの受信データRDs、動画チャネルの受
信データRDv、データチャネル１の受信データRDd、およ
び、データチャネル２の受信データRDeを分離する。
送信処理部22は、フレーム開始タイミングで、音声チ
ャネル、動画チャネル、データチャネル１およびデータ
チャネル２について、CPUより通知された先頭アドレス
から指定された長さのタイミングデータのバイト単位の
読み出しを、ROMアクセス部23を介し、オクテットクロ
ックSO1,SO2に同期して行なうとともに、その読み出し
たタイミングデータに基づいて、送信データTDs,TDv,TD
d,TDeを順次フレームデータの所定のビット位置に配置
するとともに、フレーム調整信号FASおよびビットレー
ト割当信号BASを付加して送信データTD1,TD2を形成す
る。
ャネル、動画チャネル、データチャネル１およびデータ
チャネル２について、CPUより通知された先頭アドレス
から指定された長さのタイミングデータのバイト単位の
読み出しを、ROMアクセス部23を介し、オクテットクロ
ックSO1,SO2に同期して行なうとともに、その読み出し
たタイミングデータに基づいて、送信データTDs,TDv,TD
d,TDeを順次フレームデータの所定のビット位置に配置
するとともに、フレーム調整信号FASおよびビットレー
ト割当信号BASを付加して送信データTD1,TD2を形成す
る。
ROMアクセス部23は、受信処理部21および送信処理部2
3からの要求により、ROM6から指定されたアドレスの１
バイトデータを読み出し、その読み出した１バイトデー
タを要求元の受信処理部21または送信処理部23に転送す
る。
3からの要求により、ROM6から指定されたアドレスの１
バイトデータを読み出し、その読み出した１バイトデー
タを要求元の受信処理部21または送信処理部23に転送す
る。
第12図は、受信処理部21の一例を示している。
同図において、音声チャネル受信処理部25は、音声チ
ャネルのデータが多重化されているとき、フレーム開始
タイミングで、CPUより通知された先頭アドレスから指
定された長さのタイミングデータのバイト単位の読み出
しを、ROMアクセス部23を介し、オクテットクロックSO
1,SO2に同期して行なうとともに、その読み出したタイ
ミングデータに基づいて、受信データRD1b,RD2bから音
声チャネルの受信データRDsを抽出し、その受信データR
Ds、クロックCKa′（基準クロックCKaに等しい）、およ
び、オクテットクロックSOをCODEC7に出力する。
ャネルのデータが多重化されているとき、フレーム開始
タイミングで、CPUより通知された先頭アドレスから指
定された長さのタイミングデータのバイト単位の読み出
しを、ROMアクセス部23を介し、オクテットクロックSO
1,SO2に同期して行なうとともに、その読み出したタイ
ミングデータに基づいて、受信データRD1b,RD2bから音
声チャネルの受信データRDsを抽出し、その受信データR
Ds、クロックCKa′（基準クロックCKaに等しい）、およ
び、オクテットクロックSOをCODEC7に出力する。
動画チャネル受信処理部26は、動画チャネルのデータ
が多重化されているとき、フレーム開始タイミングで、
CPUより通知された先頭アドレスから指定された長さの
タイミングデータのバイト単位の読み出しを、ROMアク
セス部23を介し、オクテットクロックSO1,SO2に同期し
て行なうとともに、その読み出したタイミングデータに
基づいて、受信データRD1b,RD2bから動画チャネルの受
信データRDvを分離するとともに、その受信データRDvを
シリアルインタフェース回路８に入力させるためのクロ
ックCKbを形成し、受信データRDvおよびクロックCKbを
シリアルインタフェース回路８に出力する。
が多重化されているとき、フレーム開始タイミングで、
CPUより通知された先頭アドレスから指定された長さの
タイミングデータのバイト単位の読み出しを、ROMアク
セス部23を介し、オクテットクロックSO1,SO2に同期し
て行なうとともに、その読み出したタイミングデータに
基づいて、受信データRD1b,RD2bから動画チャネルの受
信データRDvを分離するとともに、その受信データRDvを
シリアルインタフェース回路８に入力させるためのクロ
ックCKbを形成し、受信データRDvおよびクロックCKbを
シリアルインタフェース回路８に出力する。
また、動画チャネル受信処理部26は、２つの情報チャ
ネルB1,B2を同時に使用する62.4Kbpsあるいは108.8Kbps
の伝送速度が設定されているとき、基準クロックCKaを
内部的に２倍の周波数のクロックを形成し、その内部ク
ロックに同期して受信データRD1b,RD2bの両方からデー
タ抽出して、それぞれの伝送速度の受信データRDvを形
成するとともに、その伝送速度のクロックCKbを形成す
る。
ネルB1,B2を同時に使用する62.4Kbpsあるいは108.8Kbps
の伝送速度が設定されているとき、基準クロックCKaを
内部的に２倍の周波数のクロックを形成し、その内部ク
ロックに同期して受信データRD1b,RD2bの両方からデー
タ抽出して、それぞれの伝送速度の受信データRDvを形
成するとともに、その伝送速度のクロックCKbを形成す
る。
データチャネル１受信制御部27およびデータチャネル
２受信制御部28は、それぞれデータチャネル１およびデ
ータチャネル２のデータが多重化されているとき、フレ
ーム開始タイミングで、CPUより通知された先頭アドレ
スから指定された長さのタイミングデータのバイト単位
の読み出しを、ROMアクセス部23を介し、オクテットク
ロックSO1,SO2に同期して行なうとともに、その読み出
したタイミングデータに基づいて、受信データRD1b,RD2
bからデータチャネル１およびデータチャネル２のチャ
ネルの受信データRDd,RDeをそれぞれ分離するととも
に、その受信データRDd,RDeをシリアルインタフェース
回路10,12に入力させるためのクロックCKc,CKdを形成
し、受信データRDd,RDeおよびクロックCKc,CKdをそれぞ
れシリアルインタフェース回路10,12に出力する。
２受信制御部28は、それぞれデータチャネル１およびデ
ータチャネル２のデータが多重化されているとき、フレ
ーム開始タイミングで、CPUより通知された先頭アドレ
スから指定された長さのタイミングデータのバイト単位
の読み出しを、ROMアクセス部23を介し、オクテットク
ロックSO1,SO2に同期して行なうとともに、その読み出
したタイミングデータに基づいて、受信データRD1b,RD2
bからデータチャネル１およびデータチャネル２のチャ
ネルの受信データRDd,RDeをそれぞれ分離するととも
に、その受信データRDd,RDeをシリアルインタフェース
回路10,12に入力させるためのクロックCKc,CKdを形成
し、受信データRDd,RDeおよびクロックCKc,CKdをそれぞ
れシリアルインタフェース回路10,12に出力する。
第13図は、送信処理部22の一例を示している。
同図において、音声チャネル送信処理部30は、音声チ
ャネルのデータを多重化するとき、送信データ合成処理
部31（後述）から入力される基準クロックCKaを送信ク
ロックCKa″として、および、送信データ合成処理部31
より入力されるオクテットクロックSOをCODEC7のデータ
送信側に出力するとともに、フレーム開始タイミング
で、CPUより通知された先頭アドレスから指定された長
さのタイミングデータのバイト単位の読み出しを、ROM
アクセス部23を介し、オクテットクロックSOに同期して
行なうとともに、その読み出したタイミングデータに基
づいて、CODEC7から出力される送信データTDsを入力
し、その送信データTDsを送信データ合成処理部31に出
力する。
ャネルのデータを多重化するとき、送信データ合成処理
部31（後述）から入力される基準クロックCKaを送信ク
ロックCKa″として、および、送信データ合成処理部31
より入力されるオクテットクロックSOをCODEC7のデータ
送信側に出力するとともに、フレーム開始タイミング
で、CPUより通知された先頭アドレスから指定された長
さのタイミングデータのバイト単位の読み出しを、ROM
アクセス部23を介し、オクテットクロックSOに同期して
行なうとともに、その読み出したタイミングデータに基
づいて、CODEC7から出力される送信データTDsを入力
し、その送信データTDsを送信データ合成処理部31に出
力する。
動画チャネル送信処理部32は、動画チャネルのデータ
を多重化するとき、フレーム開始タイミングで、CPUよ
り通知された先頭アドレスから指定された長さのタイミ
ングデータのバイト単位の読み出しを、送信データ合成
処理部31から入力される基準クロックCKaに同期して行
なうとともに、その読み出したタイミングデータに基づ
いて、基準クロックCKaから動画送信用のクロックCKfを
形成し、そのクロックCKfをシリアルインタフェース回
路８に出力して、シリアルインタフェース回路８に保持
されている送信データTDvを順次入力し、その送信デー
タTDvを、送信データTD1vまたは送信データTD2vとして
送信データ合成処理部31に出力する。
を多重化するとき、フレーム開始タイミングで、CPUよ
り通知された先頭アドレスから指定された長さのタイミ
ングデータのバイト単位の読み出しを、送信データ合成
処理部31から入力される基準クロックCKaに同期して行
なうとともに、その読み出したタイミングデータに基づ
いて、基準クロックCKaから動画送信用のクロックCKfを
形成し、そのクロックCKfをシリアルインタフェース回
路８に出力して、シリアルインタフェース回路８に保持
されている送信データTDvを順次入力し、その送信デー
タTDvを、送信データTD1vまたは送信データTD2vとして
送信データ合成処理部31に出力する。
また、動画チャネル送信処理部32は、２つの情報チャ
ネルB1,B2を同時に使用する62.4Kbpsあるいは108.8Kbps
の伝送速度が設定されているとき、基準クロックCKaを
内部的に２倍の周波数のクロックを形成し、その内部ク
ロックおよびタイミングデータに基づいて動画送信用の
クロックCKfを形成してシリアルインタフェース回路８
に出力し、送信データTDvを入力する。そして、その入
力した送信データTDvをそれぞれ情報チャネルB1,B2のフ
レームに挿入するタイミングで、送信データTD1v,TD2v
を形成し、送信データ合成処理部31に出力する。
ネルB1,B2を同時に使用する62.4Kbpsあるいは108.8Kbps
の伝送速度が設定されているとき、基準クロックCKaを
内部的に２倍の周波数のクロックを形成し、その内部ク
ロックおよびタイミングデータに基づいて動画送信用の
クロックCKfを形成してシリアルインタフェース回路８
に出力し、送信データTDvを入力する。そして、その入
力した送信データTDvをそれぞれ情報チャネルB1,B2のフ
レームに挿入するタイミングで、送信データTD1v,TD2v
を形成し、送信データ合成処理部31に出力する。
データチャネル１送信処理部33およびデータチャネル
２送信処理部34は、データチャネル１およびデータチャ
ネル２のデータを多重化するとき、フレーム開始タイミ
ングで、CPUより通知された先頭アドレスから指定され
た長さのタイミングデータのバイト単位の読み出しを、
送信データ合成処理部31から入力される基準クロックCK
aに同期して行なうとともに、その読み出したタイミン
グデータに基づいて、基準クロックCKaからデータチャ
ネル１送信用のクロックCKgおよびデータチャネル２送
信用のクロックCKhを形成し、そのクロックCKg,CKhをそ
れぞれシリアルインタフェース回路10,11に出力して、
シリアルインタフェース回路10,11に保持されている送
信データTDd,TDeを順次入力し、その送信データTDd,TDe
をそれぞれ送信データ合成処理部31に出力する。
２送信処理部34は、データチャネル１およびデータチャ
ネル２のデータを多重化するとき、フレーム開始タイミ
ングで、CPUより通知された先頭アドレスから指定され
た長さのタイミングデータのバイト単位の読み出しを、
送信データ合成処理部31から入力される基準クロックCK
aに同期して行なうとともに、その読み出したタイミン
グデータに基づいて、基準クロックCKaからデータチャ
ネル１送信用のクロックCKgおよびデータチャネル２送
信用のクロックCKhを形成し、そのクロックCKg,CKhをそ
れぞれシリアルインタフェース回路10,11に出力して、
シリアルインタフェース回路10,11に保持されている送
信データTDd,TDeを順次入力し、その送信データTDd,TDe
をそれぞれ送信データ合成処理部31に出力する。
送信データ合成処理部31は、音声チャネル送信処理部
30、動画チャネル送信処理部32、データチャネル１送信
処理部33、および、データチャネル２送信処理部34に、
基準クロックCKaを出力するとともに、音声チャネル送
信処理部30にオクテットクロックSOを出力する。また、
音声チャネル送信処理部30、動画チャネル送信処理部3
2、データチャネル１送信処理部33、および、データチ
ャネル２送信処理部34よりそれぞれ入力される送信デー
タTDs,TD1v,TD2v,TDd,TDe、CPUより通知されたビットレ
ート割当信号BAS、および、それらの入力された各デー
タに基づいて生成したフレーム調整信号FASに基づい
て、フレームデータを形成し、送信データTD1,TD2とし
てレイヤ１信号処理部１に出力する。
30、動画チャネル送信処理部32、データチャネル１送信
処理部33、および、データチャネル２送信処理部34に、
基準クロックCKaを出力するとともに、音声チャネル送
信処理部30にオクテットクロックSOを出力する。また、
音声チャネル送信処理部30、動画チャネル送信処理部3
2、データチャネル１送信処理部33、および、データチ
ャネル２送信処理部34よりそれぞれ入力される送信デー
タTDs,TD1v,TD2v,TDd,TDe、CPUより通知されたビットレ
ート割当信号BAS、および、それらの入力された各デー
タに基づいて生成したフレーム調整信号FASに基づい
て、フレームデータを形成し、送信データTD1,TD2とし
てレイヤ１信号処理部１に出力する。
ここで、音声チャネル受信処理部25、動画チャネル受
信処理部26、データチャネル１受信処理部27、データチ
ャネル２受信処理部28、音声チャネル送信処理部30、動
画チャネル送信処理部32、データチャネル１送信処理部
33、および、データチャネル２送信処理部34がROMアク
セス部23を用いてROM6のデータをアクセスするときの動
作について説明する。
信処理部26、データチャネル１受信処理部27、データチ
ャネル２受信処理部28、音声チャネル送信処理部30、動
画チャネル送信処理部32、データチャネル１送信処理部
33、および、データチャネル２送信処理部34がROMアク
セス部23を用いてROM6のデータをアクセスするときの動
作について説明する。
音声チャネル受信処理部25、動画チャネル受信処理部
26、データチャネル１受信処理部27、データチャネル２
受信処理部28、音声チャネル送信処理部30、動画チャネ
ル送信処理部32、データチャネル１送信処理部33、およ
び、データチャネル２送信処理部34は、タイミングデー
タの入力要求状態になると、それぞれの要求状態が発生
したことをあらわすアクセス要求信号RQをROMアクセス
部23に出力する。
26、データチャネル１受信処理部27、データチャネル２
受信処理部28、音声チャネル送信処理部30、動画チャネ
ル送信処理部32、データチャネル１送信処理部33、およ
び、データチャネル２送信処理部34は、タイミングデー
タの入力要求状態になると、それぞれの要求状態が発生
したことをあらわすアクセス要求信号RQをROMアクセス
部23に出力する。
このアクセス要求信号RQは、それを出力した要素を識
別する情報を兼ねており、これにより、ROMアクセス部2
3は、いずれの要素からアクセス要求が出力されたのか
を判別することができる。
別する情報を兼ねており、これにより、ROMアクセス部2
3は、いずれの要素からアクセス要求が出力されたのか
を判別することができる。
このアクセス要求信号RQを入力すると、ROMアクセス
部23は、その要求元のアクセス要求に応答できる状態で
あるかどうかを判断し、応答できる状態であれば、その
要求元をあらわす情報を含む許可信号ACKを音声チャネ
ル受信処理部25、動画チャネル受信処理部26、データチ
ャネル１受信処理部27、データチャネル２受信処理部2
8、音声チャネル送信処理部30、動画チャネル送信処理
部32、データチャネル１送信処理部33、および、データ
チャネル２送信処理部34の全てに出力する。
部23は、その要求元のアクセス要求に応答できる状態で
あるかどうかを判断し、応答できる状態であれば、その
要求元をあらわす情報を含む許可信号ACKを音声チャネ
ル受信処理部25、動画チャネル受信処理部26、データチ
ャネル１受信処理部27、データチャネル２受信処理部2
8、音声チャネル送信処理部30、動画チャネル送信処理
部32、データチャネル１送信処理部33、および、データ
チャネル２送信処理部34の全てに出力する。
この許可信号ACKを受けると、音声チャネル受信処理
部25、動画チャネル受信処理部26、データチャネル１受
信処理部27、データチャネル２受信処理部28、音声チャ
ネル送信処理部30、動画チャネル送信処理部32、データ
チャネル１送信処理部33、および、データチャネル２送
信処理部34は、その内容が設定されている識別情報に一
致するかどうかを調べ、一致するときには、アクセス要
求が受け付けられたと判断し、読み出すタイミングデー
タのアドレス信号ADをROMアクセス部23に出力する。
部25、動画チャネル受信処理部26、データチャネル１受
信処理部27、データチャネル２受信処理部28、音声チャ
ネル送信処理部30、動画チャネル送信処理部32、データ
チャネル１送信処理部33、および、データチャネル２送
信処理部34は、その内容が設定されている識別情報に一
致するかどうかを調べ、一致するときには、アクセス要
求が受け付けられたと判断し、読み出すタイミングデー
タのアドレス信号ADをROMアクセス部23に出力する。
これにより、ROMアクセス部23は、その入力したアド
レス信号ADをROM6に出力した状態で、チップセレクト信
号CSおよびリード信号RDを適宜なタイミングでROM6に出
力して、ROM6よりタイミングデータDTを入力し、そのタ
イミングデータDTをアクセス要求側に送出する。
レス信号ADをROM6に出力した状態で、チップセレクト信
号CSおよびリード信号RDを適宜なタイミングでROM6に出
力して、ROM6よりタイミングデータDTを入力し、そのタ
イミングデータDTをアクセス要求側に送出する。
これによって、アクセス要求が受け付けられた要素
は、タイミングデータDTを入力して、内部バッファなど
に保存する。
は、タイミングデータDTを入力して、内部バッファなど
に保存する。
また、複数の要素からアクセス要求信号RQが同時に発
生したとき、ROMアクセス部23は、音声チャネル受信処
理部25、動画チャネル受信処理部26、データチャネル１
受信処理部27、データチャネル２受信処理部28、音声チ
ャネル送信処理部30、動画チャネル送信処理部32、デー
タチャネル１送信処理部33、および、データチャネル２
送信処理部34にあらかじめ設定されている優先順位に従
って、アクセス要求を受け付ける要素を判別し、その判
別結果に基づいて許可信号ACKを出力する。
生したとき、ROMアクセス部23は、音声チャネル受信処
理部25、動画チャネル受信処理部26、データチャネル１
受信処理部27、データチャネル２受信処理部28、音声チ
ャネル送信処理部30、動画チャネル送信処理部32、デー
タチャネル１送信処理部33、および、データチャネル２
送信処理部34にあらかじめ設定されている優先順位に従
って、アクセス要求を受け付ける要素を判別し、その判
別結果に基づいて許可信号ACKを出力する。
このようにして、音声チャネル受信処理部25、動画チ
ャネル受信処理部26、データチャネル１受信処理部27、
データチャネル２受信処理部28、音声チャネル送信処理
部30、動画チャネル送信処理部32、データチャネル１送
信処理部33、および、データチャネル２送信処理部34
は、それぞれのタイミングデータ要求タイミングで、RO
M6をアクセスし、必要なタイミングデータを入力してい
る。
ャネル受信処理部26、データチャネル１受信処理部27、
データチャネル２受信処理部28、音声チャネル送信処理
部30、動画チャネル送信処理部32、データチャネル１送
信処理部33、および、データチャネル２送信処理部34
は、それぞれのタイミングデータ要求タイミングで、RO
M6をアクセスし、必要なタイミングデータを入力してい
る。
以上の構成で、情報チャネルB1を介して、第６図
（ａ），（ｂ）に示した多重化態様のフレームデータを
受信したとき、第14図（ａ）〜（ｈ）に示すように、受
信データRD1b、オクテットクロックSO1および基準クロ
ックCKaが受信処理部21に加えられる。
（ａ），（ｂ）に示した多重化態様のフレームデータを
受信したとき、第14図（ａ）〜（ｈ）に示すように、受
信データRD1b、オクテットクロックSO1および基準クロ
ックCKaが受信処理部21に加えられる。
このとき、受信処理部21の内部では、フレームデータ
の第１〜第８オクテットの第８ビットのタイミングでフ
レーム調整信号FASを抽出するためのクロック（FASクロ
ック）が形成され、また、フレームデータの第９〜第16
オクテットの第８ビットのタイミングでビットレート割
当信号BASを抽出するためのクロック（BASクロック）が
形成されて、受信データRD1bからフレーム調整信号FAS
およびビットレート割当信号BASのデータが抽出され
て、CPUアクセス部20を介してCPUに転送される。
の第１〜第８オクテットの第８ビットのタイミングでフ
レーム調整信号FASを抽出するためのクロック（FASクロ
ック）が形成され、また、フレームデータの第９〜第16
オクテットの第８ビットのタイミングでビットレート割
当信号BASを抽出するためのクロック（BASクロック）が
形成されて、受信データRD1bからフレーム調整信号FAS
およびビットレート割当信号BASのデータが抽出され
て、CPUアクセス部20を介してCPUに転送される。
また、この場合、上述のように、第１〜第80オクテッ
トまで、音声チャネルのタイミングデータとしてビット
パターン7FHが用いられるので、音声チャネルの受信デ
ータRDsは、受信データRD1bの第８ビット（MSB）をマス
クしたデータとなり、クロックCKa′に同期して、順次C
ODEC7に出力される。
トまで、音声チャネルのタイミングデータとしてビット
パターン7FHが用いられるので、音声チャネルの受信デ
ータRDsは、受信データRD1bの第８ビット（MSB）をマス
クしたデータとなり、クロックCKa′に同期して、順次C
ODEC7に出力される。
また、上述のように、データチャネル１のタイミング
データとして、第１〜第16オクテットではデータパター
ン00Hが、第17〜第80オクテットでは80Hが用いられるの
で、シリアルインタフェース回路10に出力されるクロッ
クCKcは、基準クロックCKaを第17〜第80オクテットの第
８ビット以外でマスクしたものとなる。
データとして、第１〜第16オクテットではデータパター
ン00Hが、第17〜第80オクテットでは80Hが用いられるの
で、シリアルインタフェース回路10に出力されるクロッ
クCKcは、基準クロックCKaを第17〜第80オクテットの第
８ビット以外でマスクしたものとなる。
これにより、伝送速度が56Kbpsの音声チャネルと、伝
送速度が16Kbpsのデータチャネル１が多重化されたフレ
ームデータから、音声チャネルの受信データRDsが抽出
されてCODEC7に出力されるとともに、データチャネル１
のクロックCKcが形成され、シリアルインタフェース回
路10によりデータチャネル１の受信データRDdがデータ
処理部11に出力される。
送速度が16Kbpsのデータチャネル１が多重化されたフレ
ームデータから、音声チャネルの受信データRDsが抽出
されてCODEC7に出力されるとともに、データチャネル１
のクロックCKcが形成され、シリアルインタフェース回
路10によりデータチャネル１の受信データRDdがデータ
処理部11に出力される。
同様にして、第７図（ａ），（ｂ）に示した多重化態
様の場合には、第15図（ａ）〜（ｉ）に示すように、音
声チャネルの受信データRDsが形成されてCODEC7に出力
されるとともに、データチャネル１のクロックCKcおよ
びデータチャネル２のクロックCKdが形成されてそれぞ
れシリアルインタフェース回路10,12に出力される。
様の場合には、第15図（ａ）〜（ｉ）に示すように、音
声チャネルの受信データRDsが形成されてCODEC7に出力
されるとともに、データチャネル１のクロックCKcおよ
びデータチャネル２のクロックCKdが形成されてそれぞ
れシリアルインタフェース回路10,12に出力される。
これにより、伝送速度が48Kbpsの音声チャネル、伝送
速度が8Kbpsのデータチャネル１、および、伝送速度が
6.4Kbpsのデータチャネル２が多重化されたフレームデ
ータから、それぞれのチャネルが分離される。
速度が8Kbpsのデータチャネル１、および、伝送速度が
6.4Kbpsのデータチャネル２が多重化されたフレームデ
ータから、それぞれのチャネルが分離される。
また、同様にして、第８図（ａ），（ｂ）に示した多
重化態様の場合には、第16図（ａ）〜（ｈ）に示すよう
に、音声チャネルの受信データRDsが形成されてCODEC7
に出力されるとともに、動画チャネルのクロックCKdが
形成されて、シリアルインタフェース回路８に出力され
る。
重化態様の場合には、第16図（ａ）〜（ｈ）に示すよう
に、音声チャネルの受信データRDsが形成されてCODEC7
に出力されるとともに、動画チャネルのクロックCKdが
形成されて、シリアルインタフェース回路８に出力され
る。
これにより、伝送速度が16Kbpsの音声チャネルと伝送
速度が46.4Kbpsの動画チャネルが多重化されたフレーム
データから、それぞれのチャネルが分離される。
速度が46.4Kbpsの動画チャネルが多重化されたフレーム
データから、それぞれのチャネルが分離される。
なお、送信データを多重化する場合については、フレ
ームデータに対するそれぞれのチャネルデータの挿入タ
イミングは、データ分離の場合と同等なので、その説明
を省略する。
ームデータに対するそれぞれのチャネルデータの挿入タ
イミングは、データ分離の場合と同等なので、その説明
を省略する。
このようにして、本実施例では、１種類の装置構成
で、多数の多重化態様のフレームデータを処理すること
ができ、したがって、勧告H.221に準拠したデータ伝送
装置を安価に実現することができる。
で、多数の多重化態様のフレームデータを処理すること
ができ、したがって、勧告H.221に準拠したデータ伝送
装置を安価に実現することができる。
ところで、上述した実施例では、ISDNの基本インタフ
ェースに接続する場合について説明したが、ISDNの一次
群インタフェースや、より広帯域のデータ伝送路を用い
る場合にも、本発明を同様にして適用することができ
る。その場合、多重化態様に応じて、それぞれのチャネ
ルデータを処理するためのタイミングデータを記憶した
ROMを用いるとよい。
ェースに接続する場合について説明したが、ISDNの一次
群インタフェースや、より広帯域のデータ伝送路を用い
る場合にも、本発明を同様にして適用することができ
る。その場合、多重化態様に応じて、それぞれのチャネ
ルデータを処理するためのタイミングデータを記憶した
ROMを用いるとよい。
［発明の効果］ 以上説明したように、本発明によれば、１種類のハー
ドウェアを用いて、多数の多重化態様のデータを処理す
ることができるので、勧告H.221に準拠したデータ伝送
装置を安価に実現できるという効果を得る。
ドウェアを用いて、多数の多重化態様のデータを処理す
ることができるので、勧告H.221に準拠したデータ伝送
装置を安価に実現できるという効果を得る。
第１図は勧告H.221のマルチフレームの構成例を示す概
略図、第２図はフレームの信号形式の一例を示す概略
図、第３図はフレーム調整信号FASの信号形式の一例を
示す概略図、第４図はフレームデータの送信順序を示す
概略図、第５図は各サブチャネル、フレーム調整信号FA
S、ビットレート割当信号BASおよび応用チャネルACの信
号を取り出すときのデータパターンを例示した概略図、
第６図（ａ）は多重化態様の一例を示す概略図、同図
（ｂ）は同図（ａ）の多重化データをそれぞれ取り出す
ときのデータパターンを示した概略図、第７図（ａ）は
多重化態様の他の例を示す概略図、同図（ｂ）は同図
（ａ）の多重化データをそれぞれ取り出すときのデータ
パターンを示した概略図、第８図（ａ）は多重化態様の
さらに他の例を示す概略図、同図（ｂ）は同図（ａ）の
多重化データをそれぞれ取り出すときのデータパターン
を示した概略図、第９図は音声チャネル、動画チャネル
およびデータチャネルの伝送速度に対して多重化データ
を取り出すときのタイミングデータの一例を示す概略
図、第10図は本発明の一実施例にかかるデータ伝送装置
の要部を示すブロック図、第11図はデータ分離・多重化
回路の一例を示すブロック図、第12図は受信処理部の一
例を示すブロック図、第13図は送信処理部の一例を示す
ブロック図、第14図は第６図（ａ），（ｂ）の多重化態
様のデータを取り出すときの第12図の装置の動作を説明
するための動作波形図、第15図は第７図（ａ），（ｂ）
の多重化態様のデータを取り出すときの第12図の装置の
動作を説明するための動作波形図、第16図は第８図
（ａ），（ｂ）の多重化態様のデータを取り出すときの
第12図の装置の動作を説明するための動作波形図であ
る。 １……レイヤ１信号処理部、2,3……同期検出回路、４
……チャネル間同期回路、５……データ分離・多重化回
路、６……ROM（リード・オンリ・メモリ）、７……COD
EC、8,10,12……シリアルインタフェース回路、９……
動画処理部、11,13……データ処理部、14……ハンドセ
ット。
略図、第２図はフレームの信号形式の一例を示す概略
図、第３図はフレーム調整信号FASの信号形式の一例を
示す概略図、第４図はフレームデータの送信順序を示す
概略図、第５図は各サブチャネル、フレーム調整信号FA
S、ビットレート割当信号BASおよび応用チャネルACの信
号を取り出すときのデータパターンを例示した概略図、
第６図（ａ）は多重化態様の一例を示す概略図、同図
（ｂ）は同図（ａ）の多重化データをそれぞれ取り出す
ときのデータパターンを示した概略図、第７図（ａ）は
多重化態様の他の例を示す概略図、同図（ｂ）は同図
（ａ）の多重化データをそれぞれ取り出すときのデータ
パターンを示した概略図、第８図（ａ）は多重化態様の
さらに他の例を示す概略図、同図（ｂ）は同図（ａ）の
多重化データをそれぞれ取り出すときのデータパターン
を示した概略図、第９図は音声チャネル、動画チャネル
およびデータチャネルの伝送速度に対して多重化データ
を取り出すときのタイミングデータの一例を示す概略
図、第10図は本発明の一実施例にかかるデータ伝送装置
の要部を示すブロック図、第11図はデータ分離・多重化
回路の一例を示すブロック図、第12図は受信処理部の一
例を示すブロック図、第13図は送信処理部の一例を示す
ブロック図、第14図は第６図（ａ），（ｂ）の多重化態
様のデータを取り出すときの第12図の装置の動作を説明
するための動作波形図、第15図は第７図（ａ），（ｂ）
の多重化態様のデータを取り出すときの第12図の装置の
動作を説明するための動作波形図、第16図は第８図
（ａ），（ｂ）の多重化態様のデータを取り出すときの
第12図の装置の動作を説明するための動作波形図であ
る。 １……レイヤ１信号処理部、2,3……同期検出回路、４
……チャネル間同期回路、５……データ分離・多重化回
路、６……ROM（リード・オンリ・メモリ）、７……COD
EC、8,10,12……シリアルインタフェース回路、９……
動画処理部、11,13……データ処理部、14……ハンドセ
ット。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 29/00 - 29/14 H04N 7/00 - 7/093
Claims (1)
- 【請求項１】データ多重化側は、多重化する少なくとも
音声データを含む複数のデータのデータ種別および伝送
速度に応じて、所定ビット長のフレームデータに予め設
定されているビット位置におのおののデータビットを配
置するための同期信号を発生してデータ発生源よりデー
タを入力し、データ分離側は、受信データに基づいて同
期信号を発生してフレーム同期を検出し、フレーム同期
完了後に受信したフレームデータより、多重化されてい
る複数のデータ種別および伝送速度に応じたビット位置
から順次データを取り出し、その取り出したデータを対
応するデータ入力装置に出力する多重化データ分離方法
において、 複数のデータのデータ種別と伝送速度の全ての組合せに
対応して、フレームデータに配置されるビット位置を検
出してデータを抽出するためのビットパターンデータか
らなるタイミングデータを記憶したタイミングデータ記
憶手段を備え、 音声データ以外のデータについては、多重化するデータ
のデータ種別と伝送速度に応じたタイミングデータをフ
レーム単位に上記タイミングデータ記憶手段より取り出
し、そのタイミングデータにより指定されるビット位置
以外のフレームデータの転送クロックをマスクして上記
データ発生源または上記データ入力装置に供給するクロ
ックを発生し、 音声データについては、伝送速度に応じたタイミングデ
ータをフレーム単位に上記タイミングデータ記憶手段よ
り取り出し、そのタイミングデータに基づいてフレーム
データにおけるデータビット位置を判定して抽出するこ
とを特徴とする多重化データ分離方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02266682A JP3092850B2 (ja) | 1990-10-05 | 1990-10-05 | 多重化データ分離方法 |
| US07/767,379 US5228033A (en) | 1990-10-05 | 1991-09-30 | Data multiplexing and separation method |
| DE4133031A DE4133031C2 (de) | 1990-10-05 | 1991-10-04 | Daten-Multiplex- und Trennverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02266682A JP3092850B2 (ja) | 1990-10-05 | 1990-10-05 | 多重化データ分離方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144438A JPH04144438A (ja) | 1992-05-18 |
| JP3092850B2 true JP3092850B2 (ja) | 2000-09-25 |
Family
ID=17434232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02266682A Expired - Fee Related JP3092850B2 (ja) | 1990-10-05 | 1990-10-05 | 多重化データ分離方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5228033A (ja) |
| JP (1) | JP3092850B2 (ja) |
| DE (1) | DE4133031C2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566301A (en) * | 1992-02-11 | 1996-10-15 | Futuretel, Inc. | ISDN audiovisual teleservices interface subsystem |
| JP3002348B2 (ja) * | 1992-11-30 | 2000-01-24 | シャープ株式会社 | 画像通信システム |
| US5461619A (en) * | 1993-07-06 | 1995-10-24 | Zenith Electronics Corp. | System for multiplexed transmission of compressed video and auxiliary data |
| FR2709626B1 (fr) * | 1993-09-03 | 1995-10-13 | Alcatel Mobile Comm France | Transmission de messages au moyen d'une trame de longueur variable. |
| FR2709900B1 (fr) * | 1993-09-06 | 1995-10-13 | Alcatel Mobile Comm France | Substitution des bits de synchronisation dans une trame de transmission. |
| US5506866A (en) * | 1993-11-15 | 1996-04-09 | At&T Corp. | Side-channel communications in simultaneous voice and data transmission |
| JPH07284077A (ja) * | 1994-04-06 | 1995-10-27 | Matsushita Electric Ind Co Ltd | 電子会議端末 |
| DE19535123A1 (de) * | 1995-09-21 | 1997-03-27 | Siemens Ag | Verfahren zur Steuerung der Übertragung von digitalen Nachrichtensignalen über ein Zeitmultiplex-Übertragungsmedium |
| JP3156611B2 (ja) * | 1996-11-22 | 2001-04-16 | 日本電気株式会社 | データ多重分離装置 |
| JP4000895B2 (ja) * | 2002-04-23 | 2007-10-31 | 日本電気株式会社 | リアルタイム通信のためのビットレート制御方法および装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2296973A1 (fr) * | 1974-12-31 | 1976-07-30 | Telecommunications Sa | Systeme de transmission numerique permettant le transfert de voies composantes entre voies multiplexees |
| SE381394B (sv) * | 1975-02-14 | 1975-12-01 | Ellemtel Utvecklings Ab | Sett och anordning for adressering av en kopplingsminne i en formedlingsstation for synkrona datasignaler |
| US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
| JPH0624341B2 (ja) * | 1986-12-18 | 1994-03-30 | 三菱電機株式会社 | マルチメディアデータ伝送方式 |
| FR2625054B1 (fr) * | 1987-12-18 | 1990-05-04 | Trt Telecom Radio Electr | Dispositif de transformation de paquets de donnees en un multiplex regulier pour systeme de transmission utilisant le principe d'a.m.r.t. |
| US4939723A (en) * | 1989-06-07 | 1990-07-03 | Ford Aerospace Corporation | Bit-channel multiplexer/demultiplexer |
-
1990
- 1990-10-05 JP JP02266682A patent/JP3092850B2/ja not_active Expired - Fee Related
-
1991
- 1991-09-30 US US07/767,379 patent/US5228033A/en not_active Expired - Fee Related
- 1991-10-04 DE DE4133031A patent/DE4133031C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4133031A1 (de) | 1992-04-16 |
| DE4133031C2 (de) | 1994-06-01 |
| JPH04144438A (ja) | 1992-05-18 |
| US5228033A (en) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092850B2 (ja) | 多重化データ分離方法 | |
| US4494231A (en) | Time division switching system for circuit mode and packet mode channels | |
| JPH0624341B2 (ja) | マルチメディアデータ伝送方式 | |
| JPH02291745A (ja) | フォーマット・コンバータ | |
| US5333132A (en) | Connecting apparatus for plural channel digital communication network | |
| US4472811A (en) | Subscribers loop synchronization | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| JPH0897929A (ja) | 通信端末装置 | |
| US5790557A (en) | Apparatus for implementing the function of a virtual container-11 and a tributary unit group-2 in a synchronous digital hierarchy | |
| USRE35104E (en) | Subrate multi-media data transmission system | |
| JP3169350B2 (ja) | パケット伝送システムおよびパケット伝送方法 | |
| JPH0787084A (ja) | Ｉｓｄｎデータ通信端末装置 | |
| JP3078183B2 (ja) | データ受信装置 | |
| JP2956795B2 (ja) | ディジタル加入者線伝送端局装置のクロック同期方法 | |
| JP3158758B2 (ja) | 端末アダプタ装置とデータ伝送方法 | |
| JP3706861B2 (ja) | 通信装置およびその通信方法 | |
| KR100237456B1 (ko) | 다중화를 위한 프레임 구조 | |
| JPH088556B2 (ja) | 時分割多重化装置 | |
| JP3492006B2 (ja) | 通信装置およびその通信方法 | |
| JP2839832B2 (ja) | ディジタルデータ通信システム | |
| JP2788499B2 (ja) | 非電話信号中継方法 | |
| JP2502712B2 (ja) | デ―タ伝送装置 | |
| JP3115067B2 (ja) | シグナリングデータ伝送方式 | |
| JPS6338909B2 (ja) | ||
| JPS6238047A (ja) | 多重化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |