DE69433770T2

DE69433770T2 - Verfahren und Vorrichtung zur Korrektur der Rahmenphase in einem System mit Teilnehmeranschlussleitung mit Träger

Info

Publication number: DE69433770T2
Application number: DE69433770T
Authority: DE
Inventors: Hiroyuki Kawasaki-shi Asano
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-09-08
Filing date: 1994-01-31
Publication date: 2005-04-28
Anticipated expiration: 2014-02-01
Also published as: DE69433770D1; EP0642238A3; EP0642238B1; EP0642238A2; JPH0779209A; US5528609A

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Einrichtung zum Korrigieren der Phase von gesendeten Datenrahmen und insbesondere ein Verfahren und eine Einrichtung zum Korrigieren der Phase von über ankommende Leitungen in Teilnehmermultiplexsystemen übertragenen Rahmen/Mehrfachrahmen.
Teilnehmermultiplexsysteme sind verwendet worden zum ökonomischen Anpassen von Teilnehmern an geographisch ferne Orte von Vermittlungsämtern mit hoher Übertragungsqualität und auch zum Verringern des Problems der immer zunehmenden Zahl von Telefonkabeln in städtischen Gebieten. In konventionellen Teilnehmermultiplexsystemen wird eine Vielzahl von Teilnehmerleitungen multiplexiert als PCM-Daten mit einer Rahmen/Mehrfachrahmenstruktur an einer fernen Endstelle (RT vom englischsprachigen Ausdruck "Remote Terminal"), und die derart multiplexierten PCM-Daten werden dann über eine Faseroptik oder ein anderes Übertragungsmedium zu einer Fernsprechvermittlungsstelle (COT vom englischsprachigen Ausdruck "Central Office Terminal") übertragen, wo die Daten demultiplext werden in einer Vielzahl von Teilnehmerleitungen zum Verbinden zur Vermittlungsausrüstung. Zudem ist in jüngsten Jahren höchstwertiges Multiplexen zur Anwendung gekommen, wobei eine Vielzahl von multiplexierten Daten, statt einem Demultiplexing unterzogen zu werden bei einem COT, ferner multiplexiert werden in ein hochpegel-multiplexiertes Signal zum direkten Verbinden mit einem Vermittlungsnetz, wie zum Beispiel SONET. Um dies zu erreichen ist ein Multiplexer zum Wiedermultiplexieren einer Vielzahl multiplexierter Daten vorgesehen mit einem Zeitlagenwechsler (TSI vom englischsprachigen Ausdruck "Time Slot Interchanger") zum Wechseln von Zeitschlitzen zum Erzielen einer dynamischen Neuanordnung auf einer Benutzer-zu-Benutzer-Basis. Der TSI ist vorgesehen zum Unterbringen einer größeren Zahl von Teilnehmerleitungen als der Anzahl von Kanälen in einem multiplexierten Übertragungspfad. Zum Unterstützen des Wechselns von Zeitlagen bzw. Zeitschlitzen in dem TSI müssen die Phasen von Rahmen/Mehrfachrahmen von den über unterschiedliche Sendepfade von unterschiedlichen RTs übertragenen PCM-Daten korrigiert werden zum Erreichen von Synchronisation. Im Stand der Technik wird diese Phasenkorrektur durchgeführt durch Speichern der Daten im Speicher an dem Empfangsende. Dies erfordert das Vorsehen eines Speichers zum Speichern der Daten und darüber hinaus werden Übertragungsverzögerungen verursacht aufgrund von temporärem Speicher der Daten.
Wenn die Unterschiede zwischen Übertragungsverzögerungszeiten von den unterschiedlichen RTs innerhalb einer Rahmenperiode liegen, wird die Phasenkorrektur nur für den Rahmen erforderlich, aber keine Phasenkorrektur wird erforderlich für den Mehrfachrahmen. In diesem Fall wird ein Speicher, der einen Datenrahmen speichern kann, für den Zweck ausreichend sein und die Übertragungsverzögerung kann innerhalb einer Rahmenperiode gehalten werden. Andererseits, wenn die Unterschiede zwischen Sendeverzögerungszeiten von den unterschiedlichen RTs größer sind als eine Rahmenperiode, muss die Phasenkorrektur nicht nur für den Rahmen, sondern für den Mehrfachrahmen ausgeführt werden, der üblicherweise aus 12 Rahmen besteht. In einem solchen Fall wird die erforderliche Speicherkapazität viel größer sein und signifikante Übertragungsverzögerungen werden resultieren. Zudem wird, um ein einziges faseroptisches Kabel zu verwenden zum Tragen sowohl der kommenden, als auch der gehenden Leitungen, das Anpassen eines Zeitkompressionsmultiplexsystems (TCM-Systems) in Erwägung gezogen. Wenn das TCM-System angenommen wird, wird Phasenkorrektur für den Mehrfachrahmen von grundlegender Wichtigkeit.
In US-A-3 980 835 wird die Oszillatorfrequenz an einem empfangenen Ende gesteuert basierend auf Voreilungs- (A- vom englischsprachigen Ausdruck "Advance"), Nacheilungs- (R- vom englischsprachigen Ausdruck "Retard") und Außergrenz- (OL-vom englischsprachigen Ausdruck "Out-of-Limits") Signalen von dem sendenden Ende gesteuert und A-, R- und OL-Signale werden am empfangenden Ende erstellt.
In US-A-5 140 616 wird an einem Sendeende in einem lokalen Phasendifferenzanzeiger, der ein Phasenverhältnis zwischen einem ersten Datenadapter und einem ersten Synchron-Master bzw. Synchrontaktgeber anzeigt, zu einem zweiten (fernen) Datenadapter an einem fernen Ende gesendet, wo ein Baud-Taktgenerator den Phasendifferenzanzeiger verwendet zum Erzeugen eines Baud-Taktes, welcher verwendet wird zum Übertragen von Daten von dem zweiten Datenadapter zu einem zweiten Synchrontaktgeber. Entsprechend wird die Phasendifferenz von dem sendenden Ende zu dem empfangenden Ende übertragen und wird am empfangenden Ende verwendet.
Letztendlich wird Bezug genommen auf GB-A-1 577 332, in welcher die Taktfrequenz eines Empfangsendes einer Vermittlungsstelle gesteuert wird basierend auf ankommenden A-R-Z-Signalen ("Advance" bzw. Voreilung, "Retard" bzw. Nacheilung und "Do-Nothing" bzw. Nichtstun-Signale), die von einer Vermittlungsstelle gesendet worden sind, an einem Sendeende und den lokalen A-R-Z-Signalen.
Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren und eine Einrichtung bereitzustellen zur Phasenkorrektur in Teilnehmermultiplexsystemen, wodurch Phasenkorrektur ausgeführt werden kann für Rahmen und Mehrfachrahmen beruhend auf Speicher speichern.
In Übereinstimmung mit der vorliegenden Erfindung gemäß einem Aspekt ist ein Rahmenphasenkorrekturverfahren bereitgestellt mit den Merkmalen des Anspruchs 1.
In Übereinstimmung mit der vorliegenden Erfindung gemäß einem anderen Aspekt ist eine Rahmenphasenkorrektureinrichtung bereitgestellt mit den Merkmalen des Anspruchs 6.
Die Erfindung wird besser verstanden unter beispielhafter Bezugnahme auf die beiliegenden Zeichnungen, in welchen zeigt:
1 ein Blockdiagramm des Grundaufbaus eines Teilnehmermultiplexsystems, in welchem eine Ausführungsform der vorliegenden Erfindung enthalten ist;
2 ein Blockdiagramm des Aufbaus einer Kanalschnittstelle niedriger Ordnung;
3 ein Blockdiagramm des Aufbaus eines Multiplexers;
4 ein Diagramm der Zeitabstimmung bzw. des Timings für verschiedene Signale in Übereinstimmung mit einer Rahmenstruktur;
5 ein Diagramm des Timings für verschieden Signale in Übereinstimmung mit einer Mehrfachrahmenstruktur;
6 ein Schaltungsblockdiagramm eines Aufbaubeispiels eines Rahmen- oder Mehrfachrahmenphasendifferenzdetektors;
7 ein Schaltungsblockdiagramm eines Aufbaubeispiels eines Rahmen- oder Mehrfachrahmen-Timing-Generators; und
8 und 9 Ablaufdiagramme für Steuerungen bzw. Kontroller.
1 ist ein Diagramm zum Zeigen des Grundaufbaus eines Teilnehmermultiplexsystems, in welchem eine Ausführungsform der vorliegenden Erfindung enthalten ist; der Gesamtaufbau des Systems ist hier in vereinfachter Form dargestellt. In der Figur kennzeichnet Ziffer 1 eine Teilnehmerschnittstelle (CH), die jedem Teilnehmer bereitgestellt wird und über welche ein Analogsignal von der Teilnehmerseite (Telefon) umgewandelt wird in ein PCM-Signal zur Übertragung über einen jeweiligen individuellen Kanal und umgekehrt. Eine Kanalschnittstelle niedriger Ordnung (CH inf) 2 ist bereitgestellt, über welche PCM-Signale von den individuellen Kanälen multiplexiert werden in oder demultimplexiert werden von einem Mehrfachrahmensignal. Leitungsabschlüsse (LT) 3 und 4 führen jeweils eine Umsetzung zwischen einem multiplexierten Signal und einem übertragenen Signal aus oder zur Übertragung über einen optischen oder metallischen Übertragungspfad 5. Ein Multiplexer wandelt die multiplexierten Signale in höherpegel-multiplexierte Signale um zum Verbinden an ein Vermittlungsnetz und umgekehrt.
2 ist ein Diagramm zum Zeigen des Aufbaus einer Kanalschnittstelle niedriger Ordnung in Übereinstimmung mit einer Ausführungsform der Erfindung. Dieselben Teile wie jene in 1 gezeigten sind durch dieselben Ziffern gekennzeichnet. In der Kanalschnittstelle niedriger Ordnung 2 ist die Ziffer 11 ein Codec, welches aus einem Digital/Analog-Umsetzer (D/A-Umsetzer) 12 besteht zum Umsetzen von PCM-Signalen in Analogsignale, und einem Analog/Digital-Umsetzer (A/D-Umsetzer) 13 zum Umsetzen von Analogsignalen in PCM-Signale.
Ein Kanalschnittstellenumsetzer (CH-inf) 14 für gehende Leitungen trennt von dem LT 3 übertragene mehrfachrahmenstrukturierte Daten (VFR) in PCM-Signale für individuelle Kanäle unter Verwendung eines Taktes (MCKR), eines Rahmen-Timing- bzw. Zeitgeberimpulses (FPR) und eines Mehrfachrahmen-Timing-Impulses (ABR) und überträgt Daten (VFR') zu den jeweiligen D/A-Umsetzereinheiten 12 gemeinsam mit einem Takt (MCKR'), einem Rahmen-Timing-Impuls (FPR') und einem Mehrfachrahmen-Timing-Impuls (ABR').
Ein Kanalschnittstellenumsetzer (CH-inf) 15 für kommende Leitungen führt dem A/D-Umsetzer 13 für jeden Kanal ansprechend auf einen auf dem LT 3 zugeführten Takt (MCKS) einen Takt (MCKS') zu und multiplexiert Daten (VFS'), d.h. von dem A/D-Umsetzer 13 zugeführte PCM-Signale synchron mit dem Takt (MCK') in rahmen-/mehrfachrahmen-strukturierte Daten (VF'S), welche zu dem LT 3 übertragen werden.
Ein Rahmen-Timing-Generator (FP-GEN) 16 führt Phasenkorrektur an Rahmen-Timing-Impulsen (FPR) aus, die von dem LT 3 zugeführt wurden unter Verwendung von Rahmen-Timing-Phasendifferenzinformation, die von einem Kontroller 18 zugeführt worden ist und produziert Ausgangsgrößen, von denen eine dem LT 3 zugeführt wird als Rahmen-Timing-Impuls (FPS), und die andere dem A/D-Umsetzer 13 als Rahmen-Timing-Impuls (FPS') zugeführt wird für jeden Kanal.
Ein Mehrfachrahmen-Timing-Generator (AB-GEN) 17 führt Phasenkorrektur an dem von dem LT 3 zugeführten Mehrfachrahmen-Timing-Impuls (ABR) aus unter Verwendung von Rahmen-Timing-Phasendifferenzinformation, die von dem Kontroller 18 zugeführt worden ist, und produziert Ausgangsgrößen, von denen eine dem LT 3 zugeführt wird als ein Mehrfachrahmen-Timing-Impuls (ABS), und die andere dem A/D-Umsetzer 13 als Mehrfachrahmen-Timing-Impuls (ABS') zugeführt wird für jeden Kanal.
Der Kontroller 18 führt die Rahmen-Timing-Differenzinformation zu dem FP-GEN 16 und die Mehrfachrahmenphasendifferenzinformation zu dem AB-GEN 17 in Übereinstimmung mit von dem Multiplexer 6 zugeführter Rahmen-/Mehrfachrahmen-Timing-Phasendifferenzinformation (3).
3 ist ein Diagramm zum Zeigen des Aufbaus eines Multiplexers, wie er in einer Ausführungsform der Erfindung verwendet wird, wobei dieselben Teile, wie jene in 1 gezeigten, durch dieselben Ziffern gekennzeichnet sind. Der Multiplexer 6 besteht aus einer Demultiplexereinheit (DMUX) 21 zum Demultiplexen eines hochpegel-multiplexierten Signals, und einer Multiplexiereinheit (MUX) 22 zum Multiplexieren von niederpegel-multiplexierten Signalen in ein hochpegel-multiplexiertes Signal. Der DMUX 21 demultiplext die höherpegel-multiplexierten Signale und verteilt jeweilige demultiplexte Mehrfachrahmendaten (VFR) an den LT 4 gemeinsam mit einem Takt (MCKR), einem Rahmen-Timing-Impuls (FPR) und einem Mehrfachrahmen-Timing-Impuls (ABR).
Der MUX 22 sendet einen Takt (MCKS) an den LT 4 und multiplexiert Daten (VFS) von dem LT 4 in ein hochpegel-multiplexiertes Signal zur Übertragung zu Ausrüstung höherer Ordnung.
Ein Rahmenphasendifferenzdetektor (FP-DET) 23 vergleicht einen von dem MUX 22 zugeführten Rahmen-Timing-Impuls (FPS) mit einem von dem LT 4 zugeführten Rahmen-Timing-Impuls (FPS) und produziert Rahmen-Timing-Phasendifferenzinformation. Ein Mehrfachrahmenphasendifferenzdetektor (AB-DET) 24 vergleicht einen von dem MUX 22 zugeführten Mehrfachrahmen-Timing-Impuls (MABS) mit einem von dem LT 4 zugeführten Mehrfachrahmen-Timing-Impuls (ABS), und produziert Mehrfachrahmen-Timing-Phasendifferenzinformation.
Ein Kontroller 25 übermittelt die Rahmen-Timing-Phasendifferenzinformation von dem FP-DET 23 und die Mehrfachrahmen-Timing-Phasendifferenzinformation von dem Ab-DET 24 zu dem Kontroller 18 (2) und der Kanalschnittstelle niedriger Ordnung 2.
Demnach werden die zwischen dem MUX 22 und dem LT 4 auftretende Rahmenphasendifferenz und Mehrfachrahmenphasendifferenz in dem Multiplexer 6 erfasst, und die erfasste Information wird zu der Kanalschnittstelle niedriger Ordnung 2 übermittelt, wo, basierend auf dieser Information, die Phasendifferenz der Rahmen-Timing- und Mehrfachrahmen-Timing-Impulse zwischen dem A/D-Umsetzer 13 und dem LT 3 korrigiert werden, Differenzen in Verzögerungszeit zwischen LT 3 und LT 4 kompensierend, und demnach die Phasendifferenzen der Rahmen- und Mehrfachrahmensignale jeweils auf Null reduzierend.
4 zeigt das Timing der verschiedenen Signale in Übereinstimmung mit der Rahmenstruktur. In dem gezeigten Beispiel besteht ein Rahmen aus 24 Zeitschlitzen (TS), aber dies ist nur erläuternd und nicht einschränkend zu verstehen. In der Figur gibt der VFS-R rahmenstrukturierte Daten für kommende und gehende Leitungen an. TS1 bis TS24 sind Zeitschlitze, jeder Zeitschlitz besteht aus 8-Bit-Daten b1 bis b8 und ein 1-Bit-Rahmen-Bit (F) wird am Anfang des Rahmens hinzugefügt, so dass jeder Rahmen aus einer Gesamtzahl von 193 Bit besteht (in 125μs).
FPS/R ist ein Rahmen-Timing-Impuls für kommende und gehende Leitungen, MFPS ist ein Rahmen-Timing-Impuls, der von dem Multiplexer 6 ausgeht und MCKS/R ist ein Taktsignal für kommende und gehende Leitungen.
5 zeigt das Timing der verschiedenen Signale in Übereinstimmung mit der Mehrfachrahmenstruktur. In dem gezeigten Beispiel besteht ein Mehrfachrahmen aus 12 Rahmen, aber dies ist nur erläuternd und nicht einschränkend zu verstehen.
In der Figur zeigt VFS/R mehrfachrahmenstrukturierte Daten für kommende und gehende Leitungen an. FS1 bis FS12 sind Rahmen, die jeweils dem in 4 gezeigten 193-Bit-Rahmen entsprechen.
ABS ist ein Mehrfachrahmen-Timing-Impuls für kommende Leitungen, MABS ist ein Mehrfachrahmen-Timing-Impuls, der von dem Multiplexer 6 ausgegeben wird, ABR ist ein Mehrfachrahmen-Timing-Impuls für gehende Leitungen, FPS/R ist ein Rahmen-Timing-Impuls für kommende und gehende Leitungen und MCKS/R ist ein Taktsignal für kommende und gehende Leitungen.
6 ist ein Schaltungsblockdiagramm zum Zeigen eines Aufbaubeispiels des Rahmenphasendifferenzdetektors (oder Mehrfachrahmenphasendifferenzdetektors). Diese Detektoren können leicht implementiert werden unter Verwendung relativ einfacher logischer Schaltkreise. In der Figur sind die dem Mehrfachrahmenphasendifferenzdetektor 24 zugeordneten Signale in eckigen Klammern gezeigt, gemeinsam mit den entsprechenden Signalen, die dem Rahmenphasendifferenzdetektor 23 zugeordnet sind.
In dem Rahmenphasendifferenzdetektor 23 oder dem Mehrfachrahmenphasendifferenzdetektor 24 gibt die Ziffer 31 einen Zähler an, der die Anzahl von Taktimpulsen (MCKS) oder Rahmen-Timing-Impulsen (MFPS) zählt, beginnend von der Impulsposition des Rahmen-Timing-Impulses (MFPS) oder Mehrfachrahmen-Timing-Impulses (MABS), der beim Start einer Signaleingabe (STR) von dem MUX 22 angelegt wird und endend bei der Impulsposition des Rahmen-Timing-Impulses (FPS) oder des Mehrfachrahmen-Timing-Impulses (ABS), der von dem LT 4 bei einer Stoppsignaleingabe (STP) angelegt wird. Der resultierende Zählerwert wird vor dem Übertragen zum Kontroller 25 in einem Zählerwert-Halte-Latch 23 gelatcht bzw. zwischengespeichert. Verzögerungsschaltungen 33 und 34 sind vorgesehen, welche den Rahmen-Timing-Impuls (FPS) oder Mehrfachrahmen-Timing-Impuls (MFPS) in Übereinstimmung mit dem Takt (MCKS) oder Rahmen-Timing-Impuls (MFPS) verzögern, und welche jeweils ein Latch-Timing-Signal für das Zählerwert-Halte-Latch 32 erzeugen und ein Rückstellsignal für den Zähler 31.
In dem in 6 gezeigten Beispiel wird der Zähler 31 durch das Anwenden von MFPS und MABS gestartet und durch das Anwenden von FPS oder ABS angehalten, woraufhin der Zählerwert ausgelesen wird. Es ist jedoch einzusehen, dass der Zählerwert auch ausgelesen werden kann beim Starten des Zählers auf FPS oder ABS hin und er gestoppt werden kann auf MFPS oder MABS hin.
7 ist ein Schaltungsblockdiagramm zum Zeigen eines Aufbaubeispiels des Rahmen-Timing-Generators (Mehrfachrahmen-Timing-Generators). Diese Generatoren können auch leicht implementiert werden unter Verwendung relativ einfacher Logikschaltkreise. In der Figur sind dem Mehrfachrahmen-Timing-Generator 17 zugeordnete Signale in eckigen Klammern gemeinsam mit den entsprechenden Signalen dargestellt, die dem Rahmen-Timing-Generator 16 zugeordnet sind.
In dem Rahmen-Timing-Generator 16 oder dem Mehrfachrahmen-Timing-Generator 17 kennzeichnet die Ziffer 41 einen Datenpuffer, wo Phasenkorrekturdaten von dem Kontroller 18 gespeichert sind. Ein Zähler 42 wird von dem Rahmen-Timing-Impuls (FPR) oder dem Mehrfachrahmen-Timing-Impuls (ABR), der von dem LT 3 angelegt wird, rückgesetzt und zählt die Anzahl von Taktimpulsen (MCKR) oder Rahmen-Timing-Impulsen (FPR) von einer Periode gleich den Phasenkorrekturdaten, die in dem Datenpuffer 41 eingeschrieben sind. Wenn das Zählen abgeschlossen ist, wird von einem Überlaufsignalausgang (CO) ein Signal ausgegeben, wodurch ein FPS- [ABS]-Timing-Generator 44 angetrieben wird zum Generieren von Rahmen-Timing-Impulsen (FPS, FPS') oder Mehrfachrahmen-Timing-Impulsen (ABS, ABS').
Ein Verzögerungsschaltung 43 verzögert FPR oder ABR und führt die resultierende Ausgangsgröße dem Datenpuffer 41 als Ladesignal zu, durch welches die Phasenkorrekturdaten in den Datenpuffer 41 unmittelbar nach dem Zurückstellen des Zählers 42 eingeschrieben werden. Auf das Abschließen des Zählers durch den Zähler 42 hin, erzeugt der FPS- [ABS]-Timing-Generator 44 die Rahmen-Timing-Impulse (FPS, FPS') oder die Mehrfachrahmen-Timing-Impulse (ABS, ABS').
8 und 9 sind Ablaufdiagramme zum Erläutern der Betriebsabläufe des Controllers: 8 für den Kontroller 25 und 9 für den Kontroller 18. Es wird Bezug genommen auf 8, wenn der Leitungsabschluss (LT) synchron ist und kein Alarm ausgegeben wird, liest der Kontroller 25 die Rahmenphasendifferenzdaten und Mehrfachrahmendifferenzdaten von dem Rahmenphasendifferenzdetektor 23 und dem Mehrfachrahmendifferenzdetektor 24 jeweils aus und übermittelt die Phasendifferenzdaten zu dem Kontroller 18, wenn die Rahmenphasendifferenz oder Mehrfachrahmenphasendifferenz nicht null ist. Dann, nach Abwarten einer vorgeschriebenen Zeit, kehrt der Ablauf zurück zum Anfang des Steuerprozesses. Die vorgeschriebene Wartezeit wird eingefügt zum Durchführen der Steuerung in intermittierender Weise.
Es wird Bezug genommen auf 9, wenn die Phasendifferenzdaten von dem Kontroller 25 empfangen werden, schreibt der Kontroller 18 die Rahmenphasendifferenzdaten in den Rahmen-Timing-Generator 16 und die Mehrfachrahmenphasendifferenzdaten in den Mehrfachrahmen-Timing-Generator 17.
In dieser Ausführungsform wird die Verarbeitung in den Kontrollern 18 und 25 in Software implementiert, aber da die Verarbeitung relativ einfach ist, kann sie auch leicht in Hardware unter Verwendung in Logikschaltkreisen implementiert werden.
Eine Kommunikation zwischen den Kontrollern 18 und 25 wird beispielsweise erreicht unter Verwendung von den zwischen dem LT 3 und LT 4 übermittelten Daten hinzugefügten Zusatz-Bits.

Claims

Rahmenphasenkorrekturverfahren zur Korrektur der Phase von Datenrahmen an einem empfangenden Ende für die zu dem empfangenden Ende von einem sendenden Ende gesendeten Daten, die Schritte umfassend: a) Erfassen einer Phasendifferenz (23) zwischen der Phase (FPS) empfangener Rahmen (FPS) und einer Referenzphase (MFPS) am empfangenden Ende (6); und b) Senden der erfassten Rahmenphasendifferenz zu der Sendeseite (2); gekennzeichnet durch c) Steuern (16, 18) der Phase von am sendenden Ende (2) gebildeten Rahmen in Übereinstimmung mit der Rahmenphasendifferenz, die von dem empfangenden Ende (6) zugeführt worden ist, wodurch Phasenkorrektur vorgenommen wird, ohne sich auf Speicherspeichern zu verlassen.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine vorgeschriebene Zahl aufeinanderfolgender Rahmen in einer Gruppe zusammengefasst sind zum Bilden eines Mehrfachrahmens (F1–F12) und ferner die Schritte umfassend: d) Erfassen einer Phasendifferenz (24) zwischen der Phase empfangener Mehrfachrahmen (ABS) und einer Referenzphase (MABS) am empfangenden Ende; e) Senden der erfassten Mehrfachrahmenphasendifferenz zu dem sendenden Ende (2); und f) Steuern (17, 18) der Phase von am sendenden Ende (2) gebildeten Mehrfachrahmen auf der Basis der Mehrfachrahmenphasendifferenz.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Rahmenphase (FPS) und die Mehrfachrahmenphase (ABS) jeweils die Phasen der Rahmen und Mehrfachrahmen aus kommenden Leitungen in einem Teilnehmerschleifenträgersystem repräsentieren.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt a) die Unterschritte einschließt: Starten eines ersten Zählers (31) durch eines von die Referenzphase oder die Phase der empfangenen Rahmen repräsentieren Impulsen, und Lesen eines Zählerwertes von dem ersten Zähler (31) ansprechend auf den Empfang des anderen von den die Referenzphase oder die Phase von empfangenen Rahmen repräsentierenden Impulsen, wobei der Zählerwert eine Angabe bereitstellt bezüglich der Phasendifferenz, und dass der Schritt c) die Unterschritte einschließt: Laden des Zählerwertes in einen zweiten Zähler (42) durch den die Referenzphase repräsentierenden Impuls, und Bestimmen der Phase der in Übereinstimmung mit einer Zählendesignalausgangsgröße von dem zweiten Zähler (42) gebildeten Rahmen.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt d) den Unterschritt einschließt: Starten eines Zählers (31) durch eines von die Referenzphase (MABS) oder die Phase (ABS) der empfangen Mehrfachrahmen repräsentierenden Impulsen, und Lesen eines Zählerwertes von dem Zähler (31) durch den anderen (ABS, MABS) von den die Referenzphase (MABS) oder die Phase (ABS) der empfangenen Mehrfachrahmen repräsentierenden Impulse, wobei der Zählerwert eine Angabe der Phasendifferenz bereitstellt, und dass der Schritt f) die Unterschritte einschließt: Laden des Zählerwertes in einen ferneren Zähler (42) durch den die Referenzphase repräsentierenden Impuls, und Bestimmen der Phase der Mehrfachrahmen (F1–F12), die in Übereinstimmung mit einer von dem ferneren Zähler (42) ausgegebenen Zählendesignals zu bilden ist.
Rahmenphasenkorrektureinrichtung zum Korrigieren der Phasen von Datenrahmen an einem empfangenden Ende für die zu dem empfangenden Ende von einem sendenden Ende gesendeten Daten, umfassend: a) eine Vorrichtung (23) zum Erfassen einer Phasendifferenz zwischen der Phase (FPS) empfangener Rahmen und eine Referenzphase (MFPS) am empfangenden Ende; und b) eine Vorrichtung zum Senden der von der Rahmenphasendifferenzerfassungsvorrichtung (23, 24) erfassten Rahmenphasendifferenz zu dem sendenden Ende (28); gekennzeichnet durch c) eine Vorrichtung (18) zum Steuern der Phase von am sendenden Ende (2) gebildeten Rahmen in Übereinstimmung mit der von dem empfangenden Ende (6) zugeführten Rahmenphasendifferenz, wodurch Phasenkorrektur ausgeführt wird, ohne sich auf Speicherspeichern zu verlassen.
Einrichtung nach Anspruch 6, dadurch gekennzeichnet, dass eine vorgeschriebene Zahl von aufeinanderfolgenden Rahmen (F1–F2) in einer Gruppe zusammengefasst sind zum Bilden eines Mehrfachrahmens, ferner umfassend: eine Vorrichtung (23) zum Erfassen einer Phasendifferenz zwischen der Phase von empfangenen Mehrfachrahmen (ABS) und einer Referenzphase (MABS) am empfangenden Ende; eine Vorrichtung (5) zum Senden der von der Mehrfachrahmenphasenerfassungsvorrichtung (24) erfassten Mehrfachrahmenphasendifferenz zu dem sendenden Ende (2, 3); und eine Vorrichtung (18) zum Steuern der Phase von am sendenden Ende (2, 3) gebildeten Mehrfachrahmen, basierend auf der Mehrfachrahmenphasendifferenz.
Einrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Rahmenphase und die Mehrfachrahmenphase jeweils die Phasen der Rahmen (T1–T24) und Mehrfachrahmen (F1-F19) auf kommenden Leitungen in einem Teilnehmerschleifenträgersystem repräsentieren.
Einrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Rahmenphasendifferenzerfassungsvorrichtung (23, 24) einen ersten Zähler (31) einschließt, der gestartet wird durch eines von die Referenzphase (MFPS, ABS) oder die Phase der empfangenen Rahmen (FPS, ABS) repräsentierenden Impulse und von welchem ein Zählerwert ausgelesen wird durch den anderen von den die Referenzphase oder die Phase der empfangenen Rahmen repräsentierenden Impulse, und dass die Rahmenphasensteuervorrichtung (18) einen zweiten Zähler (42) einschließt, in welchen der Zählwert durch den die Referenzphase (MFPS, ABS) repräsentierenden Impuls geladen wird, und welcher eingerichtet ist, um ein Zählendesignal auszugeben, und eine Rahmenzeitabstimmungsgeneriervorrichtung (44), welche eingerichtet ist zum Ausgeben eines Impulses zum Bestimmen der Phase von zu bildenden Rahmen in Übereinstimmung mit dem Zählendesignal.
Einrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Mehrfachrahmenphasendifferenzerfassungsvorrichtung (24) einen dritten Zähler (31) einschließt, welcher gestartet wird durch eines von den die Referenzphase (MABS) oder die Phase der empfangenen Mehrfachrahmen (ABS) repräsentierenden Impulse, und von welchem ein Zählwert ausgelesen wird durch den anderen von den die Referenzphase oder die Phase der empfangenen Mehrfachrahmen repräsentierenden Impulse, und dass die Mehrfachrahmenphasensteuervorrichtung einen vierten Zähler (42) einschließt (18), in welchen der Zählwert durch den die Referenzphase repräsentierenden Impuls geladen wird und welcher eingerichtet ist zum Ausgeben eines Zählendesignals, und eine Mehrfachrahmenzeitabstimmungsgeneriervorrichtung (44), welche eingerichtet ist zum Ausgeben eines Impulses zum Bestimmen der Phase des zu bildenden Mehrfachrahmens in Übereinstimmung mit dem Zählendesignal.