DE4021515A1 - Verfahren zur herstellung eines wolfram-filmschichtmusters - Google Patents

Verfahren zur herstellung eines wolfram-filmschichtmusters

Info

Publication number
DE4021515A1
DE4021515A1 DE4021515A DE4021515A DE4021515A1 DE 4021515 A1 DE4021515 A1 DE 4021515A1 DE 4021515 A DE4021515 A DE 4021515A DE 4021515 A DE4021515 A DE 4021515A DE 4021515 A1 DE4021515 A1 DE 4021515A1
Authority
DE
Germany
Prior art keywords
tungsten
film layer
polysilicon
oxide film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4021515A
Other languages
English (en)
Inventor
Eui-Song Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4021515A1 publication Critical patent/DE4021515A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleitervorrichtungen, insbesondere auf ein Verfahren zur Herstellung einer gemusterten Filmschicht aus Wolfram (W), die als metallische Schaltungsverbindung dient.
Auf Halbleitersubstraten werden viele Vorrichtungen durch verschiedenartige Herstellungsverfahren erzeugt, wobei metallische Filmschichten dazu benutzt werden, die genannten Vorrichtungen miteinander zu verbinden. Die metallische Schaltungsverbindung wird im Anschluß an die Aufbringung eines dünnen Metallfilmes von durchwegs 1.0-1.5 µm durch Verfahren des Fotomaskierens und des Metallätzens erzeugt.
Derzeit wird Aluminium (Al) mit dem passenden Siliciumgehalt (Si) in großem Umfange als metallisches Material bei Halbleiterherstellungsverfahren verwendet. Wenn Aluminium für die metallische Schaltungsverbindung verwendet wird, wird die Aluminiumfilmschicht jedoch durch Elektromigration ausgedünnt, und im schlimmsten Falle wird die metallische Schaltungsverbindung unterbrochen, wodurch die Halbleitervorrichtungen funktionsunfähig werden.
Da insbesondere die Integrationsdichte der Halbleitervorrichtungen mehr und mehr zunimmt, tritt ein solches Problem immer öfter auf, weil die metallische Verbindungsfilmschicht immer dünner wird.
Um das Dünnerwerden der metallischen Schaltungsverbindungsschichten aufgrund der Elektromigration zu verhindern, wird als metallisches Schaltungsverbindungsmaterial Wolfram (W) verwendet, das einen großen Atomradius und eine große Masse besitzt. Außerdem wird die Operationsgeschwindigkeit der Halbleitervorrichtungen aufgrund des geringen Ohm′schen Widerstandes von Wolfram verbessert und bleibt für lange Zeit zuverlässig. Da aber die konventionellen Verfahren zur Herstellung des Wolfram-Schaltungsverbindungsmusters das in Fig. 1 veranschaulichte Rückätzverfahren verwenden, ist die Oberfläche der Halbleitervorrichtungen rauh, was zu vielen Schwierigkeiten bei den anschließenden Verfahren führt.
Um das erwähnte Verfahren im einzelnen zu untersuchen, wird auf einem Substrat 1 eine erste Isolierschicht 2 erzeugt und dotiert. Als nächstes wird durch chemische Abscheidung aus der Gasphase (CVD) ein zweiter Isolierfilm 3 aufgebracht, wobei das Muster für das Aufbringen von Wolfram 5 durch die Verfahren des Fotomaskierens und Ätzens erzeugt wird. Nachdem zur Verbesserung der Haftkraft des Wolframs ein Haftmaterial 4 auf dem Muster aufgebracht worden ist, wird das Wolfram 5 durch selektive CVD aufgewachsen. Anschließend wird zur Entfernung der in Fig. 1 gestrichelt gekennzeichneten Partie das Rückätzverfahren durchgeführt, wodurch die in Fig. 1 dargestellte Struktur entsteht.
Falls die Wolfram-Schaltungsverbindung durch dieses Verfahren hergestellt wird, werden durch die Stufenbedeckung des Wolframs Fehlstellen 6 erzeugt, wodurch der Isolierfilm 3 während des Rückätzverfahrens sehr rauh wird und Wolframreste 7 auf dem Isolierfilm 3 zurückbleiben. Es tritt also das Problem auf, daß sich wegen der Wolframreste 7 ein Kurzabstandsphänomen zwischen den Wolfram-Schaltungsverbindungsleitungen im Laufe der nachfolgenden Verfahren ergibt.
Die vorliegende Erfindung geht von dieser Sachlage aus und bezieht sich auf ein Verfahren zur Herstellung eines Wolfram-Schaltungsverbindungsmusters, das Fehlstellendefekte in der Wolfram-Schaltungsverbindung beseitigt und auch keine Wolframreste auf der Isolierfilmschicht zurückläßt.
Ein weiteres Ziel besteht in der Schaffung eines Verfahrens zur Herstellung eines Wolfram-Schaltungsverbindungsmusters, das die Oberflächenrauhigkeit einer Isolierschicht nicht beeinträchtigt, die nach der Bildung des Wolframmusters als Schutzschicht aufgebracht werden muß.
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Wolfram-Schaltungsverbindungsmusters geschaffen, das folgende Schritte aufweist: (a) Herstellen einer Polysiliciumfilmschicht über einer ersten Isolierfilmschicht auf einem Halbleitersubstrat, und Eindotieren von Störstellen; (b) Herstellen einer hochdotierten Oxidfilmschicht auf der Polysiliciumfilmschicht und anschließendes Erzeugen eines metallischen Schaltungsverbindungsmusters; (c) selektives Aufwachsen von Wolfram auf einen exponierten Abschnitt der Polysiliciumfilmschicht; (d) Entmetallisieren der hochdotierten Oxidfilmschicht durch Naßätzen, und gleichzeitiges Abätzen von Wolframresten, die auf der Oxidfilmschicht gebildet wurden; und (e) Trockenätzen des Polysiliciums durch Verwendung des auf dem Polysilicium befindlichen Wolframs als Ätzmaske, wobei nur das unter dem Wolfram befindliche Polysilicium stehenbleibt.
Diese und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele im Zusammenhang mit den beigefügten Zeichnungen deutlicher hervor.
Fig. 1 stellt einen Querschnitt durch den konventionellen Wolfram-Schaltungsverbindungsaufbau dar;
Fig. 2 stellt einen Querschnitt durch den gemäß der vorliegenden Erfindung hergestellten Wolfram-Schaltungsverbindungsaufbau dar; und
Fig. 3A-E veranschaulichen die verschiedenen Verfahrensschritte zur Herstellung der Wolfram-Schaltungsverbindung gemäß der vorliegenden Erfindung.
Nachfolgend wird die vorliegende Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben.
Fig. 2 zeigt einen Querschnitt durch den gemäß der vorliegenden Erfindung hergestellten Wolfram-Schaltungsverbindungsaufbau.
Die Polysiliciumfilmschicht 18 wird nach Aufbringen einer ersten Isolierfilmschicht 12 auf einem Halbleitersubstrat 11 erzeugt. Anschließend wird das als Schaltungsverbindungsfilmschicht benutzte Wolfram 15 selektiv auf den Polysiliciumfilm 18 aufgewachsen, und anschließend wird eine zweite Isolierfilmschicht 13 aufgebracht. Die so erzeugten Halbleitervorrichtungen werden elektrisch durch das Wolfram 15 miteinander verbunden. Das Wolfram 15 ist elektrisch mit der Polysilicium-Filmschicht 18 verbunden, während der Polysiliciumfilm 18 durch eine Kontaktzone in der ersten Isolierfilmschicht 12 mit dem Halbleitersubstrat 11 verbunden ist. Im vorliegenden Falle ist die Kontaktzone in der ersten Isolierfilmschicht 12 in den Figuren nicht dargestellt. Schließlich wird die zweite Isolierfilmschicht 13, d. h. der Schutzfilm, aufgebracht. Der in Fig. 5 dargestellte Wolfram-Schaltungsverbindungsaufbau ist das Ergebnis der in Fig. 3 veranschaulichten Prozesse.
Fig. 3A-E zeigen die verschiedenen Schritte des Verfahrens zur Herstellung des Wolfram-Schaltungsverbindungsmusters gemäß der vorliegenden Erfindung.
Durch Wiederholung verschiedener Herstellungsprozesse wird eine große Anzahl von Halbleitervorrichtungen auf dem Halbleitersubstrat 11 hergestellt, wobei das Verfahren zur metallischen Zwischenverbindung dazu dient, die genannten Vorrichtungen miteinander zu verbinden.
Wie in Fig. 3A gezeigt, wird die Isolierfilmschicht 12 auf dem Halbleitersubstrat 11 durch das CVD-Verfahren aufgebracht, während die Polysilicium-Filmschicht 18 von 500 A Dicke in gleicher Weise durch das CVD-Verfahren aufgebracht wird. Anschließend wird Phosphor durch die herkömmliche Methode eindotiert. Weiter gibt es, wenn auch nicht in der ersten Isolierfilmschicht 12 dargestellt, eine Kontaktzone, wo kein Isolierfilm aufgebracht ist. Das Halbleitersubstrat 11 ist also elektrisch über die Kontaktzone mit der dotierten Polysilicium-Filmschicht 18 verbunden.
Gemäß Fig. 3B ist der mit Wolfram zu überdeckende Bereich abgegrenzt. Durch das CVD-Verfahren wurde auf die Polysilicium-Filmschicht 18 eine Oxidfilmschicht hoher Dotierungskonzentration für eine hohe Naßätzrate aufgebracht. Dabei wird Phosphor (P) mit einem Anteil von 8-15% in das Oxid injiziert, oder es wird Arsen (As) zur Steigerung der Ätzrate verwendet. Die hochdotierte Oxidfilmschicht 19 bildet das durch Fotomaskieren und Ätzen erzeugte Muster. Dabei wird im Falle des Dotierens mit Phosphor die Oxidfilmschicht als Phosphorsilikatglas (PSG) gebildet, doch kann sie auch aus Arsensilikatglas (ASG) oder einem aufzentrifugierten Film auf Glas (SOG) bestehen. Im Ätzverfahren wird die hochdotierte Oxidfilmschicht 19 abgeätzt, wobei die exponierte Partie der Polysilicium-Filmschicht 18 die Zone darstellt, wo das Wolfram 15 aufgewachsen wird.
Gemäß Fig. 3C ist das Wolfram abgeschieden. Die Wolframfilmschicht 15 wird durch das selektive CVD-Verfahren auf der Polysilicium-Filmschicht 18 aufgewachsen. Bei 300°C reagieren WF6, H2 und SiH4 miteinander, um die Wolfram-Filmschicht 15 auf der Polysilicium-Filmschicht 18 aufzubringen. Da aber die Zone, auf der das Wolfram selektiv aufgewachsen wird, groß ist, entstehen Wolframreste 20.
Wie aus Fig. 3D hervorgeht, werden die auf der Oxidfilmschicht gebildeten Reste abgelöst. Das Ablösen erfolgt unter Verwendung einer gepufferten Oxidätzlösung (BOE), wobei die Oxidfilmschicht 19 und die Reste 20 auf der Oxidfilmschicht 19 zur gleichen Zeit entfernt werden, so daß nur das Wolfram 15 auf der Polysilicium-Filmschicht 18 verbleibt.
Gemäß Fig. 3E wird die Polysilicium-Filmschicht unter Verwendung des Wolframs als Ätzmaske trocken abgeätzt. Das Trockenätzen erfolgt durch das Verfahren des reaktiven Ionenätzens (RIE), wobei eine Wolfram/Polysilicium-Ätzrate durch Einregeln der Gasströmung, des Druckes, der Zeit und dgl. auf einen Bereich von 1 : 1 bis 1 : 5 geregelt werden kann. Durch Steuerung des Ätzverhältnisses wird also der obere Teil des Wolframs 15 nur geringfügig geätzt, während der Polysiliciumfilm vollständig abgeätzt wird und nur das Polysilicium unterhalb des Wolframs übrigbleibt, wodurch die Bildung des Wolfram-Schaltungsverbindungsmusters beendet ist.
Anschließend werden durch die konventionelle Herstellung des Schutzfilmes die Verfahrensstufen zur Herstellung der metallischen Schaltungsverbindung gemäß Fig. 2 abgeschlossen.
Wie oben erwähnt, wird durch die vorliegende Erfindung ein Wolfram-Schaltungsverbindungsmuster geschaffen, wobei sie die in der Wolfram-Schaltungsverbindungsleitung erzeugten Fehlstellendefekte unabhängig von der Stufenabdeckung des Wolframs beseitigt und keine Wolframreste aufweist, und zwar durch selektives Aufwachsen des Wolframs unter Anwendung der Musterbildung des Oxidfilms und des Ablösens der Oxidfilmschicht. Weiter entfällt die Notwendigkeit des Einsatzes einer Adhäsionsfilmschicht und des Rückätzverfahrens für das Wolfram, so daß die Prozesse vereinfacht werden und die Rauhigkeit des nach der Bildung des Wolframmusters aufgebrachten Schutzfilmes nicht beeinträchtigt ist.
Dementsprechend löst die vorliegende Erfindung die mit der Verwendung von Wolfram als metallisches Schaltungsverbindungsmaterial verbundenen Probleme und verbessert die Operationsgeschwindigkeit der mit Wolframmetall als Schaltungsverbindung ausgestatteten Halbleitervorrichtungen, so daß eine Zuverlässigkeit der Vorrichtung für den Langzeitbetrieb gegeben ist.
Die Erfindung ist in keiner Weise auf das beschriebene Ausführungsbeispiel beschränkt. Verschiedene Abänderungen der offenbarten Ausführungsform liegen ebenso wie andere Ausführungsformen der Erfindung, bei Bezugnahme auf die Beschreibung der Erfindung, im Rahmen des fachmännischen Könnens. Es wird daher davon ausgegangen, daß die beigefügten Patentansprüche alle derartigen Abänderungen oder Ausführungsformen abdecken.

Claims (5)

1. Verfahren zur Herstellung eines Wolfram-Schaltungsverbindungsmusters, das folgende Schritte aufweist:
  • a) Herstellen einer Polysiliciumfilmschicht über einer ersten Isolierfilmschicht auf einem Halbleitersubstrat und Eindotieren von Störstellen;
  • b) Herstellen einer hochdotierten Oxidfilmschicht auf der Polysiliciumfilmschicht und anschließendes Erzeugen eines metallischen Schaltungsverbindungsmusters;
  • c) selektives Aufwachsen von Wolfram auf einen exponierten Abschnitt der Polysiliciumfilmschicht;
  • d) Ablösen der hochdotierten Oxidfilmschicht durch Naßätzen und gleichzeitiges Abätzen von Wolframresten, die auf der Oxidfilmschicht gebildet wurden; und
  • e) Trockenätzen des Polysiliciums durch Verwendung des auf dem Polysilicium befindlichen Wolframs als Ätzmaske, wobei nur das unter dem Wolfram befindliche Polysilicium stehenbleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die in Schritt (b) erzeugte hochdotierte Oxidfilmschicht eine PSG-, ASG- oder SOG-Filmschicht ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Bildung des Schaltungsverbindungsmusters in Schritt (b) die Verfahren der Fotomaskierung und des Ätzens einbezogen werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß H2 als Katalysator verwendet wird, wenn WF und SiH in Schritt (c) bei 300°C miteinander reagieren.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Wolfram und Polysilicium mit einer Ätzrate im Bereich von 1 : 1 bis 1 : 5 in Schritt (e) des Trockenätzens durch Steuern der Gasströmung, des Druckes und der Zeit geätzt werden.
DE4021515A 1990-07-02 1990-07-06 Verfahren zur herstellung eines wolfram-filmschichtmusters Ceased DE4021515A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/547,518 US5077236A (en) 1990-07-02 1990-07-02 Method of making a pattern of tungsten interconnection

Publications (1)

Publication Number Publication Date
DE4021515A1 true DE4021515A1 (de) 1992-01-16

Family

ID=24184964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4021515A Ceased DE4021515A1 (de) 1990-07-02 1990-07-06 Verfahren zur herstellung eines wolfram-filmschichtmusters

Country Status (4)

Country Link
US (1) US5077236A (de)
DE (1) DE4021515A1 (de)
FR (1) FR2664429B1 (de)
GB (1) GB2245759B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478871B1 (de) * 1990-10-01 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
US5429987A (en) * 1993-01-25 1995-07-04 Sharp Microelectronics Technology, Inc. Method for profile control of selective metallization
US6221562B1 (en) 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
US9758367B2 (en) 2015-12-09 2017-09-12 Analog Devices, Inc. Metallizing MEMS devices
DE102017114085B4 (de) 2016-06-28 2023-05-04 Analog Devices, Inc. Selektive leitfähige Beschichtung für MEMS-Sensoren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217614A (ja) * 1986-03-18 1987-09-25 Fujitsu Ltd 半導体装置の製造方法
EP0305143A2 (de) * 1987-08-24 1989-03-01 Fujitsu Limited Verfahren zur selektiven Ausbildung einer Leiterschicht

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548971A (en) * 1977-06-22 1979-01-23 Nec Corp Manufacture of semiconductor device
US4213840A (en) * 1978-11-13 1980-07-22 Avantek, Inc. Low-resistance, fine-line semiconductor device and the method for its manufacture
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
US4362597A (en) * 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
SE453547B (sv) * 1985-03-07 1988-02-08 Stiftelsen Inst Mikrovags Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges
US4585515A (en) * 1985-03-11 1986-04-29 Rca Corporation Formation of conductive lines
US4631806A (en) * 1985-05-22 1986-12-30 Gte Laboratories Incorporated Method of producing integrated circuit structures
US4630357A (en) * 1985-08-02 1986-12-23 Ncr Corporation Method for forming improved contacts between interconnect layers of an integrated circuit
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
JPS62279655A (ja) * 1986-05-28 1987-12-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6344730A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置の製造方法
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
US4847111A (en) * 1988-06-30 1989-07-11 Hughes Aircraft Company Plasma-nitridated self-aligned tungsten system for VLSI interconnections
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
US4908332A (en) * 1989-05-04 1990-03-13 Industrial Technology Research Institute Process for making metal-polysilicon double-layered gate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217614A (ja) * 1986-03-18 1987-09-25 Fujitsu Ltd 半導体装置の製造方法
EP0305143A2 (de) * 1987-08-24 1989-03-01 Fujitsu Limited Verfahren zur selektiven Ausbildung einer Leiterschicht

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
Bollinger, D. et.al: Reactive Ion Etching: Its Basis and Future. In: Solid State Technology, Juni 1984, S. 167-173 *
JP 1-225337 A2. In: Patents Abstracts of Japan E-855, 6.12.1989, Bd. 13, Nr. 544 *
JP 2-103930 A2. In: Patents Abstracts of Japan E-949,6.7.1990, Bd. 14, Nr. 316 *
JP 2-90654 A2. In: Patents Abstracts of Japan E-331, 26.7.1985, Bd. 9, Nr. 181 *
JP 62-217614 A2. In: Patents Abstracts of Japan E-589, 10.3.1988, Bd. 12, Nr. 77 *
Lami, Ph. und Pankan, Y.: Evaluation of .... Applications. In: J. Electrochem. Soc.: Solid-State Science and Technology, April 1988, S. 980-984 *
Saia, R.J. et.al.: Plasma ... Metallizations. In: J. Electrochem. Soc.: Solid-State Science and Technology, April 1988, S. 936-940 *
Sze, S.M. (Hrsg.): VLSI Technology, 1983, Bell Telephone Laboratories, S. 362-367 *

Also Published As

Publication number Publication date
US5077236A (en) 1991-12-31
GB9014878D0 (en) 1990-08-22
GB2245759A (en) 1992-01-08
FR2664429B1 (fr) 1994-02-18
GB2245759B (en) 1995-01-04
FR2664429A1 (fr) 1992-01-10

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE19837395C2 (de) Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
DE3021206A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE69133534T2 (de) Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE19626039A1 (de) Verfahren zum Herstellen einer Metalleitung
DE3543937C2 (de)
DE3634140C2 (de)
DE4021515A1 (de) Verfahren zur herstellung eines wolfram-filmschichtmusters
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
EP1360143B1 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
DE2132099C3 (de) Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
EP1869711A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE2331393A1 (de) Verfahren zum herstellen von torelektroden aus silicium und aluminium bei feldeffekttransistoren
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen
DE4426364B4 (de) Halbleiterbauelement mit einem selbstjustiertangeordneten Kontakt und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/285

8131 Rejection