DE3937504C2 - Verfahren zur Herstellung einer reparierbaren Halbleitereinrichtung und reparierbare Halbleitereinrichtung mit einem Redundanzschaltkreis - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer reparierbaren Halbleitereinrichtung mit einem Halbleitersubstrat, einem integrierten Schaltkreis, der einen Redundanzschaltkreis aufweist und auf dem Halbleitersubstrat gebildet ist, und Schutzschichten zum überziehen der auf dem Halbleitersubstrat gebildeten integrierten Schaltkreise. Des weiteren bezieht sich die Erfindung auf eine reparierbare Halbleitereinrichtung mit einem Redundanzschaltkreis nach dem Oberbegriff des Patentanspruches 6.

Aus der EP 0 162 145 A1 ist ein Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Halbleitersubstrat, einem integrierten Schaltkreis, der einen Redundanzschaltkreis aufweist und auf dem Halbleitersubstrat gebildet ist, und einer Schutzschicht zum Überziehen des auf dem Halbleitersubstrat gebildeten integrierten Schaltkreises bekannt. Dabei wird die Schutzschicht im wesentlichen auf der gesamten Oberfläche des integrierten Schaltkreises gebildet. Selektiv wird die erste Schutzschicht entfernt, so daß eine Öffnung insbesondere über einem Sicherungsbereich gebildet wird. Danach wird eine zweite Schutzschicht auf der ersten Schutzschicht gebildet, so daß der Sicherungsbereich überzogen wird. Bevor die zweite Schutzschicht aufgebracht wird, muß jedoch bei einem derartigen Verfahren die Halbleitereinrichtung getestet werden, so daß bestimmt werden kann, ob die in dem Sicherungsbereich vorgesehene Sicherung durchgebrannt werden muß oder nicht. Bei dem Testen treten die Nachteile auf, daß durch eine Testelektrode Teilchen abgesprent werden, die zu Kurzschlüssen führen können.

Aus IBM TDB Band 23, Nr. 10, März 1981, Seiten 4451-4452 ist eine Halbleiterspeichereinrichtung bekannt, bei der eine Schutzschicht aufgebracht wird, die Halbleiterspeichereinrichtung getestet wird und eine Sicherung durchgebrannt wird, falls ein durch die Sicherung abgegrenzter Teil fehlerhaft ist. Danach wird eine zweite Schutzschicht aufgebracht.

Aus IBM TDB Band 29, Nr. 12, Mai 1987, Seiten 5454-5455 ist ein Verfahren zur Herstellung einer Halbleitereinrichtung bekannt, bei der eine erste Metallschicht während verschiedener Herstellungsschritte durch Überziehen mit einer Polyimidschicht geschützt wird, so daß eventuelle Verfahrensschritte diese Metallschicht nicht beschädigen.

Aus EP 0 122 631 A2 ist eine Halbleitereinrichtung mit einer ersten Schutzschicht, die aus einem CVD-PSG-Film gebildet ist und einer zweiten Schutzschicht, die aus einem organischen Harzfilm gebildet ist, bekannt. Darüberhinaus wird die ganze Einrichtung mit einem sogenannten "Thermosetting"-Harz übergossen, das zum Eingießen des Elementes dient. Auch hier wird eine Verdrahtung während weiterer Verfahrensschritte durch die zweite Schutzschicht geschützt.

Aus IEEE Journal of Solid-State Circuits, Band SC-13, Nr. 3, Juni 1978, Seiten 319-325 ist es bekannt, daß große Sorgfalt beim Testen von Halbleitereinrichtungen nötig ist, da die Testprobe mechanische Probleme aufwerfen kann.

Aus J. Electrochem. Soc.: Solid-State Science and Technology, Band 136, Nr. 10, Oktober 1987, Seiten 2522-2527 ist es bekannt, daß Polyimide besonders gute Schutzeigenschaften für Halbleitereinrichtungen aufweisen, insbesondere wenn sie gehärtet sind.

Ein herkömmliches Verfahren zur Herstellung einer Halbleitereinrichtung, das einen Schritt zum Testen der Schaltkreise umfaßt, wird im folgenden mit Bezugnahme auf einen DRAM (Dynamic Random Access Memory = dynamischer Speicher mit wahlfreiem Zugriff) beschrieben.

Nun wird zuerst die Struktur eines DRAM beschrieben. Die Fig. 3 stellt ein schematisches Diagramm der Struktur einer Speicherzellenmatrix eines herkömmlichen DRAM dar. Gemäß der Fig. 3 ist eine Mehrzahl von Wortleitungen WL, die sich in Zeilenrichtung erstrecken, und eine Mehrzahl von Bitleitungen BL, die sich in Spaltenrichtung erstrecken, so angeordnet, daß sich diese in der Form einer Speicherzellenmatrix kreuzen. Bei jedem Kreuzungspunkt der Wortleitungen WL mit den Bitleitungen BL ist eine Speicherzelle MC gebildet. Es ist eine der Mehrzahl der Wortleitungen WL entsprechende Mehrzahl von Zeilendekodierern 2 gebildet. Jeder Zeilendekodierer 2 ist mit der entsprechenden Wortleitung WL über einen Worttreiber 3 verbunden. Es ist eine Mehrzahl von Spaltendekodierern 4 entsprechend der Mehrzahl der Bitleitungen BL gebildet.

Es ist eine Ersatzwortleitung SWL außerhalb der Mehrzahl der Wort­ leitungen WL gebildet. Bei jeder Kreuzung zwischen der Ersatzwort­ leitung SWL mit den Bitleitungen BL ist eine Ersatzspeicherzelle SMC gebildet. Es ist ein Ersatzdekodierer 5 entsprechend der Ersatzwort­ leitung SWL gebildet. Der Ersatzdekodierer 5 ist mit der Ersatzwort­ leitung SWL über einen Ersatzworttreiber 6 verbunden. Die Ersatz­ wortleitung SWL, der Ersatzdekodierer 5 und der Ersatzworttreiber 6 bilden einen sogenannten Redundanzschaltkreis.

Die Funktion des Redundanzschaltkreises wird im folgenden beschrieben. Mit Bezugnahme auf die Fig. 4 wird ein typischer Test eines Speicherschaltkreises eines DRAM und ein Verfahren zur Reparatur eines defekten Schaltkreises mittels des Redundanzschaltkreises beschrieben. Zuerst wird ein Test des DRAM mit Hilfe eines Prüfgerätes ausgeführt, um ein defektes Bit in der Speicherzellenmatrix 1 zu erfassen. Eine Sicherung der Wortleitung WL1, die das defekte Bit enthält, wird unterbrochen, wodurch die defekte Wortleitung WL1 vom Schaltkreis abgetrennt wird. Danach wird durch Unterbrechen einer Sicherung SFU in Übereinstimmung mit einer vorgeschriebenen Kombination der Schaltkreis so angepaßt, daß die Ersatzleitung SWL nur dann arbeitet, wenn ein Signal zur Auswahl des defekten Bits MC1 als ein externes Adreßsignal eingegeben wird. Durch die Verbindung einer im Redundanzschaltkreis vorhandenen Ersatzleitung mit der ursprünglichen Leitung kann ein DRAM, der einen Defekt aufweist, repariert werden.

Die Struktur des DRAM, der den oben beschriebenen Redundanzschalt­ kreis umfaßt, wird im folgenden beschrieben. Die Fig. 5 zeigt schematisch die Querschnittsstruktur einer Speicherzellenmatrix des DRAM, der den Redundanzschaltkreis enthält. Die Speicherzelle 10 des DRAM umfaßt einen MOS-Transistor 11 und einen Kondensator 12. Der MOS-Transistor 11 umfaßt Source/Drain-Bereiche 14, die in einem Siliziumsubstrat 13 gebildet sind, eine Gateelektrode 16 und einen dazwischen gebildeten dünnen Gateoxidfilm 15. Der Kondensator 12 umfaßt einen Isolierfim 17, der auf der Oberfläche des Silizium­ substrates 13 gebildet ist, und eine obere Elektrode 18, die auf dem Isolierfilm 17 aufgebracht ist. Der MOS-Transistor 11 und der Kondensator 12 sind in einem Bereich gebildet, der von einem auf der Oberfläche des Siliziumsubstrates 13 gebildetem dicken Oxid­ film 34 umgeben ist. Die Oberfläche des MOS-Transistors 11 oder des Kondensators 12 ist mit einem ersten Zwischenschichtisolierfilm 19 bedeckt. Eine interne Leiterbahn 20 ist mit einer Seite des Source/Drain-Bereiches 14 des MOS-Transistors 11 durch ein im ersten Zwischenschichtisolierfilm gebildetes Kontaktloch verbunden. Ein aus Polysilizium gebildeter Sicherungsbereich 21 ist über dem Feldoxidfilm 34 gebildet. Die Form der Sicherung ist in dieser Figur schematisch gezeigt. Ein zweiter Zwischenschicht­ isolierfilm 22 ist auf der Oberfläche des ersten Zwischenschicht­ isolierfilmes 19 gebildet. Eine aus Aluminium gebildete Verdrahtungsschicht 23 ist auf der Oberfläche des zweiten Zwischenschichtisolierfilmes 22 gebildet. Ein Endbereich der Verdrahtungsschicht 23 ist mit einer Anschlußfläche 26 (bonding pad), die aus Aluminium auf der glatten peripheren Oberfläche des Chips gebildet ist, verbunden. Die wesentliche Schaltkreisstruktur einer Halbleitereinrichtung wird durch den Schritt zur Bildung der Verdrahtungsschicht 23 gebildet. Danach wird eine Passivierungsschicht 24 gebildet, um alle Oberflächen der Verdrahtungsschicht 23 vollkommen zu überziehen. Danach wird ein Polyimidfilm 25 eines Polyimidharzes darauf gebildet. Der Polyimidfilm wird als obenliegendste Schutzschicht verwendet, da dieser eine hervorragende α-Strahlen-Widerstands­ fähigkeit und eine hervorragende Wärmewiderstandsfähigkeit aufweist.

Wesentliche Schritte der Herstellung des in Fig. 5 gezeigten herkömmlichen DRAM werden nun mit Bezugnahme auf die Fig. 6A bis 6E beschrieben.

Fig. 6A zeigt den Zustand, bei dem die Verdrahtungsschicht 23 und der Anschlußflächenbereich 26 auf der Oberfläche des zweiten Zwischenschichtisolierfilmes 22 gebildet sind. Bei diesem Schritt liegt die Oberfläche des Anschlußflächenbereiches 26 frei. Der Schaltkreis wird in diesem Zustand getestet. Während des Schaltkreistestes wird eine Testelektrode 27 eines Prüfgerätes auf die Oberfläche des Anschlußflächenbereiches 26 gedrückt, um Defekte des Schaltkreises erfassen zu können. Wenn ein defekter Bereich des Schaltkreises festgestellt wird, wird eine im Redundanzschaltkreis gebildete Sicherung 21 durch Bestrahlung mit einem Laserstrahl 28 oder durch Anlegen eines hohen Stromes durchgeschmolzen. Dadurch kann ein defekter Schaltkreis durch einen guten ersetzt werden. Der Anschlußflächenbereich 26 ist aus Aluminium gebildet, das im Vergleich mit der aus Wolfram oder ähnlichem gebildeten Elektrodenspitze 27 sehr weich ist. Folglich wird das Aluminium leicht erodiert, wenn die Elektrodenspitze 27 stark darauf gepreßt wird, und Teile 29 des erodierten Aluminiums können zum Beispiel auf die obere Oberfläche der Verdrahtungsschicht 23 gelangen. Solche Metallteile 29 können Kurzschlüsse zwischen den Verdrahtungs­ schichten 23 während des Betriebes verursachen.

Danach wird, wie in Fig. 6B gezeigt, ein Passivierungsfilm 24 auf derjenigen Oberfläche gebildet, auf der die Verdrahtungsschicht 23 und ähnliches gebildet sind. Danach wird ein Bereich der Oberfläche des Anschlußflächenbereiches 26 durch Photolithographie und Ätzung unter Verwendung eines widerstandsfähigen Musters 30a, als Maske, geöffnet (Fig. 6C).

Wie in Fig. 6D gezeigt, wird der Polyimidfilm 25 auf der Oberfläche des Anschlußflächenbereiches 26 und auf der Oberfläche des Passivierungsfilmes 24 gebildet.

Danach wird, wie in Fig. 6E gezeigt, eine Photoresist-Schicht 30b aufgebracht, und der Polyimidfilm 25 auf der Oberfläche des Anschlußflächenbereiches 26 wird durch Ätzung entfernt. Im allgemeinen wird der Polyimidfilm 25 durch eine Alkalilösung entfernt. Die Alkalilösung löst jedoch auch die Oberfläche des aus Aluminium gebildeten Anschlußflächen­ bereiches 26 an. Daher wird die Oberfläche der Anschlußfläche 26 nach dem Schritt zum Musteraufprägen des Polyimidfilmes 25 rauh. Die rauhe Oberfläche der Anschlußfläche 26 verursacht eine fehler­ hafte Verbindung beim Bonden.

Wie oben beschrieben, zeigt das herkömmliche Herstellungsverfahren die folgenden Nachteile, nämlich:

• a) Erodieren von Teilen des Anschlußflächenbereiches 26 während des Schaltkreistestes verursacht Kurz­ schlüsse zwischen Verdrahtungsschichten; und
• b) die Oberfläche des Anschlußflächenbereiches 26 wird durch die Alkalilösung beim Schritt zum Musteraufprägen des Polyimid­ filmes 25 rauh.

Die Oberflächen der erodierten und zwischen die Verbindungsschichten gestreuten Metallteile werden natürlicherweise beim Testen des Wafers oxidiert, so daß diese nicht der Grund für die Defekte sind. Bei einem Dauertest, während dessen eine hohe Spannung bei hoher Temperatur angelegt wird, werden die Oberflächen der erodierten Metallteile aktiviert, was zu Defekten führt.

Aufgabe der Erfindung ist es, die Halbleitereinrichtung zu ver­ bessern, so daß diese während des Testens nicht beschädigt wird. Ferner soll ein Verfahren zur Herstellung von Halbleitereinrichtungen geschaffen werden, das fähig ist, Kurzschlüsse zwischen Verbindungsleitungen, die durch den Schaltkreistest auftreten, zu verhindern.

Die Halbleitereinrichtung der Erfindung ist durch die Merkmale des Patentanspruches 6 bestimmt.

Das Herstellungsverfahren einer Halbleiter­ einrichtung gemäß der Erfindung ist durch die Merkmale des Patentanspruches 1 bestimmt.

Die obenliegendste Schutzschicht, der Polyimidfilm, wird auf dem Anschlußflächenbereich, mit der zweiten Schutzschicht dazwischen, gebildet. Der Schritt zur Freilegung der Oberfläche des Anschlußflächenbereiches wird durch die Entfernung der obersten Schutzschicht und der zweiten Schutzschicht unter Verwendung desselben Photoresists ausgeführt. Die zweite Schutzschicht verhindert, daß die Alkalilösung die Oberfläche des Anschlußflächenbereiches aufrauht.

Bevorzugte Ausgestaltungen des Verfahrens sind in den Ansprüchen 2 bis 5 angegeben.

Es folgt die Beschreibung eines Ausführungsbeispiels anhand der Figuren. Es zeigt

Fig. 1 einen Querschnitt der Struktur einer Speicherzelle eines DRAM in Übereinstimmung mit einer Ausführungsform der Erfindung;

Fig. 2A-2F Querschnitte, die in dieser Reihenfolge Prozesse zur Herstellung der Speicherzelle des in Fig. 1 gezeigten DRAMs;

Fig. 3 ein Blockschaltbild, das eine Speicherzellenmatrix mit einem Redundanzschaltkreis und dessen peripheren Bereichen in einem DRAM zeigt;

Fig. 4 ein Prinzip eines Redundanzschaltkreises;

Fig. 5 einen Querschnitt der Struktur einer Speicherzelle eines herkömmlichen DRAM; und

Fig. 6A-6E Querschnitte, die in dieser Reihenfolge Prozesse zur Herstellung der Speicherzelle des in Fig. 5 gezeigten herkömmlichen DRAMs zeigen.

Gemäß der Fig. 1 umfaßt die Speicherzelle 10 des DRAMs einen MOS-Transistor 11 und einen Kondensator 12. Der MOS-Transistor 11 umfaßt Source/Drain-Bereiche 14, die in einen Siliziumsubstrat 13 gebildet sind, eine Gateelektrode 16 und einen dazwischen gebildeten dünnen Gateoxidfilm 15. Der Kondensator 12 umfaßt einen auf der Oberfläche des Siliziumsubstrates 13 gebildeten Isolierfilm 17 und eine obere Elektrode 18, die auf dem Isolierfilm 17 aufgebracht ist. Der MOS-Transistor 11 und der Kondensator 12 sind in einem Bereich gebildet, der von einem auf der Oberfläche des Siliziumsubstrates 13 gebildeten dicken Feldoxidfilm 34 umgeben ist. Die Oberfläche des MOS-Transistors 11 oder der Kondensator 12 ist mit einem ersten Zwischenschichtisolierfilm 19 bedeckt. Eine interne Verdrahtungs­ schicht 20 ist mit einer Seite des Source/Drain-Bereiches 14 des MOS-Transistors 11 durch ein im ersten Zwischenschichtisolierfilm 19 gebildeten Kontaktloch verbunden. Ein aus Polysilizium gebildeter Sicherungsbereich 21, den der Redundanzschalt­ kreis umfaßt, ist auf dem Feldoxidfilm 34 gebildet. Die Form der Sicherung ist in dieser Figur schematisch gezeigt. Ein zweiter Zwischenschichtisolierfilm 22 ist auf der Oberfläche des ersten Zwischenschichtisolierfilmes 19 gebildet. Ein aus Aluminium gebildete Verdrahtungsschicht 23 ist auf der Oberfläche des zweiten Zwischenschichtisolierfilmes 22 gebildet. Ein Endbereich der Verdrahtungsschicht 23 ist mit der Anschlußfläche 26 (bonding pad), die aus Aluminium auf der glatten peripheren Oberfläche des Chips gebildet ist, verbunden. Verglichen mit der Querschnittsstruktur des in Fig. 5, die der Fig. 1 entspricht, gezeigten herkömmlichen DRAMs ist die Struktur dieser Ausführung dadurch charakterisiert, daß die auf der Oberfläche der Verdrahtungs­ schicht 23 etc. gebildeten Schutzschichten eine Drei-Schicht-Struktur aufweisen. Eine erste und zweite Schutzschicht 32, 33 sind aus Siliziumoxid oder Siliziumnitrid gebildet und eine als oberste Schicht gebildete Schutzschicht 25 ist ein Polyimidfilm.

Die Fig. 2A bis 2F stellen Querschnitte dar, die in dieser Reihenfolge die Schritte zur Herstellung des DRAMs zeigen.

Wie Fig. 2A gezeigt, sind Halbleiterelemente, wie z.B. ein Transistor und ein Kondensator, die den DRAM bilden, im vorhergehenden Schritt gebildet worden. In der Figur sind die Verdrahtungsschicht 23, der Anschlußflächenbereich 26 und der Sicherungsbereich 21, die der Redundanzschaltkreis umfaßt, schematisch gezeigt. Der den Redundanz­ schaltkreis bildende Sicherungsbereich 21 ist aus einem Material wie ein Metallsilizid oder Metallpolyzid gebildet. Die Verdrahtungs­ schicht 23 und der Anschlußflächenbereich 26 sind aus Aluminium gebildet. Die Verdrahtungsschicht 23, der Anschlußflächen­ bereich 26 sind auf einem Zwischenschichtisolierfilm 31 gebildet. Eine erste aus einem Siliziumoxidfilm oder einem Siliziumnitridfilm gebildete Schutzschicht 32 ist zum Überziehen der Oberflächen der Verdrahtungsschicht 23 und des Anschlußflächen­ bereiches 26 gebildet. Die Dicke der ersten Schutzschicht 32 kann zwischen 0,3 µm und 5,0 µm betragen, mit einem bevorzugten Wert von etwa 0,5 µm bis 1,0 µm. Eine Photoresist-Schicht 30a wird auf die Oberfläche der ersten Schutzschicht 32 aufgebracht und dieser Schicht wird ein vorgewähltes Muster aufgeprägt.

Anschließend wird, wie in Fig. 2B gezeigt, dem ersten Schutzfilm 32 ein Muster unter Verwendung der gemusterten widerstandsfähigen Schicht 30a als einer Maske aufgeprägt. Bei diesem Schritt sind die Oberfläche des Anschlußflächenbereiches 26 und die Oberfläche des Zwischenschichtenisolierfilmes 31 über dem Sicherungsbereich 21 freigelegt. Die erste Schutzschicht 32 wird durch Plasmaätzung oder Naßätzung geätzt. Anschließend wird die Photoresist-Schicht 30 entfernt.

Wie in Fig. 2C gezeigt, wird der Schaltkreis unter Benutzung der freiliegenden Oberfläche des Anschlußflächenbereiches 26 getestet. Der Schaltkreistest wird mittels der Elektrodenspitze 27 eines Prüfgerätes ausgeführt. Die aus Titan oder Wolfram gebildete Elektrodenspitze 27 ist härter als der aus Aluminium gebildete Anschlußflächenbereich 26. Folglich wird die Oberfläche des Anschlußflächenbereiches angekratzt, wenn die Elektrodenspitze 27 auf die Oberfläche des Anschlußflächen­ bereiches 26 drückt, und erodierte Metallteile werden auf die Oberfläche des ersten Schutzfilmes 32 gestreut. Falls ein defekter Bereich im Schaltkreistest erfaßt wird, wird der im Redundanz­ schaltkreis gebildete Sicherungsbereich 21 durch Bestrahlung mit einem Laserstrahl durchgeschmolzen. In der Figur ist die Bestrahlung mit einem Laserstrahl 28 schematisch gezeigt.

Nachdem der defekte Bereich durch die Benutzung des Redundanz­ schaltkreises repariert worden ist, wird ein zweiter Schutzfilm 33 aus Siliziumoxid oder Siliziumnitrid auf der gesamten Oberfläche einschließlich der freiliegenden Oberflächen des Sicherungsbe­ reiches 21 und des Anschlußflächenbereiches 26, wie in Fig. 2D gezeigt, aufgebracht. Die Dicke des zweiten Schutzfilmes kann zwischen 0,1 µm und 3 µm und bevorzugterweise zwischen 0,1 µm und 0,5 µm betragen. Ferner wird der Polyimidfilm 25 auf der oberen Oberfläche des zweiten Schutzfilmes 33 gebildet. Die Photoresist-Schicht 30b wird auf die Oberfläche des Polyimidfilmes 25 aufgebracht und dieser Schicht wird ein vorgewähltes Muster durch Photolithographie aufgeprägt.

Anschließend wird, wie in Fig. 2E gezeigt, ein vorgewählter Bereich des Polyimidfilmes 25 durch eine Alkalilösung unter Verwendung der gemusterten Photoresist-Schicht 30b als Maske entfernt. Da die Oberfläche des Anschlußflächenbereiches 26 vollständig mit dem zweiten Schutzfilm 33 bei diesem Schritt bedeckt ist, wird diese der Alkalilösung zum Entfernen des Polyimidfilmes 25 nicht ausgesetzt. Daher wird der Anschlußflächenbereich im Gegensatz zum herkömmlichen Verfahren bei diesem Schritt zum Entfernen des Polyimidfilmes 25 nicht aufgerauht.

Wie in Fig. 2F gezeigt, wird die zweite Schutzschicht 33 selektiv durch die Verwendung desselben Musters der Photoresist- Schicht 30b als Maske entfernt. Der zweite Schutzfilm kann nach der Entfernung des Photoresist-Musters 30b unter Verwendung des Polyimidfilmes 25 als Maske entfernt werden. Die Oberfläche des Anschlußflächenbereiches 26 liegt bei diesem Schritt frei. Wenn der erste und der zweite Schutzfilm 32 bzw. 33 aus verschiedenen Materialien bestehen, kann der Endzustand des Ätzens erfaßt werden, da sich die Ätzrate im Übergangsbereich zwischen den aus verschiedenen Materialien bestehenden Schichten ändert.

Claims (6)

1. Verfahren zur Herstellung einer reparierbaren Halbleitereinrichtung mit einem Halbleitersubstrat (13), einem integrierten Schaltkreis, der einen Redundanzschaltkreis aufweist und auf dem Halbleitersubstrat (13) gebildet ist, und Schutzschichten zum Überziehen der auf dem Halbleitersubstrat (13) gebildeten integrierten Schaltkreise, mit der Abfolge der Schritte:

• a) Bilden einer Verdrahtungsschicht (23) mit einem Anschlußflächenbereich (26),
• b) Überziehen der gesamten Oberfläche der integrierten Schaltkreise mit einer ersten Schutzschicht (32),
• c) selektives Entfernen der ersten Schutzschicht (32) auf der Oberfläche des Anschlußflächenbereiches (26) und eines Sicherungsbereiches (21) des Redundanzschaltkreises,
• d) Testen des integrierten Schaltkreises unter Kontaktieren des Anschlußflächenbereiches (26),
• e) Bilden einer zweiten Schutzschicht (33) auf der ersten Schutzschicht (32) zum Überziehen von mindestens des freigelegten Sicherungsbereiches (21) und des Anschlußflächenbereiches (26),
• f) Bilden einer dritten Schutzschicht (25) auf der oberen Oberfläche der zweiten Schutzschicht (33),
• g) Entfernen der dritten Schutzschicht (25) über dem Anschlußflächenbereich (26) und
• h) selektives Entfernen eines Bereiches der zweiten Schutzschicht (33) zum Freilegen der Oberfläche des Anschlußflächenbereiches (26).

2. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren nach dem Schritt d) der Sicherungsbereich (21) des Redundanzschaltkreises als Reaktion auf ein Ergebnis des Schaltkreistestes durchtrennt wird.

3. Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dritte Schutzschicht (25) aus einem Polyimidharz besteht.

4. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Schutzschicht (33) aus Siliziumnitrid oder Siliziumoxid gebildet ist.

5. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste (32) und die zweite (33) schützende Schicht jeweils aus verschiedenem Material bestehen.

6. Reparierbare Halbleitereinrichtung mit einem Redundanzschaltkreis,

• A) mit einem Halbleitersubstrat (13) und einer ersten Isolierschicht (22), die auf dem Substrat gebildet ist,
• B) einer Verdrahtungsschicht (23), die auf der ersten Isolierschicht (22) gebildet ist,
• C) einer ersten Schutzschicht (32), die auf der ersten Isolierschicht (22) gebildet ist und die Verdrahtungsschicht überzieht,
• D) einer zweiten Schutzschicht (33), die auf der ersten Schutzschicht (32) gebildet ist,
• E) einer Testanschlußfläche (26), die auf der ersten Isolierschicht (22) gebildet ist, wobei die erste und die zweite Schutzschicht (32, 33) erste Öffnungen aufweisen, um die Testanschlußfläche (26) freizulegen,
• F) daß sich die zweite Schutzschicht (33) durch eine zweite Öffnung über einem Sicherungselement (21) in der ersten Schutzschicht (32) hindurch erstreckt und
• G) eine dritte Schutzschicht (25) auf der zweiten Schutzschicht (33) gebildet ist.