DE3937504A1 - Halbleitereinrichtung mit einem redundanzschaltkreis und verfahren zu deren herstellung - Google Patents
Halbleitereinrichtung mit einem redundanzschaltkreis und verfahren zu deren herstellungInfo
- Publication number
- DE3937504A1 DE3937504A1 DE19893937504 DE3937504A DE3937504A1 DE 3937504 A1 DE3937504 A1 DE 3937504A1 DE 19893937504 DE19893937504 DE 19893937504 DE 3937504 A DE3937504 A DE 3937504A DE 3937504 A1 DE3937504 A1 DE 3937504A1
- Authority
- DE
- Germany
- Prior art keywords
- protective layer
- layer
- semiconductor device
- circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich allgemein auf eine Halbleitereinrichtung
und insbesondere auf eine Halbleitereinrichtung mit einem nach dem
Testen der Einrichtung gebildeten Redundanzschaltkreis. Die
Erfindung bezieht sich auch auf ein Verfahren zu deren Herstellung.
Bei der Herstellung einer Halbleitereinrichtung wird allgemein ein
integrierter Schaltkreis auf einen Substrat, wie z.B. einen Wafer,
durch eine Mehrzahl von Prozessen gebildet, getestet und in eine
Verpackung eingepackt. Ein herkömmliches Verfahren zur Herstellung
einer Halbleitereinrichtung, das einen Schritt zum Testen der
Schaltkreise umfaßt, wird im folgenden mit Bezugnahme auf einen
DRAM (Dynamic Random Access Memory = dynamischer Speicher mit
wahlfreien Zugriff) beschrieben.
Nun wird zuerst die Struktur eines DRAM, speziell einer Speicher
zellenmatrix, beschrieben. Die Fig. 3 stellt ein schematisches
Diagramm der Struktur einer Speicherzellenmatrix eines herkömmlichen
DRAM dar. Bezüglich der Fig. 3 ist eine Mehrzahl von Wortleitungen
WL, die sich in Zeilenrichtung erstrecken, und eine Mehrzahl von
Bitleitungen BL, die sich in Spaltenrichtung erstrecken, so
angeordnet, daß sich diese in der Form einer Speicherzellenmatrix
kreuzen. Bei jedem Kreuzungspunkt der Wortleitungen WL mit den
Bitleitungen BL ist eine Speicherzelle MC gebildet. Es ist eine
der Mehrzahl der Wortleitungen WL entsprechende Mehrzahl von
Zeilendekodierern 2 gebildet. Jeder Zeilendekodierer 2 ist mit
der entsprechenden Wortleitung WL über einen Worttreiber 3
verbunden. Es ist eine Mehrzahl von Spaltendekodierern 4 entsprechend
der Mehrzahl der Bitleitungen BL gebildet.
Es ist eine Ersatzwortleitung SWL außerhalb der Mehrzahl der Wort
leitungen WL gebildet. Bei jeder Kreuzung zwischen der Ersatzwort
leitung SWL mit den Bitleitungen BL ist eine Ersatzspeicherzelle SMC
gebildet. Es ist ein Ersatzdekodierer 5 entsprechend der Ersatzwort
leitung SWL gebildet. Der Ersatzdekodierer 5 ist mit der Ersatzwort
leitung SWL über einen Ersatzworttreiber 6 verbunden. Die Ersatz
wortleitung SWL, der Ersatzdekodierer 5 und der Ersatzworttreiber 6
bilden einen sogenannten Redundanzschaltkreis.
Die Funktion des Rendundanzschaltkreises wird im folgenden
beschrieben. Der Redundanzschaltkreis ist in einer Halbleiterein
richtung zum Verbessern der Produktionsausbeute der Halbleiter
einrichtungen gebildet. Mit Bezugnahme auf die Fig. 4 wird ein
typischer Abschätztest eines Speicherschaltkreises eines DRAM und
ein Verfahren zur Reparatur eines defekten Schaltkreises mittels
des Redundanzschaltkreises beschrieben. Zuerst wird ein Test des
DRAM mit Hilfe eines Prüfgerätes oder ähnlichem ausgeführt, um ein
defektes Bit, falls vorhanden, in der Speicherzelle 1 zu erfassen.
Eine Sicherung der Wortleitung WL 1, die das defekte Bit enthält,
wird unterbrochen, wodurch die defekte Wortleitung WL 1 vom
Schaltkreis abgetrennt wird. Danach wird durch Unterbrechen einer
Sicherung SFU in Übereinstimmung mit einer vorgeschriebenen
Kombination der Schaltkreis so angepaßt, daß die Ersatzleitung SWL
nur dann arbeitet, wenn ein Signal zur Auswahl des defekten Bits MC 1
als ein externes Adreßignal eingegeben wird. Durch die Verbindung
einer im Redundanzschaltkreis vorhandenen Ersatzleitung mit der
ursprünglichen Leitung kann ein DRAM, der einen Defekt aufweist,
repariert werden.
Die Struktur des DRAM, der den oben beschriebenen Redundanzschalt
kreis umfaßt, wird im folgenden beschrieben. Die Fig. 5 zeigt
schematisch die Querschnittsstruktur einer Speicherzellenmatrix des
DRAM, der den Redundanzschaltkreis enthält. Die Speicherzelle 10
des DRAM umfaßt einen MOS-Transistor 11 und einen Kondensator 12.
Der MOS-Transistor 11 umfaßt Source/Drain-Bereiche 14, die in einem
Siliziumsubstrat 13 gebildet sind, eine Gateelektrode 16 und einen
dazwischen gebildeten dünnen Gateoxidfilm 15. Der Kondensator 12
umfaßt einen Isolierfim 17, der auf der Oberfläche des Silizium
substrates 13 gebildet ist, und eine obere Elektrode 18, die auf dem
Isolierfilm 17 aufgebracht ist. Der MOS-Transistor 11 und der
Kondensator 12 sind in einem Bereich gebildet, der von einem auf
der Oberfläche des Siliziumsubstrates 13 gebildetem dicken Oxid
film 34 umgeben ist. Die Oberfläche des MOS-Transistors 11 oder des
Kondensators 12 ist mit einem ersten Zwischenschichtisolierfilm 19
bedeckt. Eine interne Leiterbahn 20 ist mit einer Seite des
Source/Drain-Bereiches 14 des MOS-Transistors 11 durch ein im
ersten Zwischenschichtisolierfilm gebildeten Kontaktloch verbunden.
Ein aus Polysilizium oder ähnlichem gebildeter Sicherungsbereich 21
ist über dem Feldoxidfilm 34 gebildet. Die Form der Sicherung ist
in dieser Figur schematisch gezeigt. Ein zweiter Zwischenschicht
isolierfilm 22 ist auf der Oberfläche des ersten Zwischenschicht
isolierfilmes 19 gebildet. Eine aus Aluminium oder ähnlichem
gebildete Verdrahtungsschicht 23 ist auf der Oberfläche des zweiten
Zwischenschichtisolierfilmes 22 gebildet. Ein Endbereich der
Verdrahtungsschicht 23 ist mit einer Anschlußfläche 26 (bonding
pad), die aus Aluminium oder ähnlichem auf der glatten peripheren
Oberfläche des Chips gebildet ist, verbunden. Die wesentliche
Schaltkreisstruktur einer Halbleitereinrichtung wird durch den
Schritt zur Bildung der Verdrahtungsschicht 23 gebildet. Danach
wird eine Passivierungsschicht 24 gebildet, um alle Oberflächen
der Verdrahtungsschicht 23 und ähnlichem vollkommen zu überziehen.
Danach wird ein Polyimidfilm 25 eines Polyimidharzes darauf
gebildet. Der Polyimidfilm wird als obenliegendste Schutzschicht
verwendet, da dieser eine hervorrgenden α-Strahlen-Widerstands
fähigkeit und eine hervorragende Wärmewiderstandsfähigkeit
aufweist.
Wesentliche Schritte der Herstellung eines herkömmlichen DRAM
werden nun mit Bezugnahme auf die Fig. 6A bis 6E beschrieben. Die
in den Fig. 6A bis 6E gezeigten Querschnittsstrukturen stellen die
Querschnittsstruktur des in Fig. 5 gezeigten DRAM zur Verdeutlichung
dar.
Fig. 6A zeigt den Zustand, bei dem die Verdrahtungsschicht 23 und
der Anschlußflächenbereich 26 auf der Oberfläche des zweiten
Zwischenschichtisolierfilmes 22 gebildet sind. Bei diesem Schritt
liegt die Oberfläche des Anschlußflächenbereiches 26 frei. Der
Schaltkreis wird in diesem Zustand getestet. Während des
Schaltkreistestes wird eine Testelektrode 27 eines Prüfgerätes
auf die Oberfläche des Anschlußflächenbereiches 26 gedrückt, um
Defekte des Schaltkreises erfassen zu können. Wenn ein defekter
Bereich des Schaltkreises festgestellt wird, wird eine im
Redundanzschaltkreis gebildete Sicherung 21 durch Bestrahlung mit
einem Laserstrahl 28 oder durch Anlegen eines hohen Stromes
entsprechend einer Logik durchgeschmolzen. Dadurch kann ein defekter
Schaltkreis durch einen guten ersetzt werden. Nun wird der
Anschlußflächenbereich 26 aus Aluminium gebildet, das im Vergleich
mit der aus Wolfram oder ähnlichem gebildeten Elektrodenspitze 27
sehr weich ist. Folglich wird das Aluminium leicht abrasiert, wenn
die Elektrodenspitze 27 stark darauf gepreßt wird, und Teile 29
des abrasierten Aluminiums können zum Beispiel auf die obere
Oberfläche der Verdrahtungsschicht 23 gelangen. Solche Metallteile 29
können möglicherweise Kurzschlüsse zwischen den Verdrahtungs
schichten 23 während des Betriebes verursachen. Folglich wird die
Anzahl der defekten DRAMs vergrößert und die Produktionsausbeute
der Einrichtungen vermindert.
Danach wird, wie in Fig. 6B gezeigt, ein Passivierungsfilm 24 auf
derjenigen Oberfläche gebildet, auf der die Verdrahtungsschicht 23
und ähnliches gebildet sind. Danach wird ein Bereich der Oberfläche
des Anschlußflächenbereiches 26 durch Photolithographie und Ätzung
unter Verwendung eines widerstandsfähigen Musters 30 a, das auf der
Oberfläche des Passivierungsfilmes 24 gebildet ist, als Maske,
geöffnet (Fig. 6C).
Wie in Fig. 6D gezeigt, wird der Polyimidfilm 25 auf der Oberfläche
des Anschlußflächenbereiches 26 und auf der Oberfläche des
Passivierungsfilmes 24 gebildet.
Danach wird, wie in Fig. 6E gezeigt, eine widerstandsfähige Schicht
30 b aufgebracht, und der Polyimidfilm 25 auf der Oberfläche des
Anschlußflächenbereiches 26 wird durch Photolithograpie und Ätzung
entfernt. Im allgemeinen wird der Polyimidfilm 25 durch eine
Alkalilösung gelöst und entfernt. Die Alkalilösung löst jedoch
auch die Oberfläche des aus Aluminium gebildeten Anschlußflächen
bereiches 26 an. Daher wird die Oberfläche der Anschlußfläche 26
nach dem Schritt zum Musteraufprägen des Polyimidfilmes 25 rauh.
Die rauhe Oberfläche der Anschlußfläche 26 verursacht eine fehler
hafte Verbindung mit Drähten beim Bonden, wenn der Schaltkreis in
eine Verpackung gepackt wird.
Wie oben beschrieben, zeigt das herkömmliche Herstellungsverfahren
die folgenden Nachteile, nämlich:
- a) Abrasieren von Teilen des Anschlußflächenbereiches 26 aufgrund des Kontaktes während des Schaltkreistestes verursacht Kurz schlüsse zwischen Verdrahtungsschichten; und
- b) die Oberfläche des Anschlußflächenbereiches 26 wird durch die Alkalilösung beim Schritt zum Musteraufprägen des Polyimid filmes 25, der direkt auf der Oberfläche des Anschlußflächen bereiches 26 gebildet ist, rauh.
Bei Berücksichtigung des oben beschriebenen Punktes (a) werden die
Oberflächen der abrasierten und zwischen die Verbindungsschichten
gestreuten Metallteile natürlicherweise beim Schritt zum Testen
des Wafers oxidiert, so daß diese nicht der Grund für die Defekte
sind. Beim Kundentest oder einem letzten Test nach einem Dauertest,
während dessen eine hohe Spannung bei hoher Temperatur angelegt wird,
werden die Oberflächen der abrasierten Metallteile aktiviert, was zu
Defekten wie Kurzschlüssen führt. Daher ist die Bildung von
abrasierten Metallteilen ein schwerwiegendes Problem.
Aufgabe der Erfindung ist es, die Halbleitereinrichtung zu ver
bessern, so daß diese während des Testens nicht beschädigt wird.
Ferner soll eine Halbleitereinrichtung mit einer hohen Produktions
ausbeute geschaffen werden. Weiter soll die Produktionsausbeute
von Halbleitereinrichtungen bei Herstellungsprozessen für Halb
leitereinrichtungen, die einen Schritt zum Testen der Schaltkreise
umfassen, verbessert werden. Ferner soll ein Verfahren zur
Herstellung von Halbleitereinrichtungen geschaffen werden, das fähig
ist, Kurzschlüsse zwischen Verbindungsleitungen, die durch den
Schaltkreistest auftreten, zu verhindern. Weiter soll ein
Herstellungsverfahren für Halbleitereinrichtungen geschaffen werden,
das fähig ist, fehlerhafte Verbindungen aufgrund von rauhen Ober
flächen der Anschlußflächenbereiche der Halbleitereinrichtung zu
vermeiden.
Die Halbleitereinrichtung der Erfindung umfaßt einen integrierten
Schaltkreis und einen Redundanzschaltkreis zur Kompensation. Die
Oberfläche des Schaltkreises ist mit einer ersten und einer zweiten
Schutzschicht bedeckt. Es wird ein Öffnungsbereich in der ersten
und der zweiten Schutzschicht auf der Oberfläche der Testanschluß
fläche gebildet. Die Oberfläche eines Sicherungselementes, das der
Redundanzschaltkreis umfaßt, ist mit der zweiten Schutzschicht, die
im Öffnungsbereich der ersten Schutzschicht gebildet ist, bedeckt.
In Übereinstimmung mit dem Herstellungsverfahren der Halbleiter
einrichtung der Erfindumg werden zuerst nur die Anschlußflächen
bereiche und die Sicherungsbereiche des Redundanzschaltkreises auf
dem Halbleitersubstrat freigelegt und der Schaltkreistest wird mit
anderen Bereichen, die mit einer Schutzschicht überzogen sind,
ausgeführt. Entsprechend werden abrasierte Metallteile, die gebildet
werden, wenn die Testelektrode eines Prüfgerätes zum Testen des
Schaltkreises auf den Anschlußflächenbereich gedrückt wird, auf die
Schutzschicht gestreut. Folglich erzeugen die abrasierten Metall
teile keinen Kurzschluß zwischen Verdrahtungsschichten.
Die am meisten obenliegende Schutzschicht wie der Polyimidfilm wird
auf dem Anschlußflächenbereich, mit der zweiten Schutzschicht
dazwischen, gebildet. Der Schritt zur Freilegung der Oberfläche des
Anschlußflächenbereiches wird durch die Entfernung der obersten
Schutzschicht und der zweiten Schutzschicht unter Verwendung
desselben widerstandsfähigen Musters ausgeführt. Folglich verhindert
die zweite Schutzschicht, daß die Alkalilösung, die zum Entfernen
der obersten Schutzschicht, wie z.B. des Polyimidfilmes, verwendet
wird, die Oberfläche des Anschlußflächenbereiches aufrauht.
Darüberhinaus kann der obersten Schutzschicht und der zweiten
Schutzschicht im selben Prozeß ein Muster aufgeprägt werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 einen Querschnitt der Struktur einer Speicherzelle
eines DRAM in Übereinstimmung mit einer Ausführung der
Erfindung;
Fig. 2A-2F Querschnitte, die in dieser Reihenfolge Prozesse zur
Herstellung der Speicherzelle des in Fig. 1 gezeigten
DRAMs;
Fig. 3 ein Blockdiagramm, das eine Speicherzellenmatrix mit
einem Redundanzschaltkreis und dessen peripheren
Bereichen in einem gewöhnlichen DRAM zeigt;
Fig. 4 ein Prinzip eines Redundanzschaltkreises;
Fig. 5 einen Querschnitt der Struktur einer Speicherzelle eines
herkömmlichen DRAM; und
Fig. 6A-6E Querschnitte, die in dieser Reihenfolge Prozesse zur
Herstellung der Speicherzelle des in Fig. 5 gezeigten
herkömmlichen DRAMs zeigen.
Bezüglich der Fig. 1 umfaßt die Speicherzelle 10 des DRAM einen
MOS-Transistor 11 und einen Kondensator 12. Der MOS-Transistor 11
umfaßt Source/Drain-Bereiche 14, die in einen Siliziumsubstrat 13
gebildet sind, eine Gateelektrode 16 und einen dazwischen gebildeten
dünnen Gateoxidfilm 15. Der Kondensator 12 umfaßt einen auf der
Oberfläche des Siliziumsubstrates 13 gebildeten Isolierfilm 17 und
eine obere Elektrode 18, die auf dem Isolierfilm 17 aufgebracht ist.
Der MOS-Transistor 11 und der Kondensator 12 sind in einem Bereich
gebildet, der von einem auf der Oberfläche des Siliziumsubstrates 13
gebildeten dicken Feldoxidfilm 34 umgeben ist. Die Oberfläche des
MOS-Transistors 11 oder der Kondensator 12 ist mit einem ersten
Zwischenschichtisolierfilm 19 bedeckt. Eine interne Verdrahtungs
schicht 20 ist mit einer Seite des Source/Drain-Bereiches 14 des
MOS-Transistors 11 durch ein im ersten Zwischenschichtisolierfilm 19
gebildeten Kontaktloch verbunden. Ein aus Polysilizium oder
ähnlichem gebildeter Sicherungsbereich 21, den der Redundanzschalt
kreis umfaßt, ist auf dem Feldoxidfilm 34 gebildet. Die Form der
Sicherung ist in dieser Figur schematisch gezeigt. Ein zweiter
Zwischenschichtisolierfilm 22 ist auf der Oberfläche des ersten
Zwischenschichtisolierfilmes 19 gebildet. Ein aus Aluminium oder
ähnlichem gebildete Verdrahtungsschicht 23 ist auf der Oberfläche
des zweiten Zwischenschichtisolierfilmes 22 gebildet. Ein Endbereich
der Verdrahtungsschicht 23 ist mit der Anschlußfläche 26 (bonding
pad), die aus Aluminium oder ähnlichem auf der glatten peripheren
Oberfläche des Chips gebildet ist, verbunden. Verglichen mit der
Querschnittsstruktur eines in Fig. 5, die der Fig. 1 entspricht,
gezeigten herkömmlichen DRAMs ist die Struktur dieser Ausführung
dadurch charakterisiert, daß die auf der Oberfläche der Verdrahtungs
schicht 23 etc. gebildeten Schutzschichten eine Drei-Schicht-Struktur
aufweisen. Die erste und zweite Schutzschicht 32, 33 sind aus
Siliziumoxid oder Siliziumnitrid gebildet und die als oberste
Schicht gebildete Schutzschicht 25 ist ein Polyimidfilm.
Nun werden die wesentlichen Schritte zur Herstellung des DRAMs,
einschließlich des Schrittes zum Testen des Schaltkreises, in
Übereinstimmung mit dieser Ausführung der Erfindung beschrieben. In
den Figuren, auf die im folgenden Bezug genommen wird, sind die
Verdrahtungsbereiche und die Schutzschichten des DRAM zur
Verdeutlichung der Beschreibung schematisch gezeigt, so daß diese
nicht exakt mit der gezeigten Querschnittsstruktur des DRAM in
Fig. 1 übereinstimmen. Die Fig. 2A bis 2F stellen Querschnitte dar,
die in dieser Reihenfolge die Schritte zur Herstellung des DRAM in
Übereinstimmung mit der Erfindung zeigen.
Wie Fig. 2A gezeigt, sind Halbleiterelemente, wie z.B. ein Transistor
und ein Kondensator, die den DRAM bilden, im vorhergehenden Schritt
gebildet worden. In der Figur sind die Verdrahtungsschicht 23, der
Anschlußflächenbereich 26 und der Sicherungsbereich 21, die der
Redundanzschaltkreis umfaßt, schematisch gezeigt. Der den Redundanz
schaltkreis bildende Sicherungsbereich 21 ist aus einem Material wie
ein Metallsilizid oder Metallpolyzid gebildet. Die Verdrahtungs
schicht 23 und der Anschlußflächenbereich 26 sind aus Aluminiun oder
ähnlichem gebildet. Die Verdrahtungsschicht 23, der Anschlußflächen
bereich 26 und ähnliches sind auf dem Zwischenschichtisolierfilm 31
gebildet. Eine erste aus einem Siliziumoxidfilm oder einem
Siliziumnitridfilm gebildete Schutzschicht 32 ist zum Überziehen
der Oberflächen der Verdrahtungsschicht 23 und des Anschlußflächen
bereiches 26 gebildet. Die Dicke der ersten Schutzschicht 32 kann
zwischen 0,3 µm und 5,0 µm betragen, mit einem bevorzugten Wert von
etwa 0,5 µm bis 1,0 µm. Eine widerstandsfähige Schicht 30 a wird auf
die Oberfläche der ersten Schutzschicht 32 aufgebracht und dieser
Schicht wird ein vorgewähltes Muster aufgeprägt.
Anschließend wird, wie in Fig. 2B gezeigt, dem ersten Schutzfilm 32
ein Muster unter Verwendung der gemusterten widerstandsfähigen
Schicht 30 a als einer Maske aufgeprägt. Bei diesem Schritt sind die
Oberfläche des Anschlußflächenbereiches 26 und die Oberfläche des
Zwischenschichtenisolierfilmes 31 über dem Sicherungsbereich 21
freigelegt. Die erste Schutzschicht 32 wird durch Plasmaätzung oder
Naßätzung geätzt. Anschließend wird die widerstandsfähige Schicht 30
entfernt.
Wie in Fig. 2C gezeigt, wird der Schaltkreis unter Benutzung der
freiliegenden Oberfläche des Anschlußflächenbereiches 26 getestet.
Der Schaltkreistest wird durch Pressen der Elektrodenspitze 27 eines
Prüfgerätes auf die Oberfläche des Anschlußflächenbereiches 26
ausgeführt. Die aus Titan oder Wolfram gebildete Elektrodenspitze 27
ist härter als der aus Aluminium gebildete Anschlußflächenbereich 26.
Folglich wird die Oberfläche des Anschlußflächenbereiches angekratzt,
wenn die Elektrodenspitze 27 auf die Oberfläche des Anschlußflächen
bereiches 26 drückt, und abrasierte Metallteile werden auf die
Oberfläche des ersten Schutzfilmes 32 gestreut. Falls ein defekter
Bereich im Schaltkreistest erfaßt wird, wird der in Redundanz
schaltkreis gebildete Sicherungsbereich 21 durch Bestrahlung mit
einem Laserstrahl oder durch Anlegen eines hohen Stromes in Überein
stimmung mit einer entsprechenden Logik durchgeschmolzen. In der
Figur ist die Bestrahlung mit einem Laserstrahl 28 schematisch
gezeigt.
Nachdem der defekte Bereich durch die Benutzung des Redundanz
schaltkreises repariert worden ist, wird ein zweiter Schutzfilm 33
aus Siliziumoxid oder Siliziumnitrid auf der gesamten Oberfläche
einschließlich der freiliegenden Oberflächen des Sicherungsbe
reiches 21 und des Anschlußflächenbereiches 26, wie in Fig. 2D
gezeigt, aufgebracht. Die Dicke des zweiten Schutzfilmes kann
zwischen 0,1 µm und 3 µm und bevorzugterweise zwischen 0,1 µm und
0,5 µm betragen. Ferner wird der Polyimidfilm 25 auf der oberen
Oberfläche des zweiten Schutzfilmes 33 gebildet. Die widerstands
fähige Schicht 30 b wird auf die Oberfläche des Polyimidfilmes 25
aufgebracht und dieser Schicht wird ein vorgewähltes Muster durch
Photolithographie aufgeprägt.
Anschließend wird, wie in Fig. 2E gezeigt, ein vorgewählter Bereich
des Polyimidfilmes 25 durch eine Alkalilösung unter Verwendung der
gemusterten widerstandsfähigen Schicht 30 b als Maske entfernt. Da
die Oberfläche des Anschlußflächenbereiches 26 vollständig mit dem
zweiten Schutzfilm 33 bei diesem Schritt bedeckt ist, wird diese
der Alkalilösung zum Entfernen des Polyimidfilmes 25 nicht
ausgesetzt. Daher wird der Anschlußflächenbereich im Gegensatz zum
herkömmlichen Verfahren bei diesem Schritt zum Entfernen des
Polyimidfilmes 25 nicht aufgerauht.
Wie in Fig. 2F gezeigt, wird die zweite Schutzschicht 33 selektiv
durch die Verwendung desselben Musters der widerstandsfähigen
Schicht 30 b als Maske entfernt. Der zweite Schutzfilm kann nach der
Entfernung des widerstandsfähigen Musters 30 b unter Verwendung des
Polyimidfilmes 25 als Maske entfernt werden. Die Oberfläche des
Anschlußflächenbereiches 26 liegt bei diesem Schritt frei. Wenn der
erste und der zweite Schutzfilm 32 bzw. 33 aus verschiedenen
Materialien bestehen, kann der Endzustand des Ätzens bei der
endgültigen Stufe der Ätzung des zweiten Schutzfilmes 33 erfaßt
werden, da sich die Ätzrate im Übergangsbereich zwischen den aus
verschiedenen Materialien bestehenden Schichten ändert. Durch die
oben beschriebenen Schritte kann der Halbleiterchip eines DRAM mit
einem Polyimidfilm als oberster Schutzschicht geschaffen werden.
Die Halbleitereinrichtung ist nach dem nachfolgenden Schritt der
Verpackung fertiggestellt.
Wie oben in Übereinstimmung mit der Erfindung beschrieben, sind
wesentliche Verbindungsbereiche, die andere Bereiche als den
Sicherungsbereich darstellen, des Redundanzschaltkreises und ein
Anschlußflächenbereich von einem schützenden Film bedeckt, so daß
Metallabrieb, der während des Schaltkreistestes erzeugt wird,
nicht auf die wesentlichen Bereiche streut. Folglich können durch
den Metallabrieb verursachte Kurzschlüsse vermieden werden. Beim
Schritt zur Freilegung der Oberfläche des Anschlußflächenbereiches
nach der Bildung des Polyimidfilmes als oberster Schutzschicht wird
der zweite schützende Film auf der Oberfläche des Anschlußflächen
bereiches gebildet, so daß der Einfluß des Schrittes zur selektiven
Entfernung des Polyimidfilmes die Oberfläche des Anschlußflächen
bereiches nicht beschädigt. Folglich bleibt die Oberfläche des
Anschlußflächenbereiches glatt und wird nicht aufgerauht. Durch die
Schaffung dieser zwei Schritte kann die Erzeugung von Defekten, die
sich aufgrund von Kurzschlüssen der Halbleitereinrichtung
ergeben, oder die Erzeugung von Defekten, die von defekten
Verbindungen aufgrund einer rauhen Oberfläche des Anschlußflächen
bereiches verursacht werden, verhindert werden, wodurch die
Produktionsausbeute der Halbleitereinrichtungen erhöht wird.
Obwohl das Verfahren zur Herstellung einer Speicherzelle eine DRAM
im vorhergehenden beschrieben worden ist, ist die Anwendung des
Herstellungsverfahrens nicht darauf beschränkt und die Erfindung
kann in breitem Rahmen auf Halbleitereinrichtungen, die unter
demselben Problem leiden, angewendet werden.
Wie oben beschrieben, wird der Schaltkreistest zum Aufspüren von
defekten Bereichen in einem defekten Chip einer Halbleitereinrichtung
in Übereinstimmung mit der nach der Bildung des ersten Schutzfilmes
ausgeführt, so daß die Kurzschlüsse zwischen Leiterbahnen, die
durch Metallabrieb verursacht werden, vollkommen verhindert werden
können. Zusätzlich wird der zweite schützende Film auf der Ober
fläche des Anschlußflächenbereiches und der Polyimidfilm auf diesem
gebildet, und der Polyimidfilm und der zweite Schutzfilm werden
selektiv in dieser Reihenfolge entfernt. Folglich kann eine
Metallkorrosion der Anschlußflächenbereiche, die bei der Entfernung
des Polyimidfilmes verursacht wurde, verhindert werden. Gründe für
Kurschlüsse zwischen Leiterbahnen oder Gründe für defekte
Verbindungen während der Herstellung können verhindert werden, so
daß sehr zuverlässige Halbleitereinrichtungen mit einer
ausgezeichneten Produktionsausbeute hergestellt werden können.
Claims (8)
1. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem
Halbleitersubstrat (13), einem integrierten Schaltkreis, der einen
Redundanzschaltkreis aufweist und auf dem Halbleitersubstrat
gebildet ist, und einer Schutzschicht zum Überziehen des auf dem
Halbleitersubstrat gebildeten integrierten Schaltkreises, wobei
das Verfahren die Schritte
Überziehen der gesamten Oberfläche des integrierten Schaltkreises mit einer ersten Schutzschicht (32),
selektive Entfernung der ersten Schutzschicht auf der Oberfläche eines Anschlußflächenbereiches (26) des integrierten Schaltkreises und eines Sicherungsbereiches (21) des Redundanzschaltkreises, Testen des integrierten Schaltkreises durch Prüfen des Anschluß flächenbereiches,
Bildung einer zweiten Schutzschicht (33) auf der ersten schützenden Schicht zum Überziehen von mindestens des freigelegten Sicherungs bereiches und des Anschlußflächenbereiches, und
selektive Entfernung eines Bereiches der zweiten Schutzschicht zum Freilegen der Oberfläche des Anschlußflächenbereiches, umfaßt.
Überziehen der gesamten Oberfläche des integrierten Schaltkreises mit einer ersten Schutzschicht (32),
selektive Entfernung der ersten Schutzschicht auf der Oberfläche eines Anschlußflächenbereiches (26) des integrierten Schaltkreises und eines Sicherungsbereiches (21) des Redundanzschaltkreises, Testen des integrierten Schaltkreises durch Prüfen des Anschluß flächenbereiches,
Bildung einer zweiten Schutzschicht (33) auf der ersten schützenden Schicht zum Überziehen von mindestens des freigelegten Sicherungs bereiches und des Anschlußflächenbereiches, und
selektive Entfernung eines Bereiches der zweiten Schutzschicht zum Freilegen der Oberfläche des Anschlußflächenbereiches, umfaßt.
2. Verfahren zur Herstellung einer Halbleitereinrichtung nach
Anspruch 1, dadurch gekennzeichnet, daß
das Verfahren nach dem Schritt des Testens des integrierten
Schaltkreises den Schritt des selektiven Durchtrennens eines
vorgeschriebenen Sicherungsbereiches (21) des Redundanzschalt
kreises als Reaktion auf ein Ergebnis des Schaltkreistestes
umfaßt.
3. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem
der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß
das Verfahren nach dem Schritt der Bildung einer zweiten schützenden
Schicht (33) den Schritt der Bildung einer dritten Schutzschicht (25)
auf der zweiten Schutzschicht umfaßt.
4. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem
der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
die dritte Schutzschicht (25) aus einem Polyimidharz besteht.
5. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem
der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
die zweite Schutzschicht (33) aus Siliziumnitrid oder Siliziumoxid
gebildet ist.
6. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem
der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß
die erste (32) und die zweite (33) schützende Schicht jeweils aus
verschiedenem Material bestehen.
7. Halbleitereinrichtung mit einen Redundanzschaltkreis, umfassend
ein Halbleitersubstrat (13),
eine erste Isolierschicht (22), die auf dem Substrat gebildet ist,
eine Verdrahtungsschicht (23), die auf der ersten Isolierschicht gebildet ist,
eine erste Schutzschicht (32), die auf der ersten Isolierschicht gebildet ist und die Verdrahtungsschicht überzieht,
eine zweite Schutzschicht (33), die auf der ersten Schutzschicht gebildet ist,
eine Testanschlußfläche (26), die auf der ersten Isolierschicht gebildet ist, wobei die erste und die zweite Schutzschicht Öffnungen aufweisen, um die Testanschlußfläche freizulegen, und ein Sicherungselement (21), das auf dem Substrat gebildet ist,
wobei sich die zweite Schutzschicht durch die Öffnung über dem Sicherungselement in der ersten Schutzschicht hindurch erstreckt.
eine erste Isolierschicht (22), die auf dem Substrat gebildet ist,
eine Verdrahtungsschicht (23), die auf der ersten Isolierschicht gebildet ist,
eine erste Schutzschicht (32), die auf der ersten Isolierschicht gebildet ist und die Verdrahtungsschicht überzieht,
eine zweite Schutzschicht (33), die auf der ersten Schutzschicht gebildet ist,
eine Testanschlußfläche (26), die auf der ersten Isolierschicht gebildet ist, wobei die erste und die zweite Schutzschicht Öffnungen aufweisen, um die Testanschlußfläche freizulegen, und ein Sicherungselement (21), das auf dem Substrat gebildet ist,
wobei sich die zweite Schutzschicht durch die Öffnung über dem Sicherungselement in der ersten Schutzschicht hindurch erstreckt.
8. Halbleitereinrichtung nach Anspruch 7, gekennzeichnet durch
eine dritte Schutzschicht (25), die auf der zweiten Schutzschicht
gebildet ist, aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29297588 | 1988-11-17 | ||
JP1293217A JPH02256258A (ja) | 1988-11-17 | 1989-11-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3937504A1 true DE3937504A1 (de) | 1990-05-23 |
DE3937504C2 DE3937504C2 (de) | 1994-04-21 |
Family
ID=26559201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19893937504 Expired - Fee Related DE3937504C2 (de) | 1988-11-17 | 1989-11-10 | Verfahren zur Herstellung einer reparierbaren Halbleitereinrichtung und reparierbare Halbleitereinrichtung mit einem Redundanzschaltkreis |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH02256258A (de) |
DE (1) | DE3937504C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5698456A (en) * | 1994-07-29 | 1997-12-16 | Sgs-Thomson Microelectronics, Inc. | Double mask hermetic passivation structure |
US5736433A (en) * | 1996-05-22 | 1998-04-07 | Sgs-Thomson Microelectronics, Inc. | Double mask hermetic passivation method providing enhanced resistance to moisture |
US6278128B1 (en) * | 1998-07-30 | 2001-08-21 | Kabushiki Kaisha Toshiba | Semiconductor device having external connection terminals formed in two-dimensional area |
DE19815136B4 (de) * | 1997-09-02 | 2004-07-29 | Mitsubishi Electric System Lsi Design Corp., Itami | Integrierte Halbleiterschaltung mit einem Kondensator und einem Sicherungselement und Herstellungsverfahren |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168491A (ja) * | 2012-02-15 | 2013-08-29 | Semiconductor Components Industries Llc | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0122631A2 (de) * | 1983-04-15 | 1984-10-24 | Hitachi, Ltd. | Elektronische Anordnung mit einer mehrschichtigen Verdrahtungsstruktur |
EP0162145A1 (de) * | 1984-02-23 | 1985-11-27 | Kabushiki Kaisha Toshiba | Verfahren zum Schmelzen einer Verbindung unter Verwendung eines Laserstrahls |
-
1989
- 1989-11-09 JP JP1293217A patent/JPH02256258A/ja active Pending
- 1989-11-10 DE DE19893937504 patent/DE3937504C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0122631A2 (de) * | 1983-04-15 | 1984-10-24 | Hitachi, Ltd. | Elektronische Anordnung mit einer mehrschichtigen Verdrahtungsstruktur |
EP0162145A1 (de) * | 1984-02-23 | 1985-11-27 | Kabushiki Kaisha Toshiba | Verfahren zum Schmelzen einer Verbindung unter Verwendung eines Laserstrahls |
Non-Patent Citations (4)
Title |
---|
Combined Nitride/Polymide Mask Process, in IBM TDB, Bd.29, Nr.12, Mai 1987, S.5454-5455 * |
Davis, D.E. et al.: Passivation Prosess for Semiconductor Device with Fusible Link Redundancy, in IBM TDB, Bd.23, Nr.10, März 1981, S.4451-4452 * |
Endo, A.: Material ... Devices, in J. Electrochem.Soc., Solid-State, Science and Technology, Bd.134,Nr.10, Okt. 1987, S.2522-2527 * |
Feuerbaum, H.-P. et al.: Quantitative ... Microscope, in IEEE Journal of Solid-State Circuits, Bd. SC-13, Nr.3, Juni 1978, S.319-325 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5698456A (en) * | 1994-07-29 | 1997-12-16 | Sgs-Thomson Microelectronics, Inc. | Double mask hermetic passivation structure |
US5698894A (en) * | 1994-07-29 | 1997-12-16 | Sgs-Thomson Microelectronics, Inc. | Double mask hermetic passivation structure |
US5736433A (en) * | 1996-05-22 | 1998-04-07 | Sgs-Thomson Microelectronics, Inc. | Double mask hermetic passivation method providing enhanced resistance to moisture |
EP0851476A2 (de) * | 1996-12-31 | 1998-07-01 | STMicroelectronics, Inc. | Doppelmasken-hermetische Passivierung mit besserem Feuchtwiderstand |
EP0851476A3 (de) * | 1996-12-31 | 1998-12-16 | STMicroelectronics, Inc. | Doppelmasken-hermetische Passivierung mit besserem Feuchtwiderstand |
DE19815136B4 (de) * | 1997-09-02 | 2004-07-29 | Mitsubishi Electric System Lsi Design Corp., Itami | Integrierte Halbleiterschaltung mit einem Kondensator und einem Sicherungselement und Herstellungsverfahren |
US6278128B1 (en) * | 1998-07-30 | 2001-08-21 | Kabushiki Kaisha Toshiba | Semiconductor device having external connection terminals formed in two-dimensional area |
Also Published As
Publication number | Publication date |
---|---|
JPH02256258A (ja) | 1990-10-17 |
DE3937504C2 (de) | 1994-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69721411T2 (de) | Halbleiteranordnung und Herstellungsverfahren dafür | |
DE19619737C2 (de) | Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung | |
DE19531691C2 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE102006043484B4 (de) | Fuse-Struktur und Verfahren zum Herstellen derselben | |
US5252844A (en) | Semiconductor device having a redundant circuit and method of manufacturing thereof | |
DE4126046C2 (de) | Herstellungsverfahren für einen DRAM-Speicherzellenkondensator | |
DE3634167C2 (de) | ||
DE19520630A1 (de) | Scheibeneinbrenn-Testschaltkreis für eine Halbleiterspeichervorrichtung | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE60011190T2 (de) | Gemischte Sicherungstechnologien | |
DE10125407A1 (de) | Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung | |
DE4019848A1 (de) | Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche | |
DE102007063268A1 (de) | Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung | |
DE10250817A1 (de) | Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren | |
DE19638684A1 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE3513034A1 (de) | Halbleitervorrichtung | |
DE4215001A1 (de) | Halbleitervorrichtung und herstellungsverfahren dafuer | |
DE4433535C2 (de) | Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen | |
EP0783182A2 (de) | Schmelzsicherung in einer integrierten Halbleiterschaltung | |
DE102007057689A1 (de) | Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist | |
DE3930639C2 (de) | ||
DE3223619C2 (de) | Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen | |
DE3937504A1 (de) | Halbleitereinrichtung mit einem redundanzschaltkreis und verfahren zu deren herstellung | |
DE69632661T2 (de) | Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung | |
US6004834A (en) | Method of manufacturing semiconductor device having a fuse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |