DE3835125A1 - 8-bit-steuereinrichtung fuer direkten zugriff - Google Patents

Description

Die Erfindung betrifft eine 8-Bit-Steuereinrichtung für direkten Zugriff und findet in 8-Bit- und 16-Bit-Mikro­ prozessorsystemen Anwendung.

Es ist eine 8-Bit-Steuereinrichtung für direkten Zugriff mit mehreren Informationsaustausch-Kanälen bekannt, wel­ che für alle Kanäle gemeinsam ein Zwischen-Adressenregi­ ster, einen Zwischenregister-Bytezähler, ein Ausgangs- Adressenpuffer, eine Schaltung zum Einstellen der Adresse, eine Schaltung zum Einstellen der Byteanzahl, eine Schal­ tung zur Erkennung der Bedingung für das Zählende und eine Schaltung für die Prioritätskodierung enthält. Jeder Kanal enthält je ein Register der laufenden Adresse, ein Register der laufenden Byteanzahl und ein Register der Arbeitsweise des Informationsaustausches, wobei die Adres­ senausgänge des Zwischen-Adressenregisters mit den Infor­ mationseingängen des Ausgangs-Adressenpuffers in Verbin­ dung stehen, dessen Ausgänge der interne Adressenbus der 8-Bit-Steuereinrichtung für direkten Zugriff sind. Die Informations-Ausgänge für die Größe der Einheit des Zwi­ schen-Register-Bytezählers sind an die korrespondierenden Eingänge der Schaltung zur Erkennung der Bedingung für das Zählende angeschlossen, deren Ausgang für das Zähl­ ende ein Steuerausgang der 8-Bit-Steuereinrichtung für direkten Zugriff ist. Der Steuerausgang zur Freigabe des Kanals der Schaltung für die Prioritätskodierung steht in Verbindung mit den korrespondierenden Eingängen des Registers der laufenden Adresse, des Registers der laufen­ den Byteanzahl und des Registers der Betriebsweise des Informationsaustausches. Der Eingang zum Einstellen der Byteanzahl des Zwischenregister-Bytezählers liegt am korrespondierenden Ausgang der Schaltung zum Einstellen der Byteanzahl. Der Eingang zur Einstellung der Adresse des Zwischen-Adressenregisters ist mit dem korrespondie­ renden Ausgang der Schaltung zur Einstellung der Adresse verbunden. Der Eingang für die Ausgangseinstellung, der Takt-Steuereingang, die Ausgänge für die Austauschsteuerung, der Ausgang für die Adressenspeicherung und der Ausgang für die Freigabe der Adresse der Schaltung für die inter­ ne Steuerung sind Ausgänge und Eingänge der 8-Bit-Steuer­ einrichtung für direkten Zugriff; ihr Steuerausgang für die Freigabe der Einstellung steht in Verbindung mit den korrespondierenden Eingängen der Schaltung für die Adres­ seneinstellung und der Schaltung zum Einstellen der Byte­ anzahl.

Die 8-Bit-Steuereinrichtung wirkt wie folgt: Beim Initi­ alisieren der 8-Bit-Steuereinrichtung zeichnet das Mikro­ prozessorsystem im Register für die Betriebsweise des Informationsaustausches ein Steuerwort zum Definieren der Austausch-Betriebsweise des Kanals bei direktem Zu­ griff, im Register der laufenden Adresse die Ausgangsadres­ se des Informationspuffers im Speicher und im Register der laufenden Byteanzahl die Größe des Informationspuf­ fers im Speicher auf. Wenn eine Anforderung für einen direkten Zugriff von einer Eingangs-Ausgangs-Einrichtung erscheint, wird sie von der Schaltung zur Prioritätsko­ dierung übernommen und die 8-Bit-Steuereinrichtung für direkten Zugriff fordert die Besetzung des Mikroprozessor­ kanals des Mikroprozessorsystems an. Wenn das Mikropro­ zessorsystem die Steuerung der 8-Bit-Steuereinrichtung übergibt, wird ein Austauschzyklus über den Kanal voll­ bracht bei welchem die Schaltung für die interne Steue­ rung ihren Ausgang zur Freigabe der Adresse aktiviert und die Schaltung für die Prioritätskodierung sendet zur Eingangs-Ausgangs-Einrichtung ein Signal zum Bestätigen des Aufrufs. Die Schaltung für die interne Steuerung voll­ bringt einen Zyklus des Informationsaustausches zwischen der Eingangs-Ausgangs-Einrichtung und dem Speicher, zu dessen Beginn der Inhalt des Registers der laufenden Adres­ se und des Registers der laufenden Byteanzahl des freige­ gebenen Kanals in dem Zwischen-Adressregister und den Zwischenregister-Bytezähler aufgeladen wird. Die Schal­ tung zur internen Steuerung aktiviert ihren Ausgang für die Adressenspeicherung und das Zwischen-Adressenregister überträgt die Adresse dieser Zelle vom Speicher, mit wel­ cher die Eingangs-Ausgangs-Einrichtung Daten austauschen wird. Bevor die Schaltung zur internen Steuerung ihre Ausgänge für die Austauschsteuerung aktiviert, inaktiviert sie ihren Ausgang für die Adressenspeicherung. Demzufolge tauschen die Eingangs-Ausgangs-Einrichtung und der Spei­ cher Daten aus. Am Ende des Datenaustausch-Zyklus über den Kanal inaktiviert die Schaltung für die interne Steu­ erung ihre Ausgänge zur Austauschsteuerung, die Schaltung zum Einstellen der Adresse und die Schaltung zum Einstel­ len der Byteanzahl modifizieren den Inhalt des Zwischen- Adressenregisters und des Zwischenregister-Bytezählers. Bevor die Schaltung für die interne Steuerung ihren Aus­ gang für die Freigabe der Adresse inaktiviert, zeichnet diese den Inhalt des Zwischenadressenregisters und des Zwischenregister-Bytezählers wieder in dem Register der laufenden Adressen und in dem Register der laufenden Byte­ anzahl auf.

Ein Nachteil der bekannten Einrichtung ist, daß die Ein­ stellung der Adresse im Zwischen-Adressenregister und die Byteanzahl im Zwischenregister-Bytezähler nur mit einer Eins implementiert werden kann. Demzufolge kann man mit der bekannten 8-Bit-Steuereinrichtung für direkten Zugriff nur einen Byte-sequentiellen Austausch ausführen, was an 16-Bit-Mikroprozessorsystemen angewandt zu einer Verminderung ihrer Leistung führt.

Aufgabe der Erfindung ist es, eine 8-Bit-Steuereinrichtung zu schaffen, in welcher die Einstellung der Adresse im Zwischen-Adressenregister und die Anzahl der Bytes im Zwischenregister-Bytezähler mit einer Eins oder Zwei im­ plementiert werden kann, was einen Informationsaustausch bei direktem Zugriff in einem 16-Bit-Mikroprozessorsystem ermöglicht, der Byte-sequentiell (1 Byte) oder wort-se­ quentiell (2 Bytes) sein kann.

Diese Aufgabe wird durch eine 8-Bit-Steuereinrichtung mit mehreren Kanälen für den Informationsaustausch gelöst, welche für alle Kanäle gemeinsam ein Zwischen-Adressenre­ gister, einen Zwischenregister-Bytezähler, eine Schaltung zum Einstellen der Adresse, eine Schaltung zum Einstellen der Byteanzahl, ein Ausgangs-Adressenpuffer, eine Schal­ tung zum Erkennen der Bedingung für das Ende des Zählens, eine Schaltung für die interne Steuerung, eine Schaltung für die Prioritätskodierung und eine Schaltung zum Bestim­ men des Informationsaustausch-Typs enthält. Jeder Infor­ mationsaustauschkanal enthält eigene Register der laufen­ den Adresse, Register der laufenden Byteanzahl und Infor­ mationsaustausch-Register, bei welchem die Adressenaus­ gänge des Zwischen-Adressenregisters an die Informations­ eingänge des Ausgangs-Adressenpuffers angeschlossen sind, dessen Informationsausgänge eine Ausgabe-Adressenschiene der 8-Bit-Steuereinrichtung für direkten Zugriff sind. Die Ausgänge für die Freigabe des Kanals der Schaltung für die Prioritätskodierung stehen in Verbindung mit den korrespondierenden Eingängen des Registers der laufenden Adresse, des Registers der laufenden Byteanzahl, des Re­ gisters für die Betriebsweise des Informationsaustausches und der Schaltung zum Bestimmen des Informationsaustausch­ typs. Die Informationsausgänge für die Größe der Einheit sind mit den korrespondierenden Eingängen der Schaltung zum Bestimmen des Informationsaustauschtyps und der Schal­ tung zum Erkennen der Bedingung für das Zählende verbun­ den, deren Ausgang für das Zählende mit dem korrespondie­ renden Eingang der Schaltung zum Bestimmen des Informa­ tionsaustauschtyps in Verbindung steht und ein Steueraus­ gang der 8-Bit-Steuereinrichtung für direkten Zugriff ist. Der Null-Adressenausgang der Adressenausgänge des Zwischen-Adressenregisters ist an den korrespondierenden Eingang der Schaltung zum Bestimmen des Informationsaus­ tauschtyps angeschlossen, deren Steuerausgang für die Freigabe einer wort-sequentiellen Einstellung und deren Steuerausgang für die Freigabe einer Byte-sequentiellen Einstellung mit den korrespondierenden Eingängen der Schal­ tung zum Einstellen der Adresse und der Schaltung zum Einstellen der Byteanzahl verbunden sind. Der Eingang- Ausgang zum Steuern des Wortaustausches ist ein Eingang- Ausgang der 8-Bit-Steuereinrichtung für direkten Zugriff; die Eingänge zum Definieren der Betriebsweise des Infor­ mationsaustausches stehen in Verbindung mit den korres­ pondierenden Ausgängen des Registers der Betriebsweise des Informationsaustausches; die Eingänge für die Aus­ tauschsteuerung, der Eingang für die Adressenspeicherung und der Eingang für die Freigabe der Adresse sind an die korrespondierenden Ausgänge der Schaltung für die interne Steuerung angeschlossen und sind Steuerausgänge der 8- Bit-Steuereinrichtung; der Steuer-Takteingang und der Steuereingang für die Ausgangseinstellung sind Steuerein­ gänge der 8-Bit-Steuereinrichtung und sind mit den korres­ pondierenden Eingängen der Schaltung für die interne Steu­ erung verbunden, der Ausgang zur Freigabe der Einstellung derselben steht mit den korrespondierenden Eingängen der Schaltung für die Einstellung der Byteanzahl und der Schal­ tung für die Einstellung der Adresse in Verbindung, deren Ausgang zum Einstellen der Byteanzahl an den korrespon­ dierenden Eingang des Zwischenregister-Bytezählers ange­ schlossen ist und ein Ausgang zum Einstellen der Adresse ist mit dem korrespondierenden Eingang des Zwischen-Adres­ senregisters verbunden.

Die Schaltung zum Bestimmen des Informationsaustauschtyps enthält eine Einheit zum Erkennen der Bedingung für den Wortaustausch, eine Einheit zum Steuern der Eingabe/Ausgabe und eine Einheit zum Steuern der Einstellung, wobei die Informationseingänge für die Größe der Einheit und der Null-Adresseneingang der Schaltung zum Bestimmen des In­ formationsaustauschtyps Steuereingänge der Einheit zum Erkennen der Bedingung für einen Wortaustausch sind; die Eingänge zum Definieren der Betriebsweise des Informa­ tionsaustausches sind mit den korrespondierenden Eingän­ gen der Einheit zum Steuern der Eingabe/Ausgabe verbunden und sind Steuereingänge der Schaltung zum Bestimmen des Informationsaustauschtyps, deren Steuer-Takteingang, deren Eingang für das Zählende und deren Eingang für die Freigabe der Adresse Steuereingänge der Einheit zum Steuern der Eingabe/Ausgabe sind, deren Eingänge zur Austauschsteue­ rung und deren Steuereingang für die Ausgangseinstellung Steuereingänge der Schaltung zum Bestimmen des Informa­ tionsaustauschtyps sind; sie sind mit den korrespondieren­ den Eingängen der Einheit zum Steuern der Einstellung ver­ bunden. Der Ausgang für die Freigabe des wort-sequentiel­ len Austauschs und der Ausgang für die Freigabe des Byte­ sequentiellen Austauschs derselben sind Steuerausgänge der Schaltung zum Bestimmen des Informationsaustausch­ typs; ihr Eingang zum Bestimmen des Austauschtyps steht in Verbindung mit dem korrespondierenden Ausgang der Ein­ heit zum Steuern der Eingabe/Ausgabe, deren Eingang für die Adressenspeicherung ein Eingang der Schaltung zum Bestimmen des Informationsaustauschtyps ist; ein Eingang zum Erkennen der Bedingung für den Wortaustausch mit ei­ nem gekürzten Zyklus und ein Eingang zum Erkennen der Bedingung für den Wortaustausch mit einem normalen Zyklus sind Ausgänge der Einheit zum Erkennen der Bedingung ei­ nes Wortaustausches, und ihr Eingang/Ausgang zum Steuern des Wortaustausches steht in Verbindung mit den korrespon­ dierenden Eingängen der Einheit zum Erkennen der Bedin­ gung für den Wortaustausch und der Einheit zum Steuern der Einstellung und ist ein Eingang/Ausgang der Schaltung zum Bestimmen des Informationsaustauschtyps.

Ein Vorteil der Erfindung besteht darin, daß die Einstel­ lung des Zwischen-Adressenregisters und des Zwischenre­ gister-Bytezählers mit einer oder zwei Einsen sein kann. Infolgedessen kann der Informationsaustausch bei direktem Zugriff in einem 16-Bit Mikroprozessorsystem Byte-sequen­ tiell oder wort-sequentiell sein, was zur Erhöhung seiner Leistung führt.

Anhand des in der Zeichnung gezeigten Ausführungsbeispiels wird die Erfindung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer 8-Bit-Steuereinrichtung für direkten Zugriff,

Fig. 2 ein Blockschaltbild der Schaltung zum Bestimmen des Informationsaustauschtyps,

Fig. 3 ein beispielsweises Zeitdiagramm des Informations­ austausches in Einzel-Betriebsart des direkten Zugriffs und

Fig. 4 ein beispielsweises Zeitdiagramm des Informations­ austausches in Block-Betriebsart des direkten Zugriffs.

Die erfindungsgemäße 8-Bit-Steuereinrichtung für direkten Zugriff mit mehreren Informationsaustausch-Kanälen (Fig. 1) enthält für alle Kanäle gemeinsam ein Zwischen-Adres­ senregister 1, einen Zwischenregister-Bytezähler 2, eine Schaltung 3 zum Einstellen der Adresse, eine Schaltung 4 zum Einstellen der Byteanzahl 4, ein Ausgabe-Adressenpuffer 5, eine Schaltung 6 zum Erkennen der Bedingung für das Zählende, eine Schaltung 7 für die interne Steuerung, eine Schaltung 8 für die Prioritätskodierung und eine Schaltung 9 zum Bestimmen des Informationsaustauschtyps. Jeder Informationsaustausch-Kanal enthält ein Register 10 der laufenden Adresse, ein Register 11 der laufenden Byte­ anzahl und ein Register 12 der Betriebsart des Informa­ tionsaustausches. Die Adressenausgänge 13 des Zwischen- Adressenregisters 1 sind an die Informationseingänge des Ausgabe-Adressenpuffers 5 angeschlossen, dessen Informa­ tionsausgänge eine Ausgabe-Adressenschiene 14 der 8-Bit- Steuereinrichtung ist; der Ausgang für die Freigabe des Kanals 15 der Schaltung 8 für die Prioritätskodierung steht in Verbindung mit den korrespondierenden Eingängen des Registers 10 der laufenden Adresse, des Registers 11 der laufenden Byteanzahl, des Registers 12 für die Betriebsart des Informationsaustausches und der Schaltung 9 zum Bestimmen des Informationsaustauschtyps; die Infor­ mationsausgänge 16 für die Größe der Einheit sind an die korrespondierenden Eingänge der Schaltung 9 zum Bestimmen des Informationsaustauschtyps und der Schaltung 6 zum Erkennen der Bedingung für Zählende angeschlossen, deren Ausgang 17 für das Zählende mit dem korrespondierenden Eingang der Schaltung 9 zum Bestimmen des Informations­ austauschtyps verbunden ist und stellt einen Steueraus­ gang der 8-Bit-Steuereinrichtung dar; der Null-Adressen­ ausgang 18 der Adressenausgänge 13 des Zwischen-Adressen­ registers 1 steht in Verbindung mit dem korrespondieren­ den Eingang der Schaltung 9 zum Bestimmen des Informa­ tionsaustauschtyps, deren Steuerausgang 19 für die Frei­ gabe der Wort-sequentiellen Einstellung und deren Steuer­ ausgang 20 für Freigabe der Byte-sequentiellen Einstel­ lung an den korrespondierenden Eingängen der Schaltung 3 zum Einstellen der Adresse und der Schaltung 4 zum Ein­ stellen der Byteanzahl liegen. Die Eingabe-Ausgabe zum Steuern des Wortaustausches 21 ist eine Eingabe-Ausgabe der 8-Bit-Steuereinrichtung; die Eingänge 22 zum Definie­ ren der Betriebsart des Informationsaustausches sind mit den korrespondierenden Ausgängen des Registers 12 für die Betriebsart des Informatonsaustausches 12 verbunden, die Eingänge 23 zum Steuern des Informationsaustausches, der Eingang zum Speichern der Adresse 24 und der Eingang für die Freigabe der Adresse 25 stehen mit den korrespon­ dierenden Ausgängen der Schaltung 7 für die interne Steue­ rung und sind Steuerausgänge der 8-Bit-Steuereinrichtung; der Steuer-Takteingang 26 und der Steuereingang für Aus­ gangseinstellung 27 sind Steuereingänge der 8-Bit-Steuer­ einrichtung und stehen in Verbindung mit den korrespon­ dierenden Eingängen der Schaltung 7 für die interne Steue­ rung deren Ausgang 28 für die Freigabe der Einstellung an die korrespondierenden Eingänge der Schaltung 4 zum Einstellen der Byteanzahl und der Schaltung 3 zum Ein­ stellen der Adresse angeschlossen ist, deren entsprechen­ der Ausgang 29 zum Einstellen der Byteanzahl mit dem kor­ respondierenden Eingang des Zwischenregister-Bytezählers 2 verbunden ist. Ein Ausgang zum Einstellen der Adresse 30 ist an den korrespondierenden Eingang des Zwischen- Adressenregisters 1 angeschlossen.

Die in Fig. 2 gezeigte Schaltung 9 zum Bestimmen des Infor­ mationsaustauschtyps enthält eine Einheit 31 zum Erken­ nen der Bedingung für den Wortaustausch, eine Einheit 32 zum Steuern der Eingabe/Ausgabe und eine Einheit 33 zum Steuern der Einstellung, wobei die Informationseingänge 16 für die Größe der Einheit und der Null-Adresseneingang 18 der Schaltung 9 zum Bestimmen des Informationsaustausch­ typs Steuereingänge der Einheit 31 zum Erkennen der Be­ dingung für einen Wortaustausch sind; die Eingänge 22 zum Definieren der Betriebsart des Informationsaustausches stehen in Verbindung mit den korrespondierenden Eingängen der Einheit 31 zum Erkennen der Bedingung für den Wort­ austausch und sind Steuereingänge der Schaltung 9 zum Be­ stimmen des Informationsaustauschtyps, wobei ihr Steuer- Takteingang 26, der Eingang 17 für das Zählende und der Eingang 25 für die Freigabe der Adresse Steuereingänge der Einheit 32 zum Steuern der Eingabe/Ausgabe sind, wobei ihre Eingänge 23 zum Steuern des Austausches und der Steuer­ eingang für Ausgangseinstellung 27 Steuereingänge 9 der Schaltung zum Bestimmen des Informationsaustausch­ typs sind; sie stehen in Verbindung mit den korrespondie­ renden Eingängen der Einheit 33 zum Steuern der Einstel­ lung. Der Ausgang 19 für die Freigabe des ort-sequentiel­ len Austauschs und der Ausgang 20 für die Freigabe des Byte-sequentiellen Austauschs sind Steuerausgänge der Schal­ tung 9 zum Bestimmen des Informationsaustauschtyps, wäh­ rend ihr Eingang 34 zum Einstellen des Austauschtyps an den korrespondierenden Ausgang der Einheit 32 zum Steuern der Eingabe/Ausgabe angeschlossen ist, deren Eingang 24 zum Speichern der Adresse ein Eingang der Schaltung 9 zum Bestimmen des Informationsaustauschtyps ist; ein Eingang 35 zum Erkennen der Bedingung für einen Wortaustausch mit einem gekürzten Zyklus und ein Eingang 36 zum Erkennen der Bedingung für einen Wortaustausch mit einem normalen Zyklus 36 sind Ausgänge der Einheit 31 zum Erkennen der Bedingung für den Wortaustausch. Ihre Eingabe/Ausgabe 21 zum Steuern eines Wortaustausches ist an die korrespon­ dierenden Eingänge der Einheit 31 zum Erkennen der Bedin­ gung für den Wortaustausch und der Einheit 33 zum Steuern der Einstellung angeschlossen und ist eine Eingabe/ Ausgabe der Schaltung 9 zum Bestimmen des Informationsaus­ tauschtyps.

Die Wirkungsweise der erfindungsgemäßen 8-Bit-Steuerein­ richtung ist die folgende. Das Mikroprozessorsystem stellt die an dieses angeschlossene 8-Bit-Steuereinrichtung in den Ausgangszustand ein, indem es ihren Eingang 27 für die Ausgangseinstellung für eine gewisse Zeit aktiviert, wonach es diesen initialisiert und zeichnet im Register 10 der laufenden Adressen die Ausgangsadresse des Infor­ mationspuffers im Speicher auf, im Register 11 der laufen­ den Byteanzahl, die Größe des Informationspuffers im Spei­ cher, in der Schaltung 8 für die Prioritätskodierung, den Kode der Prioritätsdisziplin der Bedienung der Anforde­ rungen für einen direkten Zugriff (fixierte Priorität oder eine Rotation der Priorität) und im Register der Betriebs­ art des Informationsaustausches 12 jedes Kanals den Kode der Betriebsart des Informationsaustausches über den Kanal. Die 8-Bit-Steuereinrichtung hat zwei Haupt-Betriebsarten des Informationsaustausches: Einzelübertragung und Block­ übertragung; alle anderen Übertragungen sind ihre Ablei­ tungen. Die Hauptunterschiede dieser beiden Betriebsarten des Informationsaustausches bestehen darin, daß bei der Einzelübertragung für jede Anfrage für einen direkten Zu­ griff nur eine Informationseinheit übertragen wird, der Informationsaustauschzyklus ist normal (während jedes Zyklus wird der Ausgang für Adressenspeicherung 24 akti­ viert) und die ganze Adresse kann in dem externen Regi­ ster gespeichert werden. Bei Blockübertragung wird für jede Anfrage (Anforderung) für einen direkten Zugriff ein Informationsblock übertragen, alle Zyklen des Informations­ austausches sind um einen Takt gekürzt, nur der erste Über­ tragungszyklus ist normal und nur bei ihm ist der Ausgang 24 für die Adressenspeicherung aktiviert, bei welchem die höchststelligen Adressen im externen Register gespeichert werden. Die letztstelligen Adressen werden direkt von der 8-Bit-Steuereinrichtung aufrechterhalten und werden in jedem folgenden Zyklus des Austausches über den Kanal ein­ gestellt.

Nachdem die 8-Bit-Steuereinrichtung initialisiert ist, kann sie bei einer Anfrage für die Bedienung in der Be­ triebsart direkter Zugriff von der Eingabe/Ausgabe-Ein­ richtung die Steuerfunktionen auf der Mikroprozessorschiene übernehmen, wenn sie vom Mikroprozessorsystem eine Bestä­ tigung für die Befreiung derselben erhält. Der Austausch­ zyklus über den Kanal bei direktem Zugriff wird von der Schaltung 7 für die interne Steuerung gesteuert, welche ihren Ausgang 25 für die Freigabe der Adresse aktiviert und schaltet die Schaltung 9 zum Bestimmen des Austausch­ typs ein. Wenn der Kanal, auf dem eine Anforderung für einen direkten Zugriff ist, die höchste Priorität hat, aktiviert die Schaltung 8 zum Kodieren der Prioritäten ihren Ausgang 15 für die Freigabe des Kanals. Demzufolge wird bei Einzelübertragung zu Beginn jedes Austauschzyk­ lus und bei Blockübertragung zu Beginn nur des ersten Austauschzyklus über den Kanal der Inhalt seines Registers 10 der laufenden Adresse und seines Registers 11 der lau­ fenden Byteanzahl im Zwischen-Adressenregister 1 bzw. im Zwischenregister-Bytezähler 2 aufgezeichnet. Das Zwi­ schen-Adressenregister 1 enthält die Adresse der Speicher­ zelle, mit welcher der Informationsaustausch bei direk­ tem Zugriff verwirklicht wird. Der Zwischen-Register-Byte­ zähler 2 enthält die unmittelbare Byteanzahl, welche bei direktem Zugriff zu übertragen bleibt. Das Zwischen-Adres­ senregister 1 aktiviert dabei seine Adressenausgänge 13, der Ausgabe-Adressenpuffer 5 aktiviert die Ausgabe-Adres­ senschiene 14, der Zwischenregister-Bytezähler 2 akti­ viert seine Informationsausgänge 16 für die Größe der Einheit, die Einheit 13 zum Erkennen der Bedingung für einen Wortaustausch der Schaltung 9 zum Bestimmen des Informationsaustauschtyps kontrolliert den Zustand des Null-Adressenausganges 18 des Zwischen-Adressenregisters 1 und die Informationsausgänge 16 für die Größe der Einheit des Zwischenregister-Bytezählers 2. Wenn zu Beginn jedes normalen Austauschzyklus über den Kanal der Null-Adres­ senausgang 18 des Zwischen-Adressenregisters 1 aktiviert ist (die Adresse der gewählten Zelle vom Speicher ist ungerade), unabhängig vom Inhalt des Zwischenregister- Bytezählers 2, aktiviert die Einheit 31 zum Erkennen der Bedingung für einen Wortaustausch der Schaltung 9 zum Bestimmen des Informationsaustauschtyps ihren Ausgang 36 für die Anzeige der Bedingung für einen Wortaustausch mit einem normalen Zyklus nicht. Zu Beginn des normalen Austauschzyklus über den Kanal aktiviert die Schaltung 7 für die interne Steuerung ihren Ausgang 24 zum Speichern der Adresse und die Einheit 32 zum Steuern der Eingabe/ Ausgabe schaltet den Ausgang 21 zum Steuern des Wortaus­ tausches vom dritten Zustand in einen inaktiven. Nach einer Zeitdauer gleich der Zeit zum Speichern der Adresse der Speicherzelle inaktiviert die Schaltung 7 für die interne Steuerung ihren Ausgang 24 zum Speichern der Adres­ se und die Einheit 32 zum Steuern der Eingabe/Ausgabe schaltet den Ausgang 21 zum Steuern eines Wortaustausches vom inaktiven in den dritten Zustand um. Dieselbe Reihen­ folge von Operationen wird verwirklicht, auch wenn zu Beginn eines normalen Austauschzyklus über den Kanal der Null-Adressenausgang 18 des Zwischen-Adressenregisters 1 inaktiv ist (die Adresse der gewählten Speicherzelle ist gerade), und die Informations-Ausgänge 16 für die Größe der Einheit des Zwischenregister-Bytezählers 2 zeigen, daß die Byteanzahl, die mit dem Speicher zu übertragen wird, gleich Eins ist.

Wenn zu Beginn eines normalen Austauschzyklus über den Kanal der Adressenausgang 18 des Zwischen-Adressenregi­ sters 1 inaktiv ist und die Informationsausgänge 16 für die Größe der Einheit des Zwischenregister-Bytezählers 2 zeigen, daß die Anzahl der Bytes, welche zum oder vom Speicher zu übertragen sind, größer als eine Eins sind, aktiviert die Einheit 31 zum Erkennen der Bedingung eines Wortaustausches der Schaltung 9 zum Bestimmen des Infor­ mationsaustauschtyps ihren Ausgang 36 für einen Wortaus­ tausch mit einem normalen Zyklus. Zu Beginn des normalen Austauschzyklus über den Kanal aktiviert die Schaltung 7 für die interne Steuerung ihren Ausgang 24 zum Speichern der Adresse und die Einheit 32 zum Steuern der Eingabe/ Ausgabe schaltet ihren Ausgang 21 zum Steuern eines Wort­ austausches vom dritten Zustand in einen aktiven um. Nach einer Zeitdauer gleich der Zeit zum Speichern der Adresse der Speicherzelle inaktiviert die Schaltung 7 für die interne Steuerung ihren Ausgang 24 zum Speichern der Adres­ se und die Einheit 32 zum Steuern der Eingabe/Ausgabe schaltet den Ausgang 21 zum Steuern eines Wortaustausches von einem aktiven in den dritten Zustand um.

Der Informationsaustausch zwischen dem Speicher und der Eingabe/Ausgabe-Vorrichtung bei direktem Zugriff kommt zustande, wenn die Schaltung 7 für die interne Steuerung ihre Ausgänge 23 zum Steuern des Austausches aktiviert, wobei die Einheit 32 zum Steuern der Eingabe/Ausgabe ihren Eingang 21 zum Steuern eines Wortaustausches freigibt und ihren Ausgang 34 für die Bestimmung des Austausch­ typs aktiviert.

Wenn während des aktiven Zustands der Ausgänge zum Steuern des Austausches 23 der Schaltung 7 für die interne Steue­ rung die Eingabe/Ausgabe-Einrichtung den Eingang 21 zum Steuern eines Wortaustausches aktiviert, aktiviert die Einheit 33 zum Steuern der Einstellung den Ausgang 19 für die Freigabe einer Wort-sequentiellen Einstellung, wobei die Schaltung 3 zum Einstellen der Adresse und die Schaltung 4 zum Einstellen der Byteanzahl den Inhalt des Zwischen-Adressenregisters 1 und des Zwischenregister- Bytezählers 2 mit zwei Einsen umstellen.

Wenn während des aktiven Zustandes der Ausgänge 23 zum Steuern des Austausches der Schaltung 7 für die interne Steuerung die Eingabe-Ausgabe-Einrichtung 21 den Eingang zum Steuern eines Wortaustausches nicht aktiviert, akti­ viert die Einheit 33 zum Steuern der Einstellung den Aus­ gang 20 für die Freigabe einer Byte-sequentiellen Einstel­ lung, wobei die Schaltung zum Einstellen der Adresse 3 und die Schaltung zum Einstellen der Byteanzahl 4 den Inhalt des Zwischen-Adressenregisters 1 und des Zwischen­ register-Bytezählers 2 auf Eins umstellen.

Bei Block-Betriebsart mit direktem Zugriff sind alle Zyk­ len des Austausches über den Kanal nach dem ersten gekürzt und die Schaltung 7 für die interne Steuerung aktiviert ihren Ausgang 24 zum Speichern der Adresse nicht. In Ab­ hängigkeit vom Moment der Umstellung des Zwischen-Adres­ senregisters 1 und des Zwischenregister-Bytezählers 2 kann in Block-Betriebsart die 8-Bit-Steuereinrichtung unter­ schiedlich funktionieren. Wenn die Umstellung der Zwi­ schenregister 1 und 2 während des laufenden Informations­ austausches erfolgt, funktioniert die 8-Bit-Steuereinrich­ tung auch in der Block-Betriebsart auf die oben beschrie­ bene Weise. Wenn die Umstellung der Zwischenregister 1 und 2 nach Vollendung des laufenden Informationsaustau­ sches erfolgt, kann die 8-Bit-Steuereinrichtung bei Block­ Betriebsart einen Voraussage-Algorithmus benutzen. Am Ende des ersten Zyklus (normaler) eines Austausches über den Kanal, bevor die Schaltung 7 für die interne Steue­ rung ihre Ausgänge 23 zum Steuern des Austausches inakti­ viert, überprüft die Einheit 31 zum Erkennen der Bedin­ gung für einen Wortaustausch den Zustand ihres Null-Adres­ seneingangs 18, ihres Eingangs 21 zum Steuern des Wortaus­ tausches und ihre Informationseingänge 16 für die Größe der Einheit.Wenn der Null-Adresseneingang 18 inaktiv ist (die Adresse der gewählten Speicherzelle ist gerade), ist der Eingang 21 zum Steuern eines Wortaustausches aktiv (die Zwischenregister werden mit zwei Einsen umgestellt) und die Informationseingänge 16 für die Größe der Einheit zeigen, daß die für einen Austausch mit dem Speicher ge­ bliebenen Bytes mehr als drei sind. Im nächsten gekürzten Zyklus des Austausches über den Kanal aktiviert die Ein­ heit 32 zum Steuern der Eingabe/Ausgabe ihren Ausgang 21 zum Steuern des Wortaustausches für eine Zeitdauer gleich der Hochzeit der Taktperiode des Steuer-Taktein­ ganges 26, bevor die Schaltung 7 für die interne Steue­ rung ihre Ausgänge zum Steuern des Austausches 23 akti­ viert. Wenn der Null-Adresseneingang 18 und der Eingang 21 zum Steuern eines Wortaustausches 21 inaktiv sind (die Zwischenregister werden mit einer Eins umgestellt) und die Informatonseingänge 16 für Größe der Einheit zei­ gen, daß die für einen Austausch mit dem Speicher geblie­ benen Bytes mehr als drei sind, aktiviert im nächsten gekürzten Austauschzyklus über den Kanal die Einheit 32 zum Steuern der Eingabe/Ausgabe den Ausgang 21 zum Steuern des Wortaustausches für eine Zeitdauer gleich der Hochzeit der Taktperiode des Steuer-Takteingangs 26 nicht, bevor die Schaltung 7 für die interne Steuerung die Ausgänge 23 zum Steuern des Austausches aktiviert.

Wenn der Null-Adresseneingang 18 aktiv ist, ist der Ein­ gang 21 zum Steuern des Wortaustausches inaktiv (die Zwi­ schenregister werden auf Eins umgestellt) und die Infor­ mationseingänge 16 für Größe der Einheit zeigen, daß die für den Austausch mit dem Speicher gebliebenen Bytes mehr als drei sind, aktiviert im nächsten gekürzten Austausch­ zyklus über den Kanal die Einheit 32 zum Steuern der Ein­ gabe/Ausgabe ihren Ausgang 21 zum Steuern des Wortaus­ tausches für eine Zeitdauer gleich der Hochzeit der Takt­ periode des Steuer-Takteingangs 26, bevor die Schaltung 7 für die interne Steuerung ihre Ausgänge zum Steuern des Austausches 23 aktiviert.

Wenn der Null-Adresseneingang 18 inaktiv ist, ist der Eingang zum Steuern des Wortaustausches 21 aktiv (die Zwischenregister werden auf Einsen umgestellt) und die Informationseingänge 16 für die Größe der Einheit zeigen, daß die für einen Austausch mit dem Speicher verbliebenen Bytes mehr als drei sind, inaktiviert die Einheit 32 zum Steuern der Eingabe/Ausgabe im nächsten gekürzten Aus­ tauschzyklus über den Kanal ihren Ausgang 21 zum Steuern des Wortaustausches für eine Zeitdauer gleich der Hoch­ zeit (high time) der Taktperiode des Steuer-Takteinganges 26, bevor die Schaltung 7 für die interne Steuerung ihre Ausgänge zum Steuern des Austausches 23 aktiviert.

Wenn die Informationseingänge 16 für die Größe der Ein­ heit zeigen, daß die für den Austausch mit dem Speicher verbliebenen Bytes drei sind, und der Null-Adressenein­ gang 18 inaktiv, während der Eingang 21 zum Steuern des Wortaustausches aktiv ist (die Zwischenregister werden mit zwei Einsen umgestellt), oder der Null-Adressenein­ gang 18 ist aktiv und der Eingang 21 zum Steuern des Wort­ austausches ist inaktiv (die Zwischenregister werden mit einer Eins umgestellt), oder der Null-Adresseneingang 18 ist aktiv und der Eingang 21 zum Steuern des Wortaus­ tausches ist aktiv (die Zwischenregister werden mit zwei Einsen umgestellt), aktiviert die Einheit 32 zum Steuern der Eingabe/Ausgabe im nächsten (letzten) gekürzten Aus­ tauschzyklus über den Kanal ihren Ausgang 21 zum Steuern des Wortaustausches für eine Zeitdauer gleich der Hochzeit (high time) der Taktperiode des Steuer-Takteingangs 26 nicht, bevor die Schaltung 7 für die interne Steuerung ihre Ausgänge 23 zum Steuern des Austausches aktiviert. Wenn der Null-Adresseneingang 18 aktiv und der Eingang 21 zum Steuern des Wortaustausches inaktiv ist (die Zwi­ schenregister werden auf eine Eins umgestellt) und die Informationseingänge 16 für die Größe der Einheit zeigen, daß die zum Austausch übriggebliebenen Bytes drei sind, aktiviert im nächsten (letzten) Austauschzyklus über den Kanal die Einheit 32 zum Steuern der Eingabe/Ausgabe ih­ ren Ausgang 21 zum Steuern des Wortaustausches für eine Zeitdauer gleich der Hochzeit (high time) der Taktperiode des Steuer-Takteingangs 26, bevor die Schaltung 7 für die interne Steuerung ihre Ausgänge 23 zum Steuern des Aus­ tausches aktiviert.

Wenn der Null-Adresseneingang 18 aktiv und der Eingang 21 zum Steuern des Wortaustausches inaktiv ist (die Zwi­ schenregister werden auf eine Eins umgestellt) und die Informationseingänge 16 für die Größe der Einheit zei­ gen, daß die zum Austausch übriggebliebenen Bytes drei sind, aktiviert im nächsten (letzten) Austauschzyklus über den Kanal die Einheit 32 zum Steuern der Einga­ be/Ausgabe ihren Ausgang 21 zum Steuern des Wortaus­ tausches für eine Zeitdauer gleich der Hochzeit (high time) der Taktperiode des Steuer-Takteingangs 26, bevor die Schaltung 7 für die interne Steuerung ihre Ausgänge 23 zum Steuern des Austauschs aktiviert.

Bei Block-Betriebsart des direkten Zugriffs, wenn die Infornationsausgänge 16 für die Größe der Einheit zeigen, daß die für den Austausch mit dem Speicher zurückgeblie­ benen Bytes weniger als drei sind, aktiviert im nächsten (letzten) gekürzten Austauschzyklus über den Kanal die Einheit 32 zum Steuern der Eingabe/Ausgabe ihren Ausgang 21 zum Steuern des Wortaustausches für eine Zeitdauer gleich der Hochzeit (high tine) der Taktperiode des Steuer- Takteingangs nicht, bevor die Schaltung 7 für die interne Steuerung ihre Ausgänge 23 zum Steuern des Austausches aktiviert, oder beim Nullsetzen des Zwischenregister-Byte­ zählers 2 aktiviert die Schaltung 6 zum Erkennen der Be­ dingung für das Zählende ihren Ausgang 17 für das Zählende und die Einheit 32 zum Steuern der Eingabe/Ausgabe steuert nicht den Eingang/Ausgang 21 zum Steuern des Wortaustau­ sches, bis das Mikroprozessorsystem im Register 11 der laufenden Byteanzahl nicht einen neuen Wert aufzeichnet.

Claims (2)

1. 8-Bit-Steuereinrichtung für direkten Zugriff mit mehre­ ren Informationsaustausch-Kanälen, die für alle Kanäle gemeinsam ein Zwischen-Adressenregister (1), einen Zwischenregister-Bytezähler (2), eine Schaltung (3) zum Einstellen der Adresse, eine Schaltung (4) zum Einstellen der Byteanzahl, dessen Ausgangs-Adressenpuffer (5), eine Schaltung (6) zum Erkennen der Bedingung für das Zählende, eine Schaltung (7) für die interne Steuerung und eine Schaltung (8) zum Kodieren der Priorität ent­ hält, wobei jeder Informationsaustausch-Kanal ein Re­ gister (10) der laufenden Adresse, ein Register (11) der laufenden Byteanzahl und ein Register (12) der Betriebsart des Informationsaustausches enthält, wobei die Adressenausgänge (13) des Zwischen-Adressenregi­ sters (1) mit den Informationseingängen des Ausgabe- Adressenpuffers (5) in Verbindung stehen, dessen Infor­ mationsausgänge (14) eine Ausgabe-Adressenschiene der 8-Bit-Steuereinrichtung sind, wobei der Ausgang für die Freigabe des Kanals der Schaltung (8) zum Kodie­ ren der Priorität in Verbindung mit den korrespondie­ renden Eingängen des Registers (10) der laufenden Adres­ se, des Registers (11) der laufenden Byteanzahl und des Registers (12) für die Betriebsweise des Informations­ austausches steht, wobei die Informationsausgänge (16) für die Größe der Einheit des Zwischenregister-Byte­ zählers (2) an die korrespondierenden Eingänge der Schaltung (6) zum Erkennen der Bedingung für das Zähl­ ende angeschlossen sind, deren Ausgang für das Zählen­ de ein Steuerausgang der 8-Bit-Steuereinrichtung ist, wobei deren Ausgänge zum Steuern des Austausches, der Ausgang zum Speichern der Adresse, der Steuer-Taktein­ gang und der Steuereingang für die Ausgangseinstellung Steuereingänge und -ausgänge der Schaltung (7) für die interne Steuerung sind, deren Ausgang für die Frei­ gabe der Einstellung mit den korrespondierenden Ein­ gängen der Schaltung (4) zum Einstellen der Byteanzahl verbunden ist, deren Ausgang zum Einstellen der Adres­ se mit dem korrespondierenden Eingang des Zwischenre­ gisters (1) der Adresse verbunden ist, wobei der Aus­ gang zum Einstellen der Byteanzahl in Verbindung mit dem korrespondierenden Eingang des Zwischenregister- Bytezählers (2) steht, dadurch gekennzeich­ net, daß der Ausgang für die Freigabe des Kanals (15) der Schaltung (8) zum Kodieren der Priorität, die Informationsausgänge (16) für die Größe der Ein­ heit des Zwischenregister-Bytezählers (2), der Ausgang (17) für das Zählende der Schaltung (6) zum Erkennen der Bedingung für das Zählende, der Null-Adressenaus­ gang (18) der Adressenausgänge (13) des Zwischen-Adres­ senregisters (1), die Ausgänge (22) zum Definieren der Betriebsart des Informationsaustausches des Regi­ sters (12) der Betriebsart des Informationsaustausches des Kanals, die Ausgänge (23) zum Steuern des Austau­ sches, der Ausgang (24) zum Speichern der Adresse und der Ausgang (25) für die Freigabe der Adresse (25) der Schaltung (7) für die interne Steuerung an die korrespondierenden Eingänge der Schaltung (9) zum Be­ stimmen des Typs des Informationsaustausches angeschlos­ sen sind, daß der Steuer-Takteingang (26), der Steuer­ eingang (27) für die Ausgangseinstellung und der Ein­ gang/Ausgang (21) zum Steuern des Wortaustausches der­ selben Steuereingänge und -ausgänge der 8-Bit-Steuer­ einrichtung sind, und daß ihr Ausgang (20) für die Freigabe der Byte-sequentiellen Einstellung und ihr Ausgang (19) für die Freigabe der wort-sequen­ tiellen Einstellung in Verbindung mit den korrespondie­ renden Eingängen der Schaltung (3) zum Einstellen der Adresse (3) und der Schaltung (4) zum Einstellen der Byteanzahl (4) stehen.

2. 8-Bit-Steuereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung (9) zum Bestimmen des Typs des Informationsaustausches eine Einheit (31) zum Erkennen der Bedingung für einen Wortaustausch, eine Einheit (32) zum Steuern der Ein­ gabe/Ausgabe und eine Einheit (33) zum Steuern der Einstellung enthält, daß die Informationseingänge (16) für die Größe der Einheit und der Null-Adresseneingang (18) der Schaltung (9) zum Bestimmen des Typs des In­ formationsaustausches Steuereingänge der Einheit (31) zum Erkennen der Bedingung für einen Wortaustausch sind, daß die Eingänge (22) zum Definieren der Betriebs­ art des Informationsaustausches an die korrespondieren­ den Eingänge der Einheit (31) zum Erkennen der Bedin­ gung für den Wortaustausch angeschlossen sind und Steu­ ereingänge der Schaltung (9) zum Bestimmen des Typs des Informationsaustausches , der Steuer-Takteingang (26), der Eingang (17) für das Zählende und der Eingang (25) für die Freigabe der Adresse Steuereingänge der Einheit (32) zum Steuern der Eingabe/Ausgabe sind, deren Eingänge (23) zum Steuern des Austausches und der Steuergang für die Ausgangseinstellung (27) Steuer­ eingänge der Schaltung (9) zum Bestimmen des Typs des Informationsaustausches sind und mit den korrespondie­ renden Eingängen der Einheit (33) zum Steuern der Ein­ stellung verbunden sind, daß deren Ausgang (19) für die Freigabe des wort-sequentiellen Austausches und deren Ausgang (20) für die Freigabe des Byte-se­ quentiellen Austausches Steuerausgänge der Schaltung (9) zum Bestimmen des Typs des Informationsaustausches sind, während ihr Eingang (34) zum Definieren des Aus­ tauschtyps (34) mit den korrespondierenden Ausgang der Einheit (32) zum Steuern der Eingabe/Ausgabe ver­ bunden ist, deren Eingang zum Speichern der Adresse (24) ein Eingang der 8-Bit-Steuereinrichtung ist, und daß der Eingang und der Eingang (35) zum Erkennen der Bedingung für den Wortaustausch mit einem gekürzten Zyklus und der Eingang (36) zum Erkennen der Bedingung für einen Wortaustausch mit normalem Zyklus Ausgänge der Einheit (31) zum Erkennen der Bedingung für einen Wortaustausch sind, wobei ihr Eingang/Ausgang (21) zum Steuern eines Wortaustausches (21) mit den korres­ pondierenden Eingängen der Einheit zum Erkennen der Bedingung für einen Wortaustausch und der Einheit zum Steuern der Einstellung in Verbindung steht und ein Eingang/Ausgang der Schaltung (9) zum Bestimmen des Typs des Informationsaustausches ist.