DE2413224C2 - Adressenspeicher, insbesondere für Zeitvielfach-Fernsprechvermittlungsanlagen - Google Patents

Description

Die Erfindung betrifft einen Adressenspeicher mit ρ Zeilen, insbesondere für Raumvielfach- oder Zeitvielfachkoppelanordnungen in Fernsprechvermittlungsanlagen, dessen ρ Zeilen zyklisch ausgelesen werden.

In derartigen Anlagen werden Speichereinrichtungen hauptsächlich als Sprachspeicher und Adressenspeicher benötigt, wobei Adressenspeicher vorgesehen sind, die zur Adressierung des Sprachspeichers dienen, und solche, die zur Adressierung von durchzuschaltenden Koppelelementen dienen.

Normalerweise steht für eine Einschreib- und Ausleseoperation, die in einem Speicherplatz eines Speichers durchgeführt wird, eine bestimmte Zeitspanne dzur Verfugung. Während dieser Zeit wird z. B. eine Sprachinformation aus einer Zeile des Sprachspeichers ausgelesen und durch eine Sprachinformation der Gegenrichtung ersetzt.

Zwischen der Arbeitsweise eines Sprachspeichers und der eines Adressenspeichers besteht ein wesentlicher Unterschied: beim Sprachspeicher ist während jeder Zeitspanne d eine Einschreib- und Ausleseoperation erforderlich, beim Adressenspeicher ist dies nicht der Fall, denn die im Adressenspeicher enthaltenen Informationen ändern sich nur beim Aufbau oder Auslösen einer Verbindung, d. h., nur relativ selten muß eine Information in einem Adressenspeicher durch eine andere Information ersetzt werden. In bekannten Anlagen wird jedoch auch bei Adressenspeichern eine Einschreib- und Auslfseoperation für einen Kanal zusammen ausgeführt, wodurch schnelle Speicher und aufwendige Synchronisationseinrichtungen erforderlich werden, die nur unvollständig ausgenutzt werden.

Die Erfindung stellt sich zur Aufgabe, den Aufwand zum Betrieb eines zyklisch ausgelesenen Adressenspeichers zu reduzieren.

Sie löst diese Aufgabe dadurch, daß der Adressenspeicher aus zwei Adressenspeichereinheiten mit jeweils pll Zeilen besteht, deren Einschreib- und Ausleseoperationen mit Hilfe von logischen Schaltgliedern derart steuerbar sind, daß in die jeweils von zyklischem Auslesen betroffene Adressenspeichereinheit nicht eingeschrieben werden kann und daß während dieser Zeit bei der jeweils anderen Adressenspeichereinheit nur eingeschrieben, aber nicht ausgelesen werden kann.

Die Erfindung wird nun anhand von Figuren erläutert Es zeigt

F i g. 1 eine PCM-Zeitvielfachvermittlungsstelle, in der die Erfindung angewendet werden kann,

F i g. 2 die erfindungsgemäße Anordnung des Adressenspeichers,

Fig.3 Zeitdiagramme zur Veranschaulichung der Betriebsweise des Adressenspeichers.

F i g. 1 zeigt eine PCM-Zeitvielfachvermittlungsstelle mit Zeit-Raum-Zeit-Stufenfolge als Anwendungsbeispiel für die Erfindung. Die Bestandteile einer solchen Vermittlungsstelle und ihre Funktion sind allgemein bekannt, so daß hier nur ein kurzer Abriß gegeben werden soll. Es sind mehrere Zeitvielfachstufen vorhanden, von denen eine Eingangs-Zeitvielfachstufe / dargestellt ist Diese enthält eine Eingangsschaltung 4 mit Steuerschaltung 6, die insgesamt ρ Zeitkanäle auf j Eingangsleitungen erhält (z. B. /= 16 mit 512 Zeitkanälen), einen Sprachspeicher 5 mit ρ Zeilen, einen Adressenspeicner 7 mit ebenfalls ρ Zeilen und Ausgansregister 11 und 12.

Die Rsumvielfachstufe 2 ist ähnlich aufgebaut hier ist ein Koppelpunktadressenspeicher 15 mit einem Ausgangsregister 16 zur Adressierung der Koppelelemente in den Spalten 14c 14i ... 14_y vorgesehen; das Koppelfeld hat die Eingänge /ο, /ι, ... h und die Ausgänge O₀, O\,... Oy und wird über Steuereingänge Co, C\... Cy adressiert.

Die nächste Stufe ist wieder eine Zeitvielfachstufe, die Zeitvielfachstufe 3, die analog zur Zeitvielfachstufe 1 aufgebaut ist: Adressenspeicher 19 mit Ausgangsregister 22, Sprachspeicher 18 mit Ausgangsregister 23, Ausgangsschaltung 24.

Zur Steuerung der gesamten Anordnung dienen ein Rechner 8, eine Verteilerschaltung 9 und ein Taktgeber 10.

Die Erfindung beschäftigt sich mit den Adressenspeichern und ihrer Peripherie, in F i g. 1 mit 25, 26 und 27 bezeichnet.

Die ρ Zeilen dieser Adressenspeicher werden in einem Zeitintervall Γ zyklisch gelesen und gelegentlich werden neue Informationen eingeschrieben.

In Fig.3a ist dargestellt, wie der zeitliche Ablauf der Einschreib- und Ausleseoperationen ist. Dabei ist ί=125μ5 (Rahmendauer), p=512 und dementsprechend eine Schreib- und Lesezeit (L oder I) von 122 ns gewählt Schreibzeiten L und Lesezeiten /wechseln sich ab, d. h., während jeder Kanalzeit wird eine Zeile ausgelesen und danach eine andere Information eingeschrieben. Von dieser Betriebsart die für die Sprachspeicher erforderlich ist, macht die Erfindung für die Adressenspeicher keinen Gebrauch.

F i g. 2 zeigt, wie die Erfindung die Adressenspeicheranordnungen 25,26,27 realisiert.

Der erfindungsgemäße Adressenspeicher mit seiner Peripherie ist in zwei getrennte Adressenspeichereinheiten 28 und 29 aufgeteilt, von denen jeder p/2 Zeilen enthält Da der Auslesevorgang zyklisch abläuft, kann immer nur eine der Adressenspeichereinheiten, z. B. 28, betroffen sein. In die andere Adressenspeichereinheit 29 können während dieser Zeit Einschreibvorgänge staufinden. Die Erfindung teilt also auch die Einschreib-

und Ausleseoperationen abwechselnd den Adressenspeichereinheiten 28 und 29 zu. Dies hat den unmittelbaren Vorteil, daß zum Auslesen einer Zeile die doppelte Zeit zur Verfügung steht als bei der in F i g. 3a dargestellten Betriebsart Während aus einer Adressenspeichereinheit zyklisch ausgelesen wird, kann in die andere Adressenspeichereinheit wahlfrei eingeschrieben werden und dann umgekehrt.

Während jeweils einer halben Rahmendauer von 62£ μ5 kann eine Adressenspeichereinheit 28, 29 entweder nur eingeschrieben oder nur ausgelesen werden, er ist für die andere Operation gesperrt Diese erfindungsgemäße Betriebsart ist in F i g. 3b dargestellt

Nun treffen neue Adressen statistisch ein und es kann vorkommen, daß eine neue Adresse genau dann eintrifft wenn die Adressenspeichereinheit 28 oder 29, in die die neue Adresse eingeschrieben werden soll, gerade zyklisch ausgelesen wird und folglich für das Einschreiben gesperrt ist In diesem Fall kann die eintreffende neue Adresse entweder verzögert werdtn oder so lange zwischengespeichert werden, bis sie in »ihre« Zeile eingeschrieben werden kann. Eine Möglichkeit die Wartezeit einer neu eintreffenden Adresse zu verkürzen, besteht darin, während eines Zeitrahmens die alternierenden Lese- und Schreibperioden der Adressenspeichereinheiten nicht nur einmal, sondern mehrere Male abwechseln zu lassen, wie dies in F i g. 3c für einen zweimaligen Wechsel dargestellt ist

F i g. 2 zeigt weiterhin die Beschattung der Adressenspeichereinheiten 28 und 29, die nun beschrieben wird.

Wenn eine neue Verbindung aufgebaut werden soll, übermittelt der Rechner 8 über die Verteilerschaltung 9 einerseits über Leitungen 30 Adressenbits, die in eine der Adressenspeichereinheiten 28 oder 29 eingeschrieben werden sollen, und andererseits über logische Schaltungen die Adresse der Zeile der Adressenspeichereinheit, in die die Adressenbits eingeschrieben werden sollen. Eine solche Adresse besteht z. B. aus 8 Bits, die an eine ODER-Schaltung 31 der Adressenspeichereinheit 28 und eine ODER-Schaltung 32 der Adressenspeichereinheit gelangen. Dazu müssen UND-Schaltungen 33 bzw. 34 passiert werden, deren Steuereingänge vom Taktgeber 10 bedient werden. Diese UND-Schaltungen 33 und 34 können nicht gleichzeitig aktiviert werden, so daß niemals in beide Adressenspeicher 28, 29 gleichzeitig eingeschrieben werden kann. Hierzu werden sie von einem bestimmten Bit des Taktgebercodes gesteuert; das Λ-te Bit H aktiviert die UND-Schaltung 33 und sperrt die UND-Schaltung 34, wodurch während einer halben Rahmendauer von 62,5 μ5 in den Adressenspeicher 28 eingeschrieben werden kann.

Der Taktgeber 10 steuert auch jeden Ausleseschritt, indem er einerseits das achte Bit der Adresse der zu lesenden Zeile überträgt die aus der vorhergehenden Adresse gewonnen wird (zyklisches Auslesen), und andererseits das n-te Bit H, das die Schreib- und Lesephasen voneinander trennt Dazu dienen UND-Schaltungen 35 und 36 und die ODER-Schaltungen 31 und 32. Die UND-Schaltungen 3£ und 36 werden abwechselnd aktiviert (H=1 bzw. /7=1), wodurch die beiden Adressenspeichereinheiten nicht gleichzeitig ausgelesen werden können. Die Kombination der UND-Schaltungen 33 und 36 einerseits, und 34 und 35 andererseits bewirkt die sichere Trennung der Einschreib- und Auslesephasen der beiden Adressenspeichereinheiten 28 und 29.

Der Ausgang der Adressenspeichereinheiten wird

jü analog zum eben beschriebenen Adressiervorgang zum Einschreiben und Auslesen gesteuert UND-Schaltungen 37 und 38 sind abwechselnd aktiviert (H und H), dabei ist die UND-Schaltung 37 zusammen mit der UND-Schaltung 35 und die UND-Schaltung 38 zusammen mit der UND-Schaltung 36 aktiviert. Eine Exklusiv-ODER-Schaltung 39 überträgt die Adressenbits an die entsprechenden Ausgangsregister wie z. B. 11 oder22 in Fig. 1.

Bezugszeichen

Deutsch

Englisch

7, 15, 19

11, 12, 22, 23
14
24

25, 26, 27
28,29
30

31,32
33, 34, 35, 36, 37, 38

Zeitvielfachstufe

Raumvielfachstufe

Zeitvielfachsti-fe

Eingangsschaltung

Sprachspeicher

Steuerschaltung

Adressenspeicher

Rechner

Verteilerschaltung

Taktgeber

Ausgangsregister

Spalten des Koppelfeldes

Ausgangsschaltung

Adressenspeicher mit Beschallung

Adressenspeichereinheit

Leitungen

ODER-Schaltung

UND-Schaltung

(Input)time-division switch

space division switch

time division switch

input circuit

speech signal memory

circuit

address memories

computer assembly

interface

clock

register

multiplexers

output network circuit

assemblies

element

liaisons

OR-gate

AND-gate

Fortsetzung

Deutsch Englisch

13,39 Exklusiv-ODER-Schaltung exclusiv-OR-gate

/ Eingänge input

O Ausgänge output

C Steuereingänge control input

Hier/u 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Adressenspeicher mit ρ Zeilen, insbesondere für Raumvielfach- oder Zeitvielfachkoppelanordnungen in Fernsprechvermittlungsanlagen, dessen ρ Zeilen zyklisch ausgelesen werden, dadurch gekennzeichnet, daß er aus zwei Adressenspeichereinheiten (28, 29) mit jeweils p/2 Zeilen besteht, deren Einschreib- und Auslcseoperationen mit Hilfe von logischen Schaltgliedern (31 ... 39) derart steuerbar sind, daß in die jeweils vom zyklischen Auslesen betroffene Adressenspeichereinheit (z. B. 28) nicht eingeschrieben werden kann und daß während dieser Zeit bei der jeweils anderen Adressen-Speichereinheit (29) nur eingeschrieben, aber nicht ausgelesen werden kann.

2. Adressenspeicher nach Anspruch 1, dadurch gekennzeichnet, daß ein Teil der logischen Schaltglieder (31 ... 39) von emem bestimmten Bit (H), bzw. dessen Inversem (H), innerhalb der Bitfolge eines Taktgebers (10) oder Zählers aktiviert wird und daß dadurch nach Ablauf des zyklischen Auslesens in einer Adressenspeichereinheit die Umschaltung der Betriebsart der beiden Adressen-Speichereinheiten (28,29) erfolgt