DE2842671A1 - Vermittlungssystem fuer digitale signale - Google Patents

Vermittlungssystem fuer digitale signale

Info

Publication number
DE2842671A1
DE2842671A1 DE19782842671 DE2842671A DE2842671A1 DE 2842671 A1 DE2842671 A1 DE 2842671A1 DE 19782842671 DE19782842671 DE 19782842671 DE 2842671 A DE2842671 A DE 2842671A DE 2842671 A1 DE2842671 A1 DE 2842671A1
Authority
DE
Germany
Prior art keywords
counter
output
input
ito
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782842671
Other languages
English (en)
Inventor
Marc Paul Georges Dieudonne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Le Materiel Telephonique Thomson CSF
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Le Materiel Telephonique Thomson CSF filed Critical Le Materiel Telephonique Thomson CSF
Publication of DE2842671A1 publication Critical patent/DE2842671A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

28. September 1978
LE MATERIEL TELEPHONIQUE
46-47, Quai Alphonse-Le-Gallo
92100 BQULOGNE-BILLANGOURT /Frankreich
Unser Zeichen: L 1081
Vermittlungssystem für digitale Signale
Die Erfindung bezieht sich auf ein Vermittlungssystem für in Rahmen eingeteilte digitale Signale mit einer ersten Gruppe von Anschlüssen für ankommende Verbindungen, über die digitale Signale in Serienform übertragen werden, mit einer zweiten Gruppe von Anschlüssen für abgehende Verbindungen, über die digitale Signale in Parallelform übertragen werden, mit einem Verbindungsnetzwerk, das wenigstens eine Zeitkoppelanordnung für digitale Abtastwerte enthält, die einen Speicher, eine Leseadressierschaltung, eine Schreibadressiersohaltung und eine Lese-Schreib-Steuersohaltung enthält, und mit einem Leitwerkt zur Steuerung der im Innern des Verbindungsnetzwerks vorzunehmenden Umsohaltungen, das mit einer der beiden Adressierschaltungen in Verbindung steht.
Derartige Vermittlungssysteme werden insbesondere als Fernsprechzentralen verwendet.
909814/1073
Eine Zentrale dieser Art iat insbesondere in dem Aufsatz "Reseau de connexion pour grands centres temporeis11 von P. Yoyer, K. Kevorkian, J.P. Lager in der Zeitschrift "COMMUTATION ET ELECTRONIQUE", herausgegeben von SOCOTEL, Nr. 49, April 1975 beschrieben.
Die Zeitmultiplexvermittlungen müssen an immer mehr Leitungen angeschlossen werden und einen zunehmend stärkeren Verkehr verarbeiten; sie werden daher sehr umfangreich.
Aufgabe der Erfindung ist die Schaffung einer Fernsprechzentrale für digitale Signale, bei der die Zeitkoppelanordnungen so aufgebaut sind, daß sie mit sehr kleinen Abmessungen ausgeführt oder sogar nach der Technik der integrierten Hybridschaltungen hergestellt werden können.
Ausgehend von einem Vermittlungssystem der eingangs angegebenen Art wird dies nach der Erfindung dadurch erreicht, daß der Speicher der Zeitkoppelanordnung in q Seiten von Wörtern aus jeweils η Bits organisiert ist, daß die Zeitkoppelanordnung erste Klemmen für Seriensignale enthält, die mit den Anschlüssen einer der beiden Gruppen verbunden sind, und zweite Klemmen für Parallelsignale, und daß die Zeitkoppelanordnung q Umschaltanordnungen für die Verbindung der Seriensignalklemmen mit dem Speicher und q Bitwähler, deren Eingänge mit den Datenausgängen der Seiten des Speichers verbunden sind, enthält.
Ein Vorteil des Vermittlungssystems nach der Erfindung besteht darin, daß der Serien-Parallel-Übergang oder Parallel-Serien-Übergang ohne die Verwendung neuer Schaltungsbestandteile erfolgt; dies ist für Zentralen wichtig, bei denen die Anschlüsse Sprachabtastwerte in Serienform
9098U/1073
übertragen und bei denen es vorgezogen wird, diese Abtastwerte für die Zeitkopplung in Parallelform zu bringen.
Weitere Merkmale und Vorteile der Erfindung ergeben sich, aus der folgenden Beschreibung eines Ausfütirungsbeiapiels, das in der Zeichnung dargestellt ist. In der Zeichnung zeigt:
Fig. 1 das Prinzipschema einer Fernsprechzentrale nach der Erfindung,
Fig. 2 die Organisation einer PCM-Verbindung,
Fig. 3 eine Eingangs-Zeitkoppelanordnung, die ein Bestandteil der Fernsprechzentrale von Fig. 1 ist,
Fig. 4 eine Ausgangs-Zeitkoppelanordnung, die ein Bestandteil der Fernsprechzentrale von Fig. 1 ist, und
Fig. 5 ein Diagramm von Signalen, die in der Eingangs-Zeitkoppelanordnung von Fig. 3 auftreten.
Die in Fig. 1 schematisch dargestellte Fernsprechzentrale ist so ausgeführt, daß sie verschiedene Vermittlungen zwischen den von ankommenden Verbindungen JERO, JER1, ...,JERm übertragenen !Fernsprechkanälen und den von abgehenden Verbindungen JSO, JS1,..., JSm übertragenen Fernsprechkanälen durchführt; dies geschieht mit Hilfe eines Verbindungsnetzwerks, das eine Gruppe von Eingangs-Zeitkoppelanordnungen CTE (O...s), ein Raumkoppelfeld CS und eine Gruppe von Ausgangs-Zeitkoppelanordnungen CTS (O...s) enthält. Die erwähnten Verbindungen sind PCM-Verbindungen; Fig. 2
9098U/1073
zeigt die Bildung der verschiedenen Fernsprechkanäle. Auf einer Verbindung sind verschiedene Zeitintervalle ITO, IT1, 112, IT3,...,IT31 in Rahmen TRM1, TRM2,... eingeteilt, wobei die einander entsprechenden Zeitabschnitte in den aufeinanderfolgenden Rahmen jeweils einen Fernsprechkanal bilden. So bilden die Zeitintervalle ITO aller Rahmen den Fernsprechkanal VO, die Intervalle IT1 den Fernsprechkanal V1 usw. Die Zentrale enthält eine Vermittlungs-Sohnittstelle IC, an deren Eingänge die ankommenden Verbindungen JlRO, JER1,..., JERm angeschlossen sind. Diese Vermittlungs-Schnittstelle stellt die Synchronisation der über die Verbindungen übertragenen Daten mit dem Rhythmus des örtlichen Taktgebers der Zentrale her. Die in der Zentrale enthaltene Gruppe von Eingangs-Zeitkoppelanordnungen CTE (O...s) hat die Aufgabe, die verschiedenen, über eine Verbindung übertragenen digitalen Abtastwerte zeitlich zu verschieben; diese digitalen Abtastwerte sind bei dem beschrie~ benen Beispiel jeweils aus acht Binärelementen (Bits) ebO, eb1,...,eb7 gebildet, die jeweils in einem Zeitabschnitt enthalten sind (Pig. 2).
In der Zentrale erfolgt eine zweite Zeitkopplung der Abtastwerte mit Hilfe einer Gruppe von Ausgangs-Zeitkoppelanordnungen CTS (O...s), an welche die abgehenden Verbindungen JSO, JSi,...,JSm angeschlossen sind.
Damit es möglich ist, alle Beziehungen zwischen jedem Kanal der ankommenden Verbindungen und jedem Kanal der abgehenden Verbindungen herzustellen, ist ein Raumkoppelfeld CS vorgesehen. Die verschiedenen Koppelanordnungen CTE (O...s), CTS (O...s) und CS werden von einem zentralisierten Leitwerk UC gesteuert.
9098U/1073
Die in Pig. 3 und 4 im einzelnen gezeigten Eingangs- und Ausgangs-Zeitkoppelanordnungen CTE und CTS sind jeweils unter Verwendung eines Speichers ME bzw. MS aufgebaut, dessen Kapazität für die Speicherung eines Signalrahmens ausreicht. Diese Speicher werden durch eine Leseadressierschaltung OLE bzw. ClS und durch eine Schreibadressierschaltung CEE bzw. CES adressiert. Die Leseadressierschaltung CLE der in Pig. 3 gezeigten Zeitkoppelanordnung CTEj ist mit dem Leitwerk UC verbunden, während bei der in Fig. 4 gezeigten Zeitkoppelanordnung CTSj die Schreibadressierschaltung CES mit dem Leitwerk TJC verbunden ist.
Jede Eingangs- und Ausgangs-Zeitkoppelanordnung enthält einen Speicher ME bzw. MS, der in q Seiten organisiert ist; bei (?"■»· beschriebenen Beispiel handelt es sich um acht Seiten PE1, PE2, PE3,...,PE8 für den Speicher ME und um acht Seiten PS1, PS2, ...,PS8 für den Speicher MS. Die Klemmen für Seriensignale sind bei der Eingangs-Zeitkoppelanordnung CTEj über die Vermittlungs-Schnittstelle IC mit den ankommenden Verbindungen JERO, ..., JER31 verbunden, und sie sind bei der Ausgangs-Zeitkoppelanordnung CTSj mit den abgehenden Verbindungen JSO, ..., JS31 verbunden. Diese Zeitkoppe!anordnungen CTEj und CTSj sind auch mit Klemmen PE bzw. PS versehen, an denen sie Abtastwerte, die einem Zeitintervall entsprechen, in Parallelform liefern bzw. empfangen. Ferner sind Umschaltanordnungen CCE1, ..., CCE8 für die Zeitkoppelanordnung CTEj und Umschaltanordnungen CCS1, ·.., CCS8 für die Zeitkoppelanordnung CTSj sowie Bitwähler S.E1, ..., SE8 für die Zeitkoppelanordnung CTEj und Bitwähler SS1, ..., SS8 für die Zeitkoppelanordnung CTSj vorgesehen; die Eingänge dieser Bitwähler sind mit den Datenausgängen der verschiedenen Seiten verbunden. Jede Seite enthält 128 Zeilen LO, L1, ..., L127.
9098U/1073
Es soll nun die Eingangs-Zeitkoppelanordnung CTEj (Pig. 3) beschrieben werden. Die Eingänge der Umschaltanordnungen sind in der folgenden Weise mit den resynchronisierten Verbindungen verbunden: Die vier Eingänge der Umschaltanordnung CCE1 sind mit den resynchronisierten Verbindungen JEO, JEB, JE16, JE24 verbunden, die vier Eingänge der Umschaltanordnung CCE2 mit den Verbindungen JE1, JE9, JE17, JE25 usw., bis zu den Eingängen der Umschaltanordnung CCE8, <·■"-· "it den Verbindungen JE7, JE15, JE23, JE31 verbunden sind. Die Ausgänge dieser Umschaltanordnungen sind mit einem die Phase wiederherstellenden Register REGE verbunden, das Ausgänge ED1, ED2, ..., ED8 aufweist; die Phasenwiederherstellung erfolgt durch ein Signal, das von dem örtlichen Taktgeber HL geliefert wird und auf einem Leiter τ verfügbar ist. Die verschiedenen Seiten PE1, ΡΕ2, ..., PE8 haben einen gemeinsamen Adressiercodeeingang ADE, der ι den Ausgang eines Adressencodewählers SAE angeschlossen ist, der zwei Eingänge ADEL und ADEE hat. An den Eingang ADEL wird die Adressencodegruppe für das Lesen des Speichers ME angelegt, und an den Eingang ADEE die Adressencodegruppe für das Schreiben. Der Steuereingang des Adressencodewählers SAE ist über einen Verbindungsleiter τ1 mit dem Taktgeber HL verbunden. Jede der Seiten PE1 bis PE8 ist mit einem Freigabeeingang versehen, der an den Ausgang einer zugeordneten Oder-Schaltung 0RE1, 0RE2, ..., 0RE8 angeschlossen ist, die zwei Eingänge hatj der eine Eingang jeder Oder-Schaltung ist mit dem Leiter τ1 verbunden, und der andere Eingang mit einem Ausgang der Schreibadressierschaltung CEE. Der Klarheit der Zeichnung wegen sind die Lese-Schreib-Steuereingänge der verschiedenen Seiten PE1, PE2, PE3, ..., ΡΕ8 nicht dargestellt. Es wird davon ausgegangen, daß diese Steuereingänge das gleiche Signal empfangen, das auch an den Steuereingang
9098U/1073
- ίο -
des Adressencodewählers SAE angelegt ist. Die Schreibadressierschaltung besteht aus drei Zählern CEE1, CEE2, CEE3, die in Kaskade geschaltet sind, d.h., daß die Überlaufausgänge der Zähler CEE1 und CEE2 jeweils mit dem Eingang des nächsten Zählers CEE2 bzw. CEE3 verbunden sind. Der Zähler CEE1 ist ein zweistelliger Zähler, der Zähler 0EE2 ist ein dreistelliger Zähler, und der Zähler CEE3 ist ein fünfstelliger Zähler. Die Stufenausgänge des Zähler CEE1 sind einerseits mit den Schreibadressencodeeingängen des Adressenoodewählers SAE und andrerseits mit den Steuereingängen der Umschaltanordnungen CCE1 , CCE2, ..., CCE8 verbunden. Die Stufenausgänge des Zählers 0EE2 sind mit einem Codeumsetzer TCE verbunden, der für jede seinen Eingängen zugeführte Codegruppe ein Signal mit dem digitalen. Signalwert 1 nur an einem seiner acht Ausgangsleiter liefert. Die Stufenausgänge des Zählers CEE3 sind mit den Sohreibadressencodeeingängen des Adressencodewählers SAE verbunden.
Die Arbeitsweise der Eingangs-Zeitkoppelanordnung wird anhand von Fig. 5 erläutert. In der ersten Zeile dieser Figur, die mit JE (0...31) bezeichnet ist, ist eine Folge von acht Bits ebO, eb1, ..., eb7 dargestellt, die dem Zeitintervall ITO angehören. Alle Verbindungen an den Eingängen der Umschaltanordnungen CCE1, CCE2, CCE3, ..., CCE8 sind zueinander synchron. Jede Bitdauer ist in acht Zeitabschnitte unterteilt, von denen die Zeitabschnitte τθ, τ1, τ2, t3 dem Einschreiben in den Speicher zugeordnet sind, während die Zeitabschnitte τθ', τ1·, τ2·, τ3· für das lesen vorgesehen sind. Die nächste Zeile von Fig. 5, die mit τ bezeichnet ist, stellt ein Taktsignal dar, dessen Frequenz gleich dem Achtfachen der Bitfolgefrequenz ist. Dieses Taktsignal wird an den Zählsignaleingang des Zählers CEE1 angelegt und auch dem Eingang des Registers REGE
9098U/1073
zugeführt. Am Ausgang des Registers REGE sind somit die verschiedenen. Daten in den verschiedenen Zeitpunkten τΟ, τ1, τ2, τ3 verfügbar. Die mit CEE1 in Pig. 5 bezeichnete Zeile zeigt die Entwicklung des Inhalts des Zählers CEE1, und die darunterliegende Zeile τ· zeigt ein Signal, das zu dem in der Zeile τ gezeigten Signal komplementär ist. Die folgende Tabelle zeigt, wie das Einschreiben in den Speicher ME stattfindet.
Tabelle I Einschreiben in den Speicher HE
Takt-
zeit-
Nr.		 Schreib
zeit
abschnitt		 ED1 ED2 ED3 ED* E05 ED6 ! I i I I I
I ι Ι ι Ι ι 		TO ι ι
: i 		t3 eb7
ITO
JE24 		eb7
ITO
JE25 		eb7
ITO
JE26 		I
I
I 		eb7
IT3I
JE25 		eb7
IT3I
JE26 		cb 7
ITO
JE27 		eb7
ITO
JE28 		I
!
I
I
I 		eb7
IT 31
JE2 7 		eb7
IT31
JE28 		eb7
ITO
JE29 		ED7 ED8 CEE3 I
1 		eb7
ITO
JE31 		00000 CEE1 adressier
te Zeile 		I
I
I 		L127 CEE2 gewählte
Seite 		I III I III PE8
1 tO ebO
ITO
JEO 		ebO
ITO
JEt 		ebO
ITO
JE2 		ebO
ITO
JE3 		ebO
ITO
JE4 		ebO
ITO
JE5 		tO 1024 tO ebO
ITI
JEO 		ebO
ITJ
JEI 		ebO
ITl
JE2 		ebO
ITO
JEI 		ebO
ITO
JE2 		ebO
ITI
JE3 		ebO
ITl
JE4 		ebO
ITO
JE3 		ebO
ITO
JE4 		ebO
ITI
JE5 		ebO
ITO
JE6 		ebO
ITO
JE 7 		00000 ebO
ITI
JE7 		00001 OO LO LO 000 PEt 000 000 PEI
2 ti ebO
ITO
JE8 		ebO
ITO
JE9 		ebO
ITO
JEIO 		ebO
ITO
JEl I 		ebO
ITO
JE 12 		ebO
ITO
JE 13 		1025 ebO
ITO
JF. Ii. 		ebO
ITO
JEI5 		00000 Ol Ll 000 PEJ
3 t2 ebO
ITO
JEI6 		ebO
ITO
JEW 		ebO
ITO
JE 18 		ebO
ITO
JEI9 		ebO
ITO
JE20 		ebO
ITO
JE2I 		eb7
IT3I
JE24 		eb7
IT3I
JE29 		ebO
ITO
JE22 		ebO
ITO
JE23 		00000 eb7
IT3I
JE31 		um IO L2 000 PEl PE8
4 t3 CbO
ITO
JE24 		ebO
ITO
JE25 		ebO
ITO
JE26 		ebO
ITO
JE27 		ebO
ITO
JE28 		ebO
ITO
JE29 		ebO
ITO
JEO 		ebO
ITO
JE5 		ebO
ITO
JE30 		ebO
ITO
JE31 		00000 ebO
ITO
JE7 		00000 Il L3 000 PEI PEI
5 tO ebl
ITO
JEO 		ebl
ITO
JEI 		ebl
ITO
JE2 		ebl
ITO
JE3 		ebt
ITO
JE4 		ebl
ITO
JE5 		ebl
ITO
JE6 		ebl
ITO
JE7 		00000 OO LO 001 PE2
32 cb7
ITO
JE30 		Il L3
33 ebO
ITl
JE6 		OO L4
eb7
IT3I
JE30 		Il
ebO
ITO
JE6 		OO
909814/1073
In der Taktzeit Nr. 1 befinden sich alle Zähler CEE1, CEE2 und CEE3 im Zustand "0"; die Umschaltanordnungen CCE1, CCE2, ..., CCE8 sind so gesteuert, daß eine Verbindung zwischen den Anschlüssen JEO, JE1, >··, JE7, die jeweils mit ihrem ersten Eingang verbunden sind, und ihrem Ausgang hergestellt wird. Das Register RESE enthält dann die Bits ebO der Zeitintervalle ITO der Verbindungen JEO, JE1, ..., JE7. Da sich die Zähler CEE1 und CEE3 im Zustand "0" befinden, wird die Zeile LO der Seiten PE1, PE2, ..., PE8 ausgewählt. Da andrerseits der Zähler GEE2 gleichfalls den Zustand "0" hat, bedeutet dies infolge der wirkung des Codeumsetzers TCE, daß die Seite PE1 gewählt wird. Somit enthält die Zeile LO der Seite PE1 in der Taktzeit Nr. 1 die Bits ebO der Verbindungen JEO, JE1, ..., JE7. In der Taktze it Nr. 2 nimmt der Zähler CEE1 den Zustand "01" an, wodurch die Umso haltanordnungen so gesteuert werden, daß sie eine Stellung einnehmen, in der jeweils ihr zweiter Eingang mit ihrem Ausgang verbunden ist. Somit werden in der Zeile L1 der Seite PE1 die Bits ebO der Verbindungen JE8 bis JE15 aufgezeichnet. In der Taktzeit Nr. 3 werden die Bits ebO der Verbindungen JE16, ..., JE23 in der Zeile L2 der Seite PE1 aufgezeichnet, und in der Taktzeit Nr. 4 werden die Bits ebO der Verbindungen JE24 bis JE31 in der Zeile L3 der Seite PE1. In der Taktzeit Nr. 5 nimmt der Zähler CEE1 wieder den Zustand "00" an, jedoch bewirkt der Übergang dieses Zählers vom Zustand "11" in den Zustand "00", daß der Zählerstand des Zählers CEE2 um eine Einheit erhöht wird, so daß nunmehr in der Taktzeit Nr. 5 die Seite PE2 ausgewählt wird, die somit in ihrer Zeile LO die Bits eb1 der Verbindungen JEO bis JE7 enthält. Aufgrund der gleichen Überlegungen ist zu erkennen, daß am Ende der Taktzeit Nr.·32 die Seiten PE1
9098U/1073
bis PE7 jeweils in ihren Zeilen LO bis L3 die Bits ebO bis eb7 der Zeitintervalle ITO enthalten. Ab der Taktzeit Nr. 33 werden die Bits ebO des Zeitintervalls IT1 aufgezeichnet, und schließlich ist in der Taktzeit Nr. 1024 ein ganzer Rahmen der Signale der verschiedenen Verbindungen JEO bis JE31 im Speicher ME aufgezeichnet worden. In der Taktzeit Nr. 1025 beginnt die Aufzeichnung eines neuen Rahmens. In Fig. 3 bedeuten die in die Kästchen der Seiten eingetragenen Zahlen die Nummer der Verbindung, von der ein Bit in der entsprechenden Speicherzelle aufgezeichnet ist.
Das Lesen des Speicher ME erfolgt in den verschiedenen Zeitpunkten τΟ1, τ1', τ2·, χ3', die bereits definiert worden sind. Die Leseadressencodegruppen erscheinen am Ausgang der Leseadressierschaltung CLE; für eine genauere Kenntnis des Aufbaus dieser Leseadressierschaltung GLE kann der zuvor zitierte Aufsatz herangezogen werden. Während eines Lesevorgangs hat das Signal auf dem Leiter τ1 den Wert "1", und da dieses Signal jeweils an einen Eingang aller Oder-Schaltungen 0RE1 bis 0RE7 angelegt ist, hat dies zur Folge, daß alle Seiten freigegeben werden. Am Ausgang der Leseadressierschaltung GLE sind die Leiter, welche die Signale des niedrigsten Stellenwerts der Lesecodegruppe übertragen, mit den Steuereingängen der Bitwähler SE1, SE2, ..., SE8 verbunden. Somit erhält man am Ausgang SPE in paralleler Form einen Abtastwert, der durch die verschiedenen Bits ebO, ...,eb8 gebildet ist, die jeweils in einer Seite PE1, ..., PE7 enthalten sind, wobei die Zeile jeder dieser Seiten durch die Codegruppe ausgewählt wird, die an den anderen Ausgangsleitern der Leseadressierschaltung CLE verfügbar ist.
9098U/1073
Nunmehr soll die Ausgangs-Zeitkoppelanordnung Gl1Sj beschrieben werden, die in Eig. 4 in näheren Einzelheiten dargestellt ist. Die Eingänge der Umschaltanordnungen CCS1, CCS2, ..., CGS8 sind mit den Ausgängen der Bitwähler SS1, SS2, SS3, ..., SS8 verbunden. An die vier Ausgänge der Umschaltanordnung COS1 sind die Verbindungen JSO, JS8, JS16, JS24 angeschlossen, an die vier Ausgänge der Umschaltanordnung C0S2 die Verbindungen JS1, JS9, JS17, JS25, usw., bis zu den vier Ausgängen der Umschaltanordnung CCS8, an welche die Verbindungen JS7, JS15, JS23, JS31 angeschlossen, sind.
Die Ausgangs-Zeitkoppelanordnung CTSj ie* mit einem Eingang PS für parallel erscheinende digitale Abtastwerte versehen. Dieser Eingang ist mit einem Register RGS verbunden, das die Phasensynchronisation mit den Signalen bewirkt, die auf einem an den Ausgang des Taktgebers Hl angeschlossenen Leiter τ verfügbar sind. Wie bei der Eingangs-Zeitkoppelanordnung CTEj haben die verschiedenen Seiten PS1, PS2, ..., PS8 einen gemeinsamen Adressencodeeingang ADS, der an den Ausgang eines Adressencodewählers SAS angeschlossen ist, der zwei Eingänge ADSL und ADSE aufweist. An den Eingang ADSL wird die Adressencodegruppe für das Lesen des Speichers MS angelegt, und an den Eingang ADSE die Adressencodegruppe für das Schreiben. Der Steuereingang des Adressencodewählers SAS ist, ebenso wie der Steuereingang des Adressencodewählers SAE, über den Leiter τ· mit dem Taktgeber HL verbunden. Jede der Seiten PS1 bis PS8 ist mit einem Ereigabeeingang versehen, der an äea Ausgang einer zugeordneten Oder-Schaltung 0RS1, 0RS2, ..., 0RS8 angeschlossen ist, die zwei Eingänge hat. Der eine Eingang jeder dieser Oder-Schaltungen ist mit dem Leiter τ» verbunden, und die anderen
909814/1073
Eingänge sind jeweils an einen Ausgang der Schreibadressierschaltung CES angeschlossen. Der Schreib-Lese-Steuereingang der verschiedenen Seiten PS1, PS2, ..., PS8 empfängt das gleiche Signal, das auch an den Steuereingang dee Adressencodewählers SAS angelegt ist. Ausgänge der Schreibadressierschaltung CES sind mit den Eingängen ADSE des Adressencodewählers verbunden; die anderen Ausgänge, auf denen die Bits des niedrigen Stellenwerts übertragen werden, sind mit den Eingängen eines Codeumsetzers TCS verbunden, der von gleicher Art wie der Codeumsetzer TCE von Fig. 3 ist. Die Ausgänge des Codeumsetzers TCS sind mit den verbleibenden Eingängen der Oder-Schaltungen ORS1 bis 0RS8 verbunden. Die Leseadressierschaltung CLS ist duroh drei Zähler CLS1, CLS2, CLS3 gebildet, die in Kaskade geschattet sind. Die beiden Stufenausgänge des Zählers CLS1, an denen die Bits des niedrigen Stellenwerts der Adressencodegruppe erscheinen, sind einerseits mit den Eingängen ADSL des Adressencodewählers SAS verbunden, und andererseits mit den Steuereingängen der Umschaltanordnungen CCS1, CCS2, ..., CCS8. Die drei Stufenausgänge des Zählers CLS2 sind mit den Steuereingängen der Bitwähler SS1, SS2, ..,, SS8 verbunden, und die fünf Stufenausgänge des Zählers CLS3 sind mit dem Eingang ADSL verbunden.
Es soll nun die Arbeitsweise der Ausgangs-Zeitkoppelanordnung von Fig. 4 beschrieben werden. Die Iflentität der verschiedenen an den Eingängen PS ankommenden Abtastwerte ist durch das Leitwerk UC bekannt, das Informationen liefert, damit der dem Zeitintervall ITO der Verbindung JSO entsprechende Abtastwert in der Zeile LO der Seite PS1 eingeordnet wird, der dem Zeitintervall ITO der Verbindung JS1 entsprechende Abtastwert in der Zeile LO der Seite PS2, usw., bis zu dem Abtastwert des Zeitintervalls ITO der Verbindung JS7, der in der Zeile LO der Seite PS8 eingeordnet
909814/1073
wird. In der Zeile L4 der Seite PS1 wird der Abtastwert des Zeitintervalls IT1 der Verbindung JSO eingeordnet, usw., bis zu der Zeile L127 der Seite PS8, in welcher der Abtastwert des Ze itIntervalls IT31 der Verbindung JS31 eingeordnet wird. Alle diese Einordnungen sind in Pig. 4 für die Seite PS1 in jeder Zeile durch, die Angabe E-ITi-JSj angegeben, die bedeutet: Abtastwert des Zeitintervalls ITi für die Verbindung JSj.
Die folgende Tabelle Il zeigt, wie das Lesen des Speichers MS stattfindet; die verschiedenen Lese-Zeitabschnitte sind mit τθ·, τ1·, τ 2', τ3· bezeichnet, wie in Fig. 5.
Tabelle II
Takt
zeit
Nr. 		Lese
zeit
abschnitt 		CLS3 CLS1 adressierte
Zeile 		CLS2 gewähltes
Bit 		gewählte
Verbindung 		betroffenes
Zeitintervall
des Rahmens
1 tO' ooooo 00 LO 000 eb 0 JSO, JSI1 .,., JS7 ITO
2 t1« 00000 01 L1 000 eb 0 JS8, JS9 JS15 ITO
3 t2' ooooo 10 L2 000 eb 0 JS16, JS17, .... JS23 ITO
h t3' ooooo 11 L3 000 eb 0 JS24, JS25, ...., JS31 ITO
5 tO1 ooooo 00 LO ■ 001 eb 1 JSO, JS1, .... JS7 ITO
32 tV ooooo 11 L3 111 eb 7 JS24, JS25, ):;31 ITO
33 τ Q' 00001 00 L^ 0-Π0 eb 0 JSO, J.-j1 J:// IT1
1024 τ3' 11111 11 L127 111 eb 7 jm, J525, ..., JS31 IT31
1025 T-O1 ooooo 00 LO 000 eb 0 JSO, JSI, ..., JS7 ITO
9098U/1073
In der Taktzeit Nr. 1 sind alle Zähler CLS1, CLS2, CIfS3 im Zustand Null. Die adressierte Zeile ist dann die Zeile LO, und die Bitwähler SS1 bis SS8 sind so gesteuert, daß an ihrem Ausgang das Bit ebO verfügbar ist, das bei Betrachtung von Fig. 4 beispielsweise links liegt.
Die Umschaltanordnungen CCS1 bis CCS8 werden so gesteuert, daß die abgehenden Verbindungen JSO bis JS7 in Verbindung mit den Ausgängen der Bitwähler SS1 bis SS8 gebracht werden. In der Taktzeit Nr. 2 geht der Zähler CLS1 um eine Einheit weiter, so daß nunmehr die Zeile L1 aller Seiten PS1 bis PS8 adressiert wird. An den Ausgängen der Bitwähler SS1 bis SS8 erscheinen nunmehr Bits ebO, die zu den Verbindungen JS8 bis JS15 gehören, und die Umsohaitanordnungen GGS1 bis CCS8 werden so gesteuert, daß die abgehenden Verbindungen JS8 bis JS15 mit den Ausgängen der Bitwähler in Verbindung gebracht werden. In der Taktzeit Nr. 3 wird die Zeile L2 adressiert, so daß die Bits ebO der Verbindungen JS16 bis JS23 verfügbar sind, und nach Beendigung der Taktzeit Nr. 4 sind alle Bits ebO zu allen abgehenden Verbindungen JSO bis JS31 geliefert worden. In der Taktzeit Nr. 5 wird der Inhalt des Zählers CLS2 um eine Einheit erhöht, so daß nunmehr an den Ausgängen der Bitwähler die Bits eb1 verfügbar gemacht werden. Dieser Vorgang setzt sich fort, bis schließlich am Ende der Taktzeit Nr. 32 alle im Zeitintervall ITO enthaltenen Bits auf sämltichen Verbindungen geliefert worden sind.
In der Taktzeit Nr. 33 wird dann das Zeitintervall IT1 behandelt, und in der Taktzeit Nr. 1024 sind alle Bits ebO bis eb7 der Zeitintervalle ITO bis IT31 des Bitrahmens gelesen worden. In der Taktzeit Nr. 1025 beginnt der Vorgang erneut, wie in der Taktzeit Nr. 1 für den nächsten Bitrahmen.
9098U/1073
Leerseite

Claims (3)

  1. Patentanwälte Dipl-lng. 2842671 Dipl-lng. Dipl.-Chem. G. Leiser E. Prinz Dr. G. Hauser Ernsbergerstrasse 19 8 München 60
    28. September 1978
    LE MATERIEL TELEPHONIQUE
    46-47, Quai Alphonse-Le-Gallo
    92100 BOULOGNE-BILIANCOURT /Frankreich
    Unser Zeichen: L 1081
    Pa tentansprüc he
    Vermittlungssystem für in Rahmen eingeteilte digitale Signale mit einer ersten Gruppe von Anschlüssen für ankommende Verbindungen, über die digitale Signale in Serienform übertragen werden, mit einer zweiten Gruppe von Anschlüssen für abgehende Verbindungen, über die digitale SignalΛ in Parallelform übertragen werden, mit einem Verbindungsnetzwerk, das wenigstens eine Zeitkoppelanordnung für digitale Abtastwerte enthält, die einen Speicher, eine Leseadressierschaltung, eine Schreibadressiersohaltung und eine Lese-Schreib-Steuerschaltung enthält, und mit einem Leitwerk zur Steuerung der im Innern des Verbindungsnetzwerks vorzunehmenden Umsohaltungen, das mit einer der beiden Adressierschaltungen in Verbindung steht, dadurch gekennzeichnet, daß der Speicher der Zeitkoppelanordnung in q Seiten von Wörtern aus jeweils η Bits organisiert ist, daß die Zeitkoppelanordnung erste Klemmen für Seriensignale enthält, die mit den Anschlüssen einer der beiden Gruppen verbunden sind, und zweite Klemmen für Parallelsignale, und daß die Zeitkoppelanordnung q ^schaltanordnungen für die Verbindung der Seriensignalklemmen mit dem Speicher und q Bitwähler, deren Eingänge mit flen Datenausgängen der Seiten des Speichers verbunden sind, enthält. Q098U/1073
    Lei/ifl ORIGINAL INSPECTED
  2. 2. Vermittlungssystem nach Anspruch 1, dessen Verbindungsnetzwerk wenigstens eine Eingangs-Zeitkoppelanordnung enthält, deren Seriensignalklemmen mit den Anschlüssen der ersten Gruppe verbunden sind, dadurch gekennzeichnet, daß die Ausgänge der Umschaltanordnungen mit den Dateneingängen aller Speicherseiten verbunden sind, daß die Parallelsignalklemmen an die Ausgänge der Bitwähler angeschlossen sind, daß die Schreibadressierschaltung aus drei Zählern gebildet ist, von denen der erste Zähler einen Zählsignaleingang hat, der an den Ausgang einer Taktgeberschaltung angeschlossen ist, und Zählerstandseingänge, die einerseits mit den Steuereingängen der Fmschaltanordnungen und andrerseits mit dem Schreibadressencodeeingang der verschiedenen Speicherseiten verbunden sind, von denen der zweite Zähler einen an den ttberlaufausgang des ersten Zählers angeschlossenen Zählsignaleingang sowie Zählerstandsausgänge zur Lieferung einer Seitenwählcodegruppe hat, und von denen der dritte Zähler einen an den Überlaufausgang des zweiten Zählers angeschlossenen Zählsignaleingang und an den Codegruppeneingang für die Schreibadressen der verschiedenen. Speicherseiten angeschlossene Zählerstandsausgänge hat, daß die Leseadressierachaltung einen an die Steuereingänge der Bitwähler angeschlossenen Codeausgang niedrigen Stellenwerts und einen an den Codegruppeneingang für die Leseadressen der verschiedenen Speicherseiten angeschlossenen Codeausgang höheren Stellenwerts hat, und daß die Lese-Schreib-Steuerachaltung beim Lesen ein Freigabesignal für die Freigabe aller Speicherseiten liefert.
  3. 3. Vermittlungssystem nach Anspruch 1 oder 2, dessen Verbindungsnetzwerk wenigstens eine Ausgangs-Zeitkoppelanordnung enthält, deren Seriensignalklemraen mit den Anschlüssen der zweiten Gruppe verbunden sind, dadurch gekennzeichnet,
    9098U/1073
    — "5 —
    daß die Eingänge der Umschaltanordnungen mit dem Speicher über die Bitwähler verbunden sind, daß die Parallelsignalklemmen mit den Dateneingängen aller Speicherseiten verbunden sind, daß die Leseadressierschaltung drei Zähler enthält, von denen der erste Zähler einen mit dem Ausgang einer Taktgeberschaltung verbundenen Zählsignaleingang und Zählerstandsausgänge hat, die einerseits mit den Steuereingängen der Umschaltanordnungen und andrerseits mit dem Codegruppeneingang für die Leseadressen der verschiedenen Speicherseiten verbunden sind, der zweite Zähler einen an den Überlaufausgang des ersten Zählers angeschlossenen Zählsignaleingang sowie Zählerstandsausgänge zur Steuerung der Bitwähler hat und der dritte Zähler einen an den Überlaufausgang des zweiten Zählers angeschlossenen Zählsignaleingang und an den Codegruppeneingang für die Leseadressen der verschiedenen Speicherseiten angeschlossene Zählerstandsausgänge hat, daß die Schreibadressierschalturg einen Codeausgang niedrigen Stellenwerts für die Freigabe einer der Speicherseiten und einen mit dem Codegruppeneingang für die Sohreibadressen der verschiedenen Speicherseiten verbundenen Codeausgang höheren Stellenwerts hat, und daß die Lese-Schreib-Steuerschaltung beim Lesen ein Freigabesignal für die Freigabe aller Speicherseiten liefert.
    9098U/1073
DE19782842671 1977-09-30 1978-09-29 Vermittlungssystem fuer digitale signale Withdrawn DE2842671A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7729440A FR2404982A1 (fr) 1977-09-30 1977-09-30 Systeme de commutation de signaux numeriques

Publications (1)

Publication Number Publication Date
DE2842671A1 true DE2842671A1 (de) 1979-04-05

Family

ID=9195950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782842671 Withdrawn DE2842671A1 (de) 1977-09-30 1978-09-29 Vermittlungssystem fuer digitale signale

Country Status (15)

Country Link
US (1) US4218588A (de)
AR (1) AR224351A1 (de)
AU (1) AU4028778A (de)
BE (1) BE870884A (de)
BG (1) BG28580A3 (de)
BR (1) BR7806329A (de)
CA (1) CA1100613A (de)
DE (1) DE2842671A1 (de)
ES (1) ES473789A1 (de)
FR (1) FR2404982A1 (de)
GB (1) GB2005961B (de)
GR (1) GR64920B (de)
IT (1) IT1099207B (de)
SE (1) SE7810259L (de)
TR (1) TR20239A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2083319B (en) * 1980-06-25 1984-03-28 Plessey Co Ltd Digital switching module
JPS6115265A (ja) * 1984-06-27 1986-01-23 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション スイツチングシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1206970B (de) * 1960-05-09 1965-12-16 Fuji Tsushinki Seizo Kabushiki Schaltungsanordnung zum zeitlichen Versetzen von Nachrichtenkanaelen in Zeitmultiplex-nachrichtensystemen
US3751597A (en) * 1971-12-30 1973-08-07 Bell Telephone Labor Inc Time division multiplex network switching unit
US3956593B2 (en) * 1974-10-15 1993-05-25 Time space time(tst)switch with combined and distributed state store and control store
DE2454090C2 (de) * 1974-11-14 1976-09-23 Siemens Ag Vierdrahtig durchschaltendes, eine mehrstufige Umkehrgruppierung aufweisendes Koppelfeld
FR2311470A1 (fr) * 1975-05-13 1976-12-10 Thomson Csf Autocommutateur a commutation temporelle, procedes de reconfiguration d'un tel autocommutateur

Also Published As

Publication number Publication date
FR2404982A1 (fr) 1979-04-27
BG28580A3 (bg) 1980-05-15
BE870884A (fr) 1979-01-15
IT1099207B (it) 1985-09-18
FR2404982B1 (de) 1980-04-18
BR7806329A (pt) 1979-05-08
GR64920B (en) 1980-06-09
AR224351A1 (es) 1981-11-30
GB2005961B (en) 1982-01-20
SE7810259L (sv) 1979-03-31
IT7828120A0 (it) 1978-09-27
GB2005961A (en) 1979-04-25
TR20239A (tr) 1980-11-01
CA1100613A (fr) 1981-05-05
US4218588A (en) 1980-08-19
ES473789A1 (es) 1979-04-16
AU4028778A (en) 1980-04-03

Similar Documents

Publication Publication Date Title
DE2614086C3 (de) Schaltungsanordnung zum Übertragen digitaler Nachrichten über mehrere Vermittlungsstellen
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE3214189C2 (de)
DE2132004A1 (de) Multiplex-Information-UEbertragungsanlage
DE2406740C2 (de) Schaltungsanordnung zur Steuerung des Datentransfers zwischen einem Datenprozessor und einer Fernverarbeitungseinrichtung
DE2717311C3 (de) Datenprozessor
DE2558599B2 (de)
DE2249371A1 (de) Zeitvielfachvermittlungsanlage
DE2822896C2 (de)
DE69016063T2 (de) PCM-Übertragungssystem.
EP0005157B1 (de) Mehrstufiges, eine Umkehrgruppierung aufweisendes Koppelnetz für eine PCM-Vermittlungsanlage
DE3843372C2 (de) Verfahren und Schaltungsanordnung zur Taktanpassung in der digitalen Nachrichtentechnik
DE3031080A1 (de) Sprechwegschaltsystem bei einem zeitaufgeteilten elektronischen telefonvermittlungssystem
DE2431256A1 (de) Zeitvielfachvermittlungsstelle
DE2842671A1 (de) Vermittlungssystem fuer digitale signale
EP0414950B1 (de) Verfahren zur Vermittlung von jeweils auf mehrere Zeitfächer von Zeitkanälen verteilt übertragenen Sprach- und/oder Daten-informationen
DE4101413A1 (de) Schaltung zur zeitkorrektur zeitlich unterschiedlicher digitaler signale
EP0173274A2 (de) Verfahren und Schaltungsanordnung zur Herstellung und zum Betreiben einer Zeitvielfach-Breitbandverbindung
DE2942235A1 (de) Zeitmultiplex-schaltkreis
DE2740713A1 (de) Fernsprechzentrale
DE2430362C2 (de) Multiplex-/Demultiplexeinrichtung
DE2527236C3 (de) Anordnung zum Einsetzen von Daten in ein Register
DE2538912A1 (de) Verfahren und anordnung zum zeitmultiplexen elektronischen schalten von fernsprechkanaelen
DE2033648C3 (de) Steuerverfahren und Anordnung zur Durchschaltung von PCM-Kanälen
DE2052455A1 (de) Verfahren und Schaltungsanordnung zur Datenübertragung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee