JPS6115265A - スイツチングシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロスポイントスイッチングシステムに関し、
さらに詳しく言えば、複数の独立したクロスポイントス
イッチを含む非常に高速のクロスポイントスイッチング
システムに関する。

〔従来技術〕

コンピュータやデータ処理システムの動作速度は将来的
には現行のものよりもさらに高速化することが要求され
るであろう。単一プロセッサの動作速度は既に限界に達
し、これで将来的な要件を満たすのは無理である。した
がって今日では多重プロセッサシステムを利用するとい
うのが普通である。すなわち、多重プロセッサシステム
の個々のプロセッサの動作速度の和をシステムの理論的
な動作速度とするというアプローチである。第８図はそ
うした多重プロセッサシステムのＳ成の１つケ示す図で
ある。プロセッサ１０はそれぞれ関連するキャッシュメ
モリ１２と局所メモリ１４を具備する。システム全体の
だめの特定の機能、たとえば、入出力またはバルクメモ
リのサポート、を遂行するものとして１以上のプロセッ
サを専用に使用することができる。プロセッサ１０は互
いに全く独立に動作し、共通のスイッチ１８を用いてチ
ャネル１６を介して情報を送ることにより相互に通信す
る。

スイッチ１Ｂの機能は、要求元プロセッサから送られる
コマンドの制御の下で、要求元プロセッサ１０のチャネ
ル１６と指定された他のプロセッサ１０へ至るチャネル
１６とを接続することである。こうして２つのプロセッ
サ１０は通信できるようになる。通信（おそらく応答を
含むであろう）が完了すると、スイッチ１８は２つのプ
ロセッサ１０ケ接続しているチャネル１６′ｆ／：切断
する。

プロセッサ１０の相互間の通信には様々な種類が考えら
れる。たとえばプロセッサ１０が多数の短いメツセージ
を１以上の他のプロセッサ１０に送りたいという場合が
ある。各メツセージはスイッチ１８で接続の大切を要求
する。一方、プロセッサ相互間で大量のデータブロック
の転送が必要な場合もある。データ転送のやり方として
、各々４にバイトのデータを含むページでデータを構成
することが考えられる。この場合、４にパイトノページ
全体を転送するのに要する時間は１０マイクロ秒より少
ないことが望ましい。大規模なデータ処理システムにお
いてデータ経路は１０５メ一トル程度になることもある
。これは伝搬時間でいうと０．５マイクロ秒に相当する
（チャネル１メートル当り５ナノ秒の伝搬時間）。

スイッチ１８は多重プロセッサシステムの中心的な要素
である。プロセッサ１０は速度および能力を増すため多
重化することができるが、全ての情報はスイッチ１８を
介して流れる。したがってスイッチ１８は高速かつ大規
模なデータ処理システムにとって制限要因となる。

こうしたシステムのプロセッサ１０は５０ＭＩＰＳない
し１００ＭＩＰＳの範囲でそれぞれ動作する。

プロセッサ間のチャネルは、たいてい、光ファイバであ
る。今のところ、１秒当り１００メガバイトのデータレ
ートが実現されているが、光ファイバの光学的なデータ
のレートは数百ギガバイトまで拡張されるであろう。こ
うした速度は多重プロセッサシステムのスイッチ１８に
対して厳しい要求を課する。現行のスイッチではそのよ
うな速度は実現されていない。

スイッチ１８は、さらに、融通性の効く設計でなげれば
ならない。短いメツセージおよび大量のデータブロック
はスイッチ１８に対して異なる要求を課する。短いメツ
セージは低い帯域幅だけを必要とし、高頻度のメツセー
ジはスイッチ１８のセットアツプ時間を最小にすること
を要求する。

さらに、複雑なデータ処理システムは１単体としては設
計されず、システムに要求が課せられるにつれて別のプ
ロセッサ１０がさらに付加される。

その上、新しい高速のプロセッサおよび通信チャネルが
利用できるようになってくると、現行の遅い構成要素に
それらがとって代わるのではなく現行のシステムに付加
されるであろう。そうなるとスイッチ１８は、なされる
相互接続に応じて帯域幅を可変にするだけでなく帯域幅
を増分する能力を持たねばならない。そのような帯域幅
可変の能力を有するスイッチはこれまでのところは存在
しない。

第８図に示す多重プロセッサシステムの１の利点はプロ
セッサの多重化により提供されるシステムの信頼性であ
る。１つのプロセッサまだは関連するチャネルが故障し
ても、残りのプロセッサは動作ケ継続することができる
。システムの性能は故障した構成要素のために落ちるが
、十分な数の動作可能な構成要素が残っているのでシス
テムの性能の要件は満たされる。あるいは、故障した構
成要素と入れ換わるように、予備プロセッサをシステム
に含めておいてもよい。クレジットカードオペレーショ
ンやバンキングオペレーンヨンのように多数の端末を実
時間でサポートする規模の大きいデータ処理システムで
は特に信頼性の高（・ことが要求される。しかしながら
第８図に示す多重プロセッサシステムのスイッチ１８は
故障のもとである。したがってスイッチ１８に対しては
１゜０年のＭＴ　Ｂ　Ｆ　（？ｖｌｅ’ａｎ　Ｔｉｍｅ
　ＢｅｔｗｅｅｎＦａｉ　１ｕｒｅ　）が要求されても
厳し過ぎることはない。そのような高い信頼性は既存の
クロスポイントスイッチでは実現されていない。

〔発明が解決しようとする問題点〕

以上説明したように従来のクロスポイントスイッチでは
、高速化、帯域幅可変、および信頼性σ）要件はまだ十
分なものとは言えない。

したがって本発明の目的は、これらの要件を満たすこと
のできるクロスポイントスイッチングシステムを提供す
ることにある。

〔問題点を解決するための手段〕

前記目的を達成するため、複数のユーザを接続する本発
明のスイッチングシステムは、各ユーザに関連１．て、
データメツセージを複数のリンク上へ分割し分割された
データメツセージを受け取って再び組み合わせる手段と
、それぞれ分割されたデータメツセージを分割単位で伝
送するため１ユーザからの１つのリンクな他のユーザへ
の１つのリンクへ選択的に接続する複数のスイッチング
手段と、各ユーザに関連して、スイッチング手段のセツ
ティングを制御する制御手段と、を備えることを特徴と
する。

〔実施例〕

第１図は独立的な複数のクロスポイントスイッチブレー
ン（以下単にクロスポイントスイッチトいう）３２を有
する中央スイッチ６０を含む多重プロセッサシステムを
示す図である。クロスポイントスイッチの数ｎは好適に
（は２の累乗である（たとえば、２．４．８等）。ｎの
値はスイッチの帯域幅を決めるパラメータの１つであり
、これは非常に大きな数になることもある。クロスポイ
ントスイッチ６２は、それぞれ、ｍ個のポートを備えた
ｍＸｍ個のクロスポイントでマトリックス構成されてい
る。クロスポイントスイッチ３２の好適な実施例は後で
説明する。

ユーザ′５４の数はＵとする。ユーザ３４はキャッシュ
メモリ１２を備えたプロセッサ１０と局所メモリ１４を
それぞれ有する。高速多重プロセッサの場合、プロセッ
サ１０の数Ｕは非常に大きなもの（たとえば２５６）に
なることもある。これらの共有化されたメモリおよび入
出力機構のサポートに、１以上のプロセッサが専用に使
用されているものとする。記憶制御部３６が各ユーザに
接続され、プロセッサ１０と局所メモリ１４との間のデ
ータの流れ、およびユーザと外部との間のデータの流れ
を制御する。ユーザ３１１．さらにユーザアダプタ３８
火それぞれ有する。ユーザアダプタ３８は内部メモリバ
ス４０を介してそのユーザの記憶制御部３６とリンクさ
れる。内部メモリバス４０のバイト幅はＢである。言い
換えれば、１バイト当り８ビツトであるから８個の並列
的な直列ラインがＢ組である。ユーザの各アダプタ３８
はＮ個（最低１個）の直列リンク４２を介して１個のク
ロスポイントスイッチ３２にリンクされる。

ここで説明を簡単にするため２つの仮定を行う。

１つは、１つの直列リンク４２だけがアダプタ６８を特
定の１つのクロスポイントスイッチ３２に接続するとい
うこと、もう１つは、内部メモリバス４０の幅８Ｂが直
列リンク４２の数に等しいことである。第１の仮定から
、ｎ＝Ｎおよびｍ＝Ｎ。

第２の仮定から８８＝Ｎが言える。

中央スイッチ３０を構成するクロスポイントスイッチ３
２は直列リンク４２を介してアダプタ６Ｂによってその
スイッチングが制御される。その結果、クロスポイント
スイッチ３２は互いに独立する。クロスポイントスイッ
チ３２相互の協同は、独立したクロスポイントスイッチ
６２に接続コマンドおよび切断コマンドを発するアダプ
タ３８により行われる。記憶制御部３６が、プロセッサ
１０の制御の下で、データの送信または他のユーザ３４
からのデータの受信を要求するときは、そのユーザのア
ダプタ６８は各クロスポイントスイッチろ２と適切な接
続ができるように全てのクロスポイントスイッチ３２へ
ほぼ同時にコマンドを発する。接続が適切に行われると
ぎは、ｎ個のクロスポイントスイッチ３２を介するＮ個
の直列リンクが２つのユーザ６４の２つのアダプタ６８
を接続する。接続が行われると、リンクの合計の帯域幅
は、直列リンク４２および個々のクロスポイントスイッ
チ３２の帯域幅のＮ倍となる。

中央スイッチ３０の帯域幅はその中のクロスポイントス
イッチ３２の数ｎを増やせば大きくすることができる。

中央スイッチ３０の構成はモジュール式なので、クロス
ポイントスイッチ６２をさらに付加することで既存のシ
ステムに対して帯域幅を増やすことがそきる。このよう
に中央スイッチ３０の能力を高めても前から存在するク
ロスポイントスイッチ３２を変更する必要はない。もち
ろん、直列リンク４２の数Ｎの増加に適合するようにア
ダプタ３８の変更は必要である。

クロスポイントスイッチ５２は互いに独立なので、その
うちのどれか１つが故障しても中央スイッチ！１０内の
他のクロスポイントスイッチ３２の動作には影響はない
。アダプタ６８が故障したクロスポイントスイッチ６２
をバイパスするよう設計されていれば、こうした独立性
により信頼性が高められる。信頼性を高めるために２つ
のアプローチを採ることができる。１つは、故障したク
ロスポイントスイッチ３２を回避するため、それを役割
から外してアダプタ３８が直列リンク４２のデータの配
分を調整することである。受信側のアダプタ３８は、も
ちろん、受信データに対して対応する変更を行わなけれ
ばならない。その結果、伝送の帯域幅はクロスポイント
１つの故障につき１　／　ｎだけ減る。もう１つのアプ
ローチは、システムを完全に動作可能にするために必要
な数ｎを超えて、予備のクロスポイントスイッチを設け
てお（ことである。クロスポイントスイッチ６２が故障
すると、それは役割から外され予備のものと入れ換わる
。この切替は電子的かつ自動的に行われるのが望ましい
。電子的な切替は、アダプタ３８が全ての予備クロスポ
イントスイッチに対し直列リンク４２を備えろことと、
アダプタろ８が自動的にその出力を使用できるクロスポ
イントスイッチ６２に切替可能であることを要求する。

第２図は本発明の他の実施例ケ示す図である。

第２図では、２以上の直列リンク４２が１つのアダプタ
３８と１つのクロスポイントスイッチ６２９１Ｊンクす
る。この条件は前述の第１の仮定Ｎ−ｎにあてはまらな
いので、ここでは、アダプタろ８とクロスポイントスイ
ッチ３２との間の直列リンク４２の数Ｙｇとする。最も
簡単な場合、ｇ−１であるが、ｇはもつと大きな値を指
定することができ、好適には２の累乗である（　２．４
．８等）。

ｇηど大きな値にしておけばクロスポイントスイッチ６
２の数を増やさなくても中央スイッチ６０の帯域幅を太
き（とることができる。クロスポイントスイッチ３２の
数ｎはｎ　ｇ　＝　Ｎという関係で直列リンク４２の数
Ｎに関連する。アダプタ６８の数がＵであればＵ＝ｍ／
ｇとなる（ただしｍは各クロスポイントスイッチ′５２
のボート数である）。

この関係かられかるようにｇの値を大きくすれば中央ス
イッチ５０のサービスできるユーザの数Ｕが減るか、ま
たは、各クロスポイントスイッチを構成するｍＸｍのク
ロスポイントスイッチのザイズｍが増える。帯域幅が固
定されユーザの数Ｕが与えられている場合は、上記の関
係を維持しながら中央スイッチ３０がコストの面から最
も効率的となるよ５ｇｓ”、およびｎ’４選択すればよ
い。

第６図を参照してアダプタ３８について説明する。最も
簡単な場合、アダプタ３８はＮ個の直列リンク４２と、
Ｎ個の並列ラインを有する内部メモリバス４０を接続す
る。しかしながら前述のよ５に直列リンク４２の数は、
予備クロスポイントスイッチのことを考慮して、Ｎ−）
Ｍまで増やすことができる。一般に内部メモリバス４０
のラインの数は８Ｂに等しい。この数は中央スイッチ３
０ではな（、プロセッサ１０および記憶制御部３乙の要
件に基づいて選択される。この−膜化は前述の第２の仮
定にはあてはまらない。今日の熱伝導モジュールの場合
、内部メモリバス４０の幅は通常６２バイトないし６４
バイトの範囲である（すなわちＢ＝３２または６４）。

直列リンク４２は高速の光ファイバで実現されることが
多いが、内部メモリバス４０はこれからも通常の電子的
な経路で実現されるであろう。したがって内部メモリバ
ス４０の幅８Ｂは直列リンク４２の数Ｎよりも増えるで
あろう。これに対し、内部メモリバス４０の個々のライ
ンよりも小さい帯域幅を有するかなり低速の直列リンク
４２が使用されることも考えられる。

中央スイッチ６０を構成する複数のクロスポイントスイ
ッチ６２によってデータはＮ個の直列リンク４２を介し
て独立的に流れる。必要なりロックはどんなものであれ
アダプタ３８によって提供される。本発明により独立的
なデータの流れが可能となりさらにデータレートが高速
化されるので並列的なデータの流れは中央スイッチろＯ
を介して進む過程で非同期化されるであろう。言い換え
ると、送信側のアダプタ６８で同期化された並列的なデ
ータは受信側のアダプタ３８に互いに不定の位相で到達
する。さらに、送信側での同期化でさえ行われないよう
にアダプタ３８が直列リンク４２の各々に対して別々の
クロックを有するというモジュール式の設計を行うこと
もできる。したかって内部メモリバス４０における同期
化された並列的なデータの流れを考慮して、アダプタ３
８に再同期化回路を設けることが必要な場合もある。

第４図は再同期化回路の構成例を示す図である。

非同期化されたデータは直列リンク４２で受信され、デ
コーダ４４で個別にデコードされ、送信データがユーザ
装置の形式に変換される。コード化の形式は後で説明す
る。デコーダ４４は有効データだけをファーストイン・
ファーストアウト（ＦＩＦＯ）式のバッファ４６へ送出
する。各バッファ４６は少なくとも１ビツトのデータを
含むことを示す出力を有する。これらの出力はＡＮＤゲ
ート４日で組み合わせられる。全てのバッファ４６が有
効データを有するとき、ＡＮＤゲート４８は真の信号を
出力し、この出力で付勢回路５０がトリガされてアダプ
タ３８のクロック５２からの出力クロック信号を通す。

出力クロック信号は全てのバッファ４６へ同時に送られ
て、バッファされたデータが内部メモリバス４０の個々
のラインにクロックアウトされる。付勢回路５０は、好
適には、ＡＮＤゲート４８からの１つのトリガにつき１
直列バイトの情報のクロッキングを付勢するように設計
される。後続のバイトを並列的なバッファ４６に読み取
るには再び出力クロック信号による付勢が必要である。

このようなバイトごとの再同期化が必要である理由は、
受信側のアダプタのクロックと送信側のアダプタのクロ
ックが独立に動作するため２つのクロックの位相がずれ
る場合があるからである。

次に第５図を参照してクロスポイントスイッチ６２の構
成について説明する。第５図はｍＸｍでマトリックス構
成される１つのクロスポイントスイッチを簡略的に示す
図である。第５図にはｍ個の直列人力リンク６０および
ｍ個の直列出力リンク６２が図示されている。一般的に
は、入力リンク６０はデータ経路を全（独立にするため
異なるアダプタ６８にそれぞれ接続される。ｇが２以上
の場合は、２以上の入力リンク６０が同じアダプタ６８
に接続される。入力リンク６０は受信手段６４の各受信
部にそれぞれ接続される。同様に、ｇ＝１のときはｍ個
の出力リンク６２はそれぞれ異なるアダプタ３８に接続
される。出力リンク６２は駆動手段６６の各駆動部にそ
れぞれ接続される。受信手段６４の各出力はクロスポイ
ントスイッチングマトリックス（以下単にスイッチング
マトリックスという）６８のｍ個の水平ラインにそれぞ
れ接続される。たとえば、１番目の出力は１番目の水平
ライン７０に接続される。同様に、駆動手段６６のｍ個
の入力はスイッチングマトリックス６８のｍ個の垂直ラ
インにそれぞれ接続される。たとえば、ｊ番目の入力は
３番目の垂直ライン７２に接続される。

水平ラインと垂直ラインの交差するところ（全部でｍＸ
ｍ個ある）はそれぞれ選択可能なりロスポイントである
。第５図にはそのうちの１つである、１番目の水平ライ
ン７０と３番目の垂直ライン７２との間のクロスポイン
ト７４を代表的に示しである。クロスポイント７４はゲ
ート７６を有する。ゲート７６Ｆｉ別の制御ゲート７５
によってターンオンまたはターンオフされる。制御ゲー
ト７５は、水平ライン７０に関連する行制御ライン８０
および垂直ライン７２に関連する列制御ライン８２によ
って制御されるＡＮＤゲートとして働く。行制御ライン
８０と列制御ライン８２が同時に選択されると、その交
差点のところのクロスポイントが選択される。行制御ラ
イン８０と列制御ライン８２０制御信号を一時に供給す
ることでクロスポイント７４のラッチングを可能にする
ラッチ回路は第５図では省略しである。そうしたスイッ
チングマトリックスのラッチングの例は１９８６年１０
月２４日付の米国特許出願第５４４６５２号に示されて
いる。

°　　個々のクロスポイント７４は、スイッチングマト
リックス６８に接続されている同じ人力リンク６０かも
送られてくる制御情報によりセットされるものとする。

制御手段８４はこの制御情報を受け取って、行制御バス
８６および列制御バス８８の行制御ライン８０および列
制御ライン８２を制御する。このような制御手段８４は
１９８３年１０月２４日付の米国特許出願第５４４６５
３号に示されている。制御手段８４は、簡単な場合、デ
コード手段９０を含む。デコード手段９ｏを構成する複
数のデコーダは受信手段６４の各受信部の出力にそれぞ
れ接続される。各デコーダは個々のラインからのデータ
をデコードして、そのデータがスイッチングマトリック
ス６８をセットするための制御情報を含むかどうかを判
断する。セレクタ９２はこの制御情報を用いて、ｍＸＡ
のアレイ９４に記憶されている接続状況情報に基づき、
個々のクロスポイン）７４Ｌｆ）セツティングを選択す
る。マーカ９６はクロスポイント７４の実際のセツティ
ングを遂行する。

入力リンク６０かも入力されるサービス命令によりスイ
ッチングマトリックス６８および制御手段８４の診断が
できるように、サービスアダプタ９６を設けておいても
よい。駆動手段６６は各駆動部に対してキャリア検出部
を設けることもできる。これにより、接続されたクロス
ポイント７４がデータ変調キャリアを確実に送信し続け
られることを保証する。駆動手段６６はキャリア検出バ
ス１００を介して制御手段８４の検査回路９８に接続さ
れる。検査回路９８は異常なデータ伝送を認識して、サ
ービスアダプタ９６の診断ルーチンな開始させることが
できる。

スイッチングマトリックス６８の機能はｍ個の入力リン
ク６０のうちの任意の１個とｍ個の出力リンク６２のう
ちの任意の１個とを選択的に接続することである。これ
は１対１の接続である。すなわち、１時につき、各人力
リンク６０は１個の出力リンク６２と接続される。しか
しながらスイッチングマトリックス６８を介して同時に
ｍ個の独立な経路が成立することは可能である。これま
での説明は個々の入力リンク６０および出力リンク６２
を具備した両側式（ｔｗｏ−ｓｉｄｅｄ）　　スイッチ
ングマトリックス６８について行った。前記米国特許出
願第５４４６５　’２号はスイッチングシステムと外部
との接続が入力ラインまたは出力ラインのいずれか一方
であるような片側式（ｏｎｅ−ｓ　１ｄｅｄ　）　　ス
イッチングマトリックスについて記載している。すなわ
ち、直列リンク４２が半２重のものである。半２重とは
、スイッチングシステムに接続された直列リンクが一時
に入力ラインまたは出力ラインのいずれか一方しがなり
得ないことを意味する（ただし同時に入力ラインおよび
出力ラインとならないだけであって、リンクそのものは
双方向性である）。本発明は両側式だけでなくこのよう
な片側式スイッチングマトリックスにも有益に適用する
ことができる。前記米国特許用、頬第５４４６５２号に
はスイッチングマトリックスを単一面上にスイッチング
チップでマトリックス構成することができることが記載
されている。

スイッチングマトリックス６８が単一の集積回路チップ
であるか、チップのマトリックスであるか、または他の
構成であるかは本発明にとって（は重要ではない。１９
８４年４月１３日付の米国特許出願第５９９８７４号は
同時に双方向通信ができるようクロスポイントスイッチ
を介して常に２つの通信経路がペアとなるような全２重
式クロスポイントスイッチングマトリックスについて記
載するものである。後で説明するように、簡単なスイッ
チングプロトコルを用いて本発明は全２重式スイッチン
グシステムにも有益に適用できる。

アダプタ３８が内部メモリバス４０上のもとのデータで
はなくそれをコード化したものを送信する場合でも本発
明は効果的に機能する。そうしたコードのタイプは８Ｂ
、／ＩＯＢコードである。これ１１８Ｍジャーナル・オ
ブ・リサーチ・アンドデベロプメントの１９８６年９月
第２７巻第５号第４４０頁ないし４５１頁の゛ＤＣバラ
ンス式区分ブロック８Ｂ／ＩＯＢ伝送コード°と題する
論文および１９８３年１２月３０日付の米国特許出願第
５６７１９８号に記載されている。このタイプのコード
はたとえばパリティチェック、ＡＣ増幅器を用いること
のできるＤＣバランス式コード、および特徴的な制御ワ
ードを付加することができるという利点を有する。コー
ド化および復号はアゲゲタ３８、記憶制御部６６、また
はプロセッサ１０で遂行することができる。クロスポイ
ントの接続および切断を開始するために、制御ワード（
＝を個７のクロスポイントスイッチの制御手段８４でデ
コードされる。一方、コード化されたメツセージはデコ
ードされずにスイッチングマトリックス６８に向けられ
る。８Ｂ／１０Ｂコー　ドを第４図に示す再同期化回路
のデコーダ４４で使用し７てデータブロックのはじまり
を認識することができる。もちろん他のタイプのコード
を使用してもよいし、コード化されないデータを伝送す
ることも可能である。

本発明に使用できる可能なスイッチングプロトコルにつ
いて説明する。スイッチングプロトコルは中央スイッチ
３０の構造および直列リンク４２に対して幾つかの制限
を仮定する。まず、全てのデータ転送は要求／応答シー
ケンスで達成されるものとする。すなわち成るユーザの
要求に対し他のユーザが応答することを仮定する。要求
前にはユーザ間の接続はなく、応答後は接続にヶ切れる
。

次に、各アダプタがクロスポイントスイッチ１つにつき
２つの直列リンクを有するものとする。１つは送信用、
もう１つは受信用である。これら２つのリンクで全２重
リンクとみなすことができろ。

さらに、アダプタは成る一定の繰返しレートで回報通信
および受信を絶え間な（続けるものとする。

２つのユーザＡおよびユーザＢがスイッチを介して接続
される場合を例にして、この継続的な同報通信の様子を
第６図に示す。ユーザＡがスイッチを介して接続されな
いときは、スイッチはユーザＡかもの入力をユーザＡへ
の出力に接続する。ユーザＢも同様に、２つの直列リン
クが使用されないときは、ユーザＢかもの出力はユーザ
Ｂの入力に接続される。アイドルモードの場合は、２つ
のユーザＡおよびユーザＢは、送信側ユーザの識別子（
たとえばＡまたはＢ）が続（特徴的な制御ワードＣ１を
周期的に送信する。このようなＣ，ＡまたはＣ，Ｂのよ
うなシーケンスをアイドルシーケンスと呼ぶ。スイッチ
はこれらの信号を送信側の方に戻すので伝搬時間が経過
すればユーザＡおよびユーザＢは自分のアイドルシーケ
ンスヲ受信する。こうした継続的な試験シーケンスで伝
送継路の９９≠を試験する。この試験シーケンスは他の
目的にも役立つものであるが、それについては後で説明
する。

ユーザＡがユーザＢに要求を送信したいときにユーザＡ
は初めに８バイトの接続フレームおよびその後に６バイ
トのデータフレームを送信する。

接続フレームの最初のバイトＣ２はスイッチにおける接
続の要求を示すものである。この接続制御ワードＣ２の
後には要求される宛先のユーザの識別子Ｂが続く。接続
フレーム１はクロック同期シーケンスＣＫおよびアイド
ル文字■で終る。データを含むデータフレームはその始
めと終りにデリミタＣ３を有する。データフレーム中の
データは応答スべき受信側のユーザＢのための情報を提
供−する。

前記米国特許出願第５４４６５３号は非常に高速のパイ
プライン式マーキングおよび否マーキング手順について
記載している。スイッチによって接続が行われると（接
続に５０ナノ秒で達成でセる）、後続のデータフレーム
はスイッチを介し７て受信側のユーザＢへ送ることがで
きる。しかしながらたとえばユーザＢがビジー状態のた
め接続ができないようなときは、接続に変更はな（、送
信側のユーザＡは自分で送信した接続フレームおよびデ
ータフレームを受信する。接続が成功すれば送信側のユ
ーザＡは代わりに受信側のユーザからのアイドルシーケ
ンスＣ，Ｂ　’ｇ受信して接続ヲ確認する。

受信側のユーザＢがその要求を受信すれば必ずこれを処
理するため一定の時間が費やされる。こ）処理の間、ユ
ーザＢはアイドルシーケンスＣ，Ｂの同報通信を継続し
ている。このアイドルシーケンスＣ，Ｂは要求元である
ユーザＡで受信される。

ユーザＡはこの応答を待つ待ち状態にあって、自身のア
イドルシーケンスＣ，Ａの送信を継続している。このア
イドルシーケンスＣ，ＡはユーザＢへ送信される。

要求処理のだめの十分な時間が過ぎると、ユーザＢ＆７
Ｔｒ、デリミタＣ３を先頭にし制御ワードｃ２の後書き
で区切られたデータを送信する。制御ワードＣ２はユー
ザＡでは接続制御ワードとして使用されたけれども、こ
の制御ワードｃ２で接続済のクロスポイントにそのクロ
スポイントが切断されるということを知らせることもで
きる。こうしてデータは区切られたパケットで伝送され
る。６２個のチャネルを介して１ページのデータが伝送
されるとすれば、データの長さはたとえば１′５２バイ
トになる場合もある。これに対し、単一チャネルで十分
であるというような場合、短（・応答メツセージしか要
求されないのであればデータパケットはもつと短くなる
。データの伝送中、ユーザＡは自身のアイドルシーケン
スＣ，Ａの同報通信ヲ継続的に行っている。全２重直列
リンクは接続の設定用に使用されているが、いったん接
続が設定されればデータの伝送（は一時に一方向しか行
われないから直列リンクは半２重でよい。

データパケットがスイッチを通るとユーザＡとユーザＢ
を接続していたクロスポイントは切断される、そうして
ユーザＢは自身のアイドルシーケンスＣ，Ｂの送信を再
開する。このアイドルシーケンスＣ，Ｂ　はスイッチを
介してユーザＢに戻ってくる。データ受信中にアイドル
シーケンスＣ，Ａを継続的に送信していたユーザＡはス
イッチの切断を確実にするため切断制御ワードＣ２を送
出する。ユーザＡが自身のアイドル・シーケンスＣ，Ａ
の受信を開始すれば、それはスイッチにおけるクロスポ
イントの切断が確認されたことを意味する。

切断のタイプは２つあることに留意されたい。

１つのクロスポイントの切断は２つの接続されるユーザ
を提供する。しかしながらユーザがクロスポイントスイ
ッチの各ポートに接続されたまま残っている場合もある
。したがって宛先側のユーザＢが切断制御ワードＣ２を
送出すれば、そのクロスポイントは切断されユーザＢか
もスイッチへのポートも切断されるが、起点側のユーザ
Ａはスイッチに接続されたままである。このように延長
された接続は有益である。というのは、これにより送信
データを処理する時間がユーザＡに与えられるので、ま
だ準備のできていないユーザＡに対して他のユーザが接
続要求をするという可能性がな（なるからである。もと
のユーザＡＵ自身の切断制御ワードＣ２？：スイッチに
送ってから、自らをスイッチから切断して、他のメツセ
ージを受ける準備が完了したことを示す。

次に、以上に説明したスイッチングシステムの性能を評
価する。少し極端であるがユーザＡおよびユーザＢが共
にスイッチから５ｏメートル離れているものと仮定する
と、ユーザとスイッチとの間の伝搬時間は１メートル当
り５ナノ秒の伝搬レートとして２５０ナノ秒になる。し
たがって要求と応答で伝搬時間は合計１マイクロ秒とな
る。さらにクロスポイントのマーキングに５ｏナノ秒要
する。直列リンクが４００メガバイト／秒で動作すると
仮定すれば、接続フレームおよびデータフレームの送信
には２８０ナノ秒ヲ要シ、１３２バイトのデータの送信
には３．４マイクロ秒を要する。

したがって要求および応答に要する合計の時間は４．７
５マイクロ秒に、ユーザＢで必要な処理時間ケ加えたも
のになる。中央スイッチに６２個のクロスポイントスイ
ッチがある場合は、６２個のパケット（１パケツトにつ
き１３２ビツトのデータを含む）で１ページのデータす
なわち４ｏ９６バイトのデータを容易に有することがで
きる。以上のことから、スイッチングシステムは１０マ
イクロ秒というページング時間の要件を満たすことが理
解されるであろう。

複数のクロスポイントスイッチを独立にしたことから得
られる主な利点は信頼性の向上である。

個々のクロスポイントスイッチ３２および個々の直列リ
ンク４２は故障する場合もあるが、中央スイッチ３０に
予備クロスポイントスイッチを設けておけばそれが故障
したクロスポイントスイッチまたは直列リンクと入れ換
わることができる。これによりシステムの全体的な信頼
性は非常に高くなる。しかしながらアダプタ３８の構造
はかなり複雑なのでユーザ３４にとってはそれが故障の
もとになる。第７図は本発明のさらに他の実施例を示す
。この実施例Ｉは複雑なアダプタにおいて耐故障性を提
供することを意図するものである。第７図に示すシステ
ムの場合、完全に動作可能なシステムは４つの直列リン
ク４２を有し、内部メモリバス４０は２つの内部ライン
１００および１０２を有するものとする。２つの内部ラ
イン１００および１０２は２つのスイッチ１０４および
１０６に接続される。これら２つのスイッチ１０４およ
び１０６は内部ライン１００および１０２を関連する出
力ライン１０８および１１０または出力ライン１１２お
よび１１４に切替えることができる。

出力ライン１０８ないし１１４はそれぞれ２つの小アダ
プタに情報を提供する。第１のアダプタ１１６および第
２のアダプタ１１８にはそれぞれ４つの小アダプタがあ
る。各小アダプタは直列リンク４２を介してクロスポイ
ントスイッチ３２に接続される。第１の中央スイッチ１
２０および第２の中央スイッチ１２２にはそれぞれ４つ
のクロスポイントスイッチが存在する。したがってこの
場合、クロスポイントスイッチ３２の数は、完全に動作
可能なシステムに必要なりロスポイントスイッチ３２の
数の２倍である。しかしながら第７図の構成は第２図の
構成とは異なる。すなわち、小アダプタへの入力は２つ
の小アダプタの一方に配分され、一時には一方の小アダ
プタしか使用されない。したがってスイッチングは多重
化されたものではなく静的なものである。第７図のシス
テムは、しかしながら、高信頼性を提供する。すなわち
、１つの故障が発生しても通信システムの性能が落ちる
ことはない。スイッチ１０４またはスイッチ１０６の一
方が故障すると、データの負荷は残りの一方のスイッチ
およびそれに関連するアダプタ１１６または１１８およ
び中央スイッチ１２０または１２２によって処理できる
。アダプタ１１６および１１８の一方、または中央スイ
ッチ１２０および１２２の一方が故障しても、同様な経
路指定を行うことができる。さらに、個々のクロスポイ
ントスイッチ３２、個々の直列リンク４２、および個々
の小アダプタにおいて２つの故障まで許容できる。これ
を説明するため、１つのクロスポイントスイッチ３２に
関連する１つの直列リンク４２または１つの小アダプタ
に故障が発生したと仮定する。同じ中央スイッチ１２０
または１２２内で２つのクロスポイントスイッチ６２が
故障すれば、その中央スイッチは故障したものとみなさ
れる。この場合、全体的なトラフィックの負荷は残りの
正常な中央スイッチに対して再び経路指定できる。

中央スイッチ１２０および１２２が故障したクロスポイ
ントスイッチ６２を１つずつ有する場合でも、両方の中
央スイッチにはスイッチ１０４および１０６の同じ出力
ライン１０８ないし１１４が与えられている正常なりロ
スポイントスイッチ３２が残っているので、スイッチ１
０４および１０６はそれらの正常なりロスポイントスイ
ッチを介して半分のトラフィックを経路指定できる。ク
ロスポイントスイッチの３つの目の故障が発生して、は
じめてこのスイッチングシステムの帯域幅が下がる。た
とえば中央スイッチ１２０において隣りどうしの２つの
クロスポイントスイッチ３２が故障し、かつ中央スイッ
チ１２２で他のクロスポイントスイッチ６２が故障する
場合である。もちろん、耐故障性のシステムはこれ以外
にも考えられる。

これまでクロスポイントスイッチおよび直列すンクの数
は決まっており、それらは全て使用されるものとして説
明してきたが、メツセージのサイズに応じて直列リンク
の数は変えることができる。

短いメツセージだけなら、１つの直列リンクと１つのク
ロスポイントスイッチを使用することができる。大量の
データを転送する場合は使用可能な全ての並列する直列
リンクおよびクロスポイントスイッチを利用できる。こ
れら以外の量のデータの場合はその景に応じて利用する
直列リンクの数を変えればよい。その際、使用される直
列リンクの数に応じてアダプタは調整される。

〔発明の効果〕

以上説明したように本発明によれば、各クロスポイント
スイッチはモジュール式で独立的に動作できるのでクロ
スポイントスイッチの交換および追加は容易にでき、各
アダプタで大量のデータな分割的に伝送するので、その
帯域幅は簡単に変えることができる。したがって本発明
の構成によれば高速化、帯域幅可変、および信頼性の要
件を満たすことができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明の他の実施例を示すブロック図、第６図はアダプタ
６８を説明するブロック図、第４図は再同期化回路を示
す図、第５図は１つのクロスポイントスイッチの構成を
示すブロック図、第６図はデータ転送のための要求およ
び応答の様子を示す図、第７図は本発明のさらに他の実
施例を示すブロック図、第８図は従来の多重プロセッサ
システムを示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 複数のユーザを接続するスイッチングシステムであつて
   、 各ユーザに関連して、データメッセージを複数のリンク
   上へ分割し分割されたデータメッセージを受け取つて再
   び組み合わせる手段と、 それぞれ前記分割されたデータメッセージを分割単位で
   伝送するため１ユーザからの１つのリンクを他のユーザ
   への１つのリンクへ選択的に接続する複数のスイッチン
   グ手段と、 各ユーザに関連して、前記スイッチング手段のセッティ
   ングを制御する制御手段と、 を備えることを特徴とするスイッチングシステム。