JPH03206547A

JPH03206547A - クロスバーネットワーク装置

Info

Publication number: JPH03206547A
Application number: JP102290A
Authority: JP
Inventors: Shinji Nakamura; 眞次中村; Robaatoson Andoriyuu; アンドリュー　ロバートソン
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1990-01-09
Filing date: 1990-01-09
Publication date: 1991-09-09
Anticipated expiration: 2011-09-04
Also published as: JP2530378B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えば多数のプロセッサと記憶装置を同時
に使用して高速の演算処理を行なうことを目的とする並
列処理システムにおいて、プロセッサと記憶装置を結ぶ
クロスバーネットワーク方式による並列処理の効率およ
び結合回路の複雑さによる経済性の低下を防ぐ演算制御
装置に関するものである。

（従来の技術）従来のクロスバーネットワーク方式による演算制御装置
としては、例えば第５図及び第６図に示すようなものが
ある（１９８２年５月発行　Ｖｏ１２３　　Ｎｏ２３　
　情報処理　ｐ２０１〜ｐ２０９　参照）。

第６図に示すように、このような従来のクロスバーネッ
トワーク方式による演算制御装置にあっては、バスいわ
ゆる情報伝送の共通線である通信母線１と、メモリいわ
ゆる情報の格納場所である記憶装置２と、情報の伝送制
御を行う小型電子計算機いわゆるマイクロプロセッサ（
マイコン）３と、通信母線１からの専用制御線４と、必
要とされる各交点に接続されたクロスバーネットワーク
５とから構威されている。

第５図は、クロスバーネットワーク５の接続状態の一例
を示す。クロスバーネットワーク５は、信号の伝送方向
が決められた入力線（ａ−ｄ）６と出力線（■〜■）７
が、格子状に交差するように構威され、それぞれの入力
から所望の出力が得られるように入力線６と出力線７の
交点いわゆるクロスポイント８にスイッチいわゆるクロ
スバースイッチ９が設けられている。図では両者がかさ
なったものとして示してある。ただし、この図で入力線
６のＣと出力線７の■との交点８′には、特にプログラ
ム上ここからの出力が不要なためクロスバースイッチ９
は設置されていない。

つぎにこの従来例の作用について説明する。記憶装置２
とマイクロプロセッサ３は、クロスバーネットワーク５
への入力に応じて、あらかしめクロスバーネットワーク
５の状況を記憶している記憶装置２から、入力の要求に
適合した情報を引き出し、この情報に基づきクロスバー
ネットワーク５のどのクロスポイント８をＯＮ，ＯＦＦ
するべきかをマイクロプロセッサ３で判断して、クロス
バーネットワー．ク５全体の状況変化に対応した制御を
するように作動する。従来のものは、このようにして膨
大な計算を並列に行なうことにより高速演算処理に応じ
うるちのであった。

３（発明が解決しようとする課題）ところで、このような従来の記憶装置２を共同で使用す
るマイクロプロセッザ３の結合方式においては、複数の
マイクロプロセッサ３は、同時には、共有の記憶装置２
に記憶情報の呼び出しは掛けられないので、共有の記憶
装置２から一つの情報を呼び出すためにある程度の待ち
時間が必要となる。従って、システム全体としては制御
時間が掛るすなわち演算速度が遅くなるという欠点があ
った。この欠点を除くため外部装置を設けるとそれだけ
コスト高となるものであった。また、クロスバーネット
ワーク５の各クロスポイント８に制御信号を伝達するに
必要な信号線である専用制御線４を配置せねばならず、
結合回路が複雑になるという欠点もあった。この結果、
装置全体としての経済性の低下を誘引することとなって
いた。

この発明は、このような従来の問題点に着目してなされ
たもので、急速演算ができ、装置全体としての経済性の
低下を招くことのないクロスバーネットワーク装置を提
供することを目的としてい４る。

［発明の構成］（課題を解決するための手段）この発明は、前記目的を達或するため、高速の演算処理
を行なうことを目的とするクロスバーネットワーク方式
による並列処理システムにおいて、ネットワーク内の個
々の交点が、入力に対して出力をするかどうかの決定を
行なう論理手段を備えるようにしたものである。

（作用）ネットワークの各交・点は夫々論理手段を設けてあり、
各論理手段は人出力信号と人出力要求信号の一致か否か
により入出力線の接続可否の計算をして決定するので、
高速で演算処理をすることができる。

（実施例）以下、この発明の一実施例を第１図〜第４図に示す図面
に基づいて説明する。

第２図は、本発明に基づく論理回路（手段）２３の原理
図を示す。この図で、Ｘ・・・入力急速信号、Ｙ・・・
入力要求信号、Ｘ・・・出力急速信号、Ｙ・・・出力要
求信号、Ｓ・・・接点出力信号を示す。第３図は、第２
図で示した論理回路２　３　＋７）　（ａ）　（ｂ）　
（Ｃ）　（ｄ）　ノ４種類の場合であってそれぞれの入
力急速・出力急速及び入力要求・出力要求の各信号の組
合せによる真理値を示す。この図で、０・・・論理“０
”　１・・・論である。

第１図は、本発明に基づくクロスバーネットワクの構成
図を示す。まず、構成を説明する。クロスバーネットワ
ーク１０は横軸に沿って記憶装置１１．，１２，１．３
の接続された信号線１４，１５，１６が、図の上から下
に向って順に並べられ、縦軸に沿ってマイクロプロセッ
サ（マイコン）１７，１８．１９に接続された信号線２
０．２１．２２が、図の左から右に向って順に並べられ
る。

この結果、それぞれの信号線は、図の符号２６〜３４で
交差する。これらの符号２６〜３４は、すなわち、それ
ぞれの信号線が交差した交点いわゆるクロスポイントで
あり、これら交点にはすべてクロスバースイッチ付きの
第２図の論理回路２３を備えてある。例えば、信号線１
５と信号線２０の交点２９に信号線］５と信号線２０と
を接続するために図中の丸印で示されるスイッチいわゆ
るクロスバースイッチ９が設けられると共に、このそれ
ぞれのクロスバースイッチ９に隣接して論理回路２３が
設けられ、この論理・回路２３の接点出力信号（制御信
号）Ｓによりクロスバースイッチ９が、ＯＮＳＯＦＦす
るように構威されている。

なお、信号の伝達は、横軸の信号線を基準とする場合で
は、１４→１５→１６の順に、上から下へ、縦軸の信号
線を基準とする場合では、２０→２１−２２の順に、左
から右へと方向が指定されている。つまり、信号の伝達
は上及び左が下及び右に対して優先して行なわれるよう
にしてある。

つぎに、前記実施例の作用について説明する。

このクロスバーネットワーク１０で、例えば、信号線］
４と信号線２１との交点２７に設けられた論理回路２３
に入力急速信号２４として“］“入力要求信号２５とし
て゛１”が、同時に入力さ７れると論理回路２３からは、接点出力信号“０”が出力
されクロスバースイッチ９は作動しない（第３図の（ｄ
）参照）。しかし、信号線１５と信号線２１との交点３
０に設けられた論理回路２３に入力急速信号２４として
゛′Ｏ”、入力要求信号２５として“１”が、同時に入
力されると論理回路２３からは、接点出力信号“１”が
出力され（第３図の（ｂ）参照）、クロスバースイッチ
９がＯＮとなり記憶装置１２とマイクロプロセッサ１８
の信号線が接続され、記憶装置１２の制御信号がマイク
ロプロセッサ１８に伝達され所定の計算が行なわれる。

このようにして、信号線１４と信号線２０の最上方及び
最左方の交点２６に設けられた論理回路２３に入力した
入力急速信号２４と入力要求信号２５とは、クロスバー
ネットワーク１０の横軸と縦軸のそれぞれの論理回路２
３に、上から下へ、また、左から右へと順次伝達されそ
れぞれの条件に適合したクロスバースイッチをＯＮにす
ることができ、高速での演算を可能とする。

即ちその作用は次の各ステップにより行なわれ８る。

■　交点２６について、マイコン１７からのＹ　信号＝
“１″によって交点２６の論理回路は第３図（ｂ）とな
り、スイッチ９は閉となる。よってマイコン１７と記憶
装置］１は通信を行う。

■　ステップ■の時の交点２９．３２について、交点２
６の論理回路はＹ＝０となり、交点２９，３２のスイッ
チは閉となることはない。

■　ステップ■の時の交点２７について、マイコン１８
からＹ信号一“１”が出ても、Ｘ＝１−となっている交
点２６の論理回路の状況から交点２７の論理回路は第３
図（ｄ）となり、スイッチ９は開のままである。

■　ステップ■の時の交点３０について、マイコン１８
からのＹ信号一“１”によって交点３０の論理回路は第
３図（ｂ）となり、スイッチ９は閉となる。よってマイ
コン１８と記憶装置１２は通信を行う。

■　このため、ステップ■〜■の状況で、マイコン１−
９からＹ信号＝“１”が出ても、交点２８と３１ではス
イッチ９が開であり、すてに利用状態にある記憶装置１
１．１２に接続されることはないのである。

■　交点３３について、交点３０の論理回路はＹ＝Ｏに
よって第３図（ａ）となりスイッチ９は閉となることは
ない。

■　このため、ステップ■〜■の状況で、マイコン１９
からＹ信号一“１”が出ると、交点３４においては第３
図（ｂ）となり、スイッチ９は閉となる。

よって、マイコン１つは利用状態にない記憶装置１３と
通信を行う。

第４図に、本発明に基づく実施例の一つである宛先決定
可能な内容参照記憶装置のブロック図を示す。前述の論
理回路は、このＣＡＭいわゆる宛先決定可能な内容参照
記憶装置において用いた。

このＣＡＭには、そのブロック図で示されるごとくクロ
スバーネットワーク型式の二項コンセントレータ３７を
含んでいる。

尚、第４図において、２は記憶装置、３はマイクロプロ
セッサを含む制御装置、２４は入力信号、３５は参照レ
ジスタ、３６はマスクレジスタ、３８は出力信号、３９
は適合データである。

入力信号２４が入ると、出力信号３８は、各レジスタ３
５とマスクレジスタ３６との比較で計算される。ここで
入力信号２４と参照レジスタ３５の資料が一致すれば、
マイクロプロセッサを含む制御装置３からの出力信号３
８と同類の信号が記憶装置２から二項コンセントレータ
３７を経て適合データ３９として連続して出力される。

この場合、二項コンセントレータ３７に本発明の論理回
路を用いることは、とても有利である。その．結果、そ
れぞれのクロスポイントに組込まれた論理回路は、所定
通りに信号の局部制御を行なうことが認められたため、
従来のクロスバーネットワークでそれぞれのクロスポイ
ントに配線されていた専用制御線を取り除くことができ
、メモリの密度を高くでき、また、外部のマイクロプロ
セッサも不用となった。これらの事から、クロスバーネ
ットワークの制御速度が速くなり、クロスバーネットワ
ーク全体も単純な構成とすることができた。この１１ような局所制御方法は、当然の事ながら、ＶＬＳ■いわ
ゆる大規模集積回路でも容易に実施しうる技術である。

ここでは、マイクロプロセッサと記憶装置になっている
が、例えば、縦列に２つのプリンタを設けるとともに横
列には該プリンタに印字命令を出す４つの装置をも受け
てこのクロスバネットワーク構戊するとより有効となる
。すなわち、縦列にはプリンタ等の個別性のないものが
より適切である。

なお、この発明は２進数方式論理手段に限定されるもの
ではなく、他の方式の論理手段によるものにおいても同
様に適用されうるものである。

［発明の効果］以上に説明してきたように、この発明によればその構或
を高速の演算処理を行なうことを目的とするクロスバー
ネットワーク方式による並列処理システムにおいて、ネ
ットワーク内の個々の交点が、入力に対して出力をする
かどうかの決定を行なう論理手段を備える構成としたた
めシステム全１　２体としての制御速度が速くなり、さらに、クロスバーネ
ットワーク全体が従来のクロスバーネットワークに比べ
て、各クロスポイントへの専用制御線が無くなったので
簡単な構戊とすることができ、装置構成あるいは製造上
の著しい経済性の向上を図ることを期待できるという効
果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は、
第１図の回路図に用いる論理回路の原理図、第３図は、
第２図で示した論理回路によるそれぞれの入力・出力の
真即値を表わす図、第４図は、本発明に基づく一応用例
のブロック図、第５図は、従来のクロスバーネットワー
クの一例を示す回路図、第６図は、従来のクロスバーネ
ットワーク方式による演算制御装置の一例を示すブロッ
ク図である。１・・・通信母線　　・　　　２・・・記憶装置３・・
・マイクロプロセッサ４・・・専用制御線５・・・クロスバーネットワーク６・・・入力線　　　　　　７・・・出力線８・・・ク
ロスポイント９・・・クロスバースイッチ１０・・・クロスバーネットワーク１１〜１３・・・記憶装置　ｌ４〜１６・・・信号線１
７〜１つ・・・マイクロプロセッサ２０〜２２・・・信号線　　２３・・・論理回路２４・
・・入力信号　　　　２５・・・入力要求信号２６〜３
４・・・信号線の交点３５・・・参照レジスタ　　３６・・・マスクレジスタ
３７・・・二項コンセントレータ

Claims

【特許請求の範囲】

高速の演算処理を行なうことを目的とするクロスバーネ
ットワーク方式による並列処理システムにおいて、ネッ
トワーク内の個々の交点が、入力に対して出力をするか
どうかの決定を行なう論理手段を備えることを特徴とす
る局所制御によるクロスバーネットワーク装置。