JP2530378B2 - クロスバ―ネットワ―ク装置 - Google Patents

クロスバ―ネットワ―ク装置

Info

Publication number
JP2530378B2
JP2530378B2 JP2001022A JP102290A JP2530378B2 JP 2530378 B2 JP2530378 B2 JP 2530378B2 JP 2001022 A JP2001022 A JP 2001022A JP 102290 A JP102290 A JP 102290A JP 2530378 B2 JP2530378 B2 JP 2530378B2
Authority
JP
Japan
Prior art keywords
signal
information
output
input
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001022A
Other languages
English (en)
Other versions
JPH03206547A (ja
Inventor
眞次 中村
ロバートソン アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2001022A priority Critical patent/JP2530378B2/ja
Publication of JPH03206547A publication Critical patent/JPH03206547A/ja
Application granted granted Critical
Publication of JP2530378B2 publication Critical patent/JP2530378B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、例えば多数のプロセッサと記憶装置を同
時に使用して高速の演算処理を行なうことを目的とする
並列処理システムにおいて、プロセッサと記憶装置を結
ぶクロスバーネットワーク方式による並列処理の効率お
よび結合回路の複雑さによる経済性の低下を防ぐ演算制
御装置に関するものである。
(従来の技術) 従来のクロスバーネットワーク方式による演算制御装
置としては、例えば第4図及び第5図に示すようなもの
がある(1982年5月発行 Vol23 No23 情報処理 p20
1〜p209 参照)。
第5図に示すように、このような従来のクロスバーネ
ットワーク方式による演算制御装置にあっては、バスい
わゆる情報伝送の共通線である通信母線1と、メモリい
わゆる情報の格納場所である記憶装置2と、情報の伝送
制御を行う小型電子計算機いわゆるマイクロプロセッサ
(マイコン)3と、通信母線1からの専用制御線4と、
必要とされる各交点に接続されたクロスバーネットワー
ク5とから構成されている。
第4図は、クロスバーネットワーク5の接続状態の一
例を示す。
クロスバーネットワーク5は、信号の伝送方向が決め
られた入力線(a〜d)6と出力線(〜)7が、格
子状に交差するように構成され、それぞれの入力から所
望の出力が得られるように入力線6と出力線7の交点い
わゆるクロスポイント8にスイッチいわゆるクロスバー
スイッチ9が設けられている。図では両者がかさなった
ものとして示してある。ただし、この図で入力線6のC
と出力線7のとの交点8′には、特にプログラム上こ
こからの出力が不要なためクロスバースイッチ9は設置
されていない。
つぎにこの従来例の作用について説明する。
記憶装置2とマイクロプロセッサ3は、クロスバーネ
ットワーク5への入力に応じて、あらかじめクロスバー
ネットワーク5の状況を記憶している記憶装置2から、
入力の要求に適合した情報を引き出し、この情報に基づ
きクロスバーネットワーク5のどのクロスポイント8を
ON,OFFするべきかをマイクロプロセッサ3で判断して、
クロスバーネットワーク5全体の状況変化に対応した制
御をするように作動する。従来のものは、このようにし
て膨大な計算を並列に行なうことにより高速演算処理に
応じうるものであった。
(発明が解決しようとする課題) ところで、このような従来の記憶装置2を共同で使用
するマイクロプロセッサ3の結合方式においては、複数
のマイクロプロセッサ3は、同時には、共有の記憶装置
2に記憶情報の呼び出しは掛けられないので、共有の記
憶装置2から一つの情報を呼び出すためにある程度の待
ち時間が必要となる。
従って、システム全体としては制御時間が掛るすなわ
ち演算速度が遅くなるという欠点があった。この欠点を
除くため外部装置を設けるとそれだけコスト高となるも
のであった。
また、クロスバーネットワーク5の各クロスポイント
8に制御信号を伝達するに必要な信号線である専用制御
線4を配置せねばならず、結合回路が複雑になるという
欠点もあった。この結果、装置全体としての経済性の低
下を誘引することとなっていた。
この発明は、このような従来の問題点に着目してなさ
れたもので、急速演算ができ、装置全体としての経済性
の低下を招くことのないクロスバーネットワーク装置を
提供することを目的としている。
[発明の構成] (課題を解決するための手段) この発明は、前記目的を達成するため、複数の装置よ
り構成される第1及び第2の装置群と、前記第1の装置
群に各々接続され第1の信号線と、前記第2の装置群に
各々接続された第2の信号線と、前記第1及び第2の信
号線の間を接続するスイッチ手段とを具備するクロスバ
ーネットワーク装置において、前記スイッチ手段の開閉
状態を個別に制御する論理決定手段を該スイッチ手段に
対応して設け、前記論理決定手段は、第1の装置群の接
続要求に関する第1の情報と前記スイッチ手段の開閉状
態に関する第2の情報に基づいてスイッチ手段の開閉状
態を決定し、当該決定に基づいて前記第1及び第2の情
報を決定して第1の方向に隣接する論理決定手段に第1
の情報を出力し、第2の方向に隣接する論理決定手段に
第2の情報を出力するようにしたものである。
(作用) 論理決定手段は、第1の装置群の接続要求に関する第
1の情報と前記スイッチ手段の開閉状態に関する第2の
情報に基づいてスイッチ手段の開閉状態を決定し、当該
決定に基づいて前記第1及び第2の情報を決定して第1
の方向に隣接する論理決定手段に第1の情報を出力し、
第2の方向に隣接する論理決定手段に第2の情報を出力
するようにしたので、第1及び第2の信号線の間を接続
するスイッチ手段の開閉状態を個別に制御することがで
きると共に、第1の方向に隣接する論理決定手段に第1
の情報を出力し、第2の方向に隣接する論理決定手段に
第2の情報を出力することができる。
(実施例) 以下、この発明の一実施例を第1図〜第4図に示す図
面に基づいて説明する。第2図は、本発明に基づく論理
回路(手段)23の原理図を示す。
この図で、X……入力急速信号、Y……入力要求信
号、 ……出力急速信号、 ……出力要求信号、S……
接点出力信号を示す。
第3図は、第2図で示した論理回路23の(a)(b)
(c)(d)の4種類の場合であってそれぞれの入力急
速・出力急速及び入力要求・出力要求の各信号の組合せ
による真理値を示す。この図で、0……論理“0"、1…
…論理“1"、 =X+Y、 =X・Y、S=・Yであ
る。
第1図は、本発明に基づくクロスバーネットワークの
構成図を示す。
まず、構成を説明する。クロスバーネットワーク10は
横軸に沿って記憶装置11,12,13の接続された信号線14,1
5,16が、図の上方から下方に向って順に並べられ、縦軸
に沿ってマイクロプロセッサ(マイコン)17,18,19に接
続された信号線20,21,22が、図の左方から右方に向って
順に並べられる。この結果、それぞれの信号線は、図の
符号26〜34で交差する。これらの符号26〜34は、すなわ
ち、それぞれの信号線が交差した交点いわゆるクロスポ
イントであり、これら交点にはすべてクロスバースイッ
チ付きの第2図の論理回路23を備えてある。例えば、信
号線15と信号線20の交点29に信号線15と信号線20とを接
続するために図中の丸印で示されるスイッチいわゆるク
ロスバースイッチ9が設けられると共に、このそれぞれ
のクロスバースイッチ9に隣接して論理回路23が設けら
れ、この論理回路23の接点出力信号(制御信号)Sによ
りクロスバースイッチ9が、ON、OFFするように構成さ
れている。
なお、交点26,29,32にそれぞれ設けられた論理回路23
に入力される入力急速信号24は、それぞれ記憶装置11,1
2,13の仮想的な稼動状態を表す信号であり、第1図に示
すように固定値“0"が予め設定されている。
また、信号の伝達は、横軸の信号線を基準とする場合
では、14→15→16の順に、上方から下方へ指定され、縦
軸の信号線を基準とする場合では、20→21→22の順に、
左方から右方へと方向が指定されている。つまり、信号
の伝達は縦軸の上方及び横軸の左方が縦軸の下方及び横
軸の右方に対して優先して行なわれるようにしてある。
つぎに、第1図を用いて前記実施例の作用を説明す
る。
まず、このクロスバーネットワーク10で、例えば信号
線14と信号線20との交点26に設けられた論理回路23に入
力急速信号24として“0"、入力要求信号25として“1"
が、同時に入力される場合、論理回路23からは接点出力
信号“1"が出力され(第3図の(b)参照)、クロスバ
ースイッチ9がONとなり記憶装置11とマイクロプロセッ
サ17の信号線が接続され、記憶装置11の制御信号がマイ
クロプロセッサ17に伝達され所定の計算が行なわれる。
この交点26が接続された状態で、例えば、信号線14と
信号線21との交点27に設けられた論理回路23に入力急速
信号24として“1"、入力要求信号25として“1"が、同時
に入力されると論理回路23からは、接点出力信号“0"が
出力されクロスバースイッチ9は作動しない(第3図の
(d)参照)。
一方、この交点26が接続された状態で、信号線15と信
号線21との交点30に設けられた論理回路23に入力急速信
号24として“0"、入力要求信号25として“1"が、同時に
入力されると論理回路23からは、接点出力信号“1"が出
力され(第3図の(b)参照)、クロスバースイッチ9
がONとなり記憶装置12とマイクロプロセッサ18の信号線
が接続され、記憶装置12の制御信号がマイクロプロセッ
サ18に伝達され所定の計算が行なわれる。
しかしながら、この交点26が接続された状態では、信
号線15と信号線20との交点29に設けられた論理回路23に
は入力急速信号24として“0"、入力要求信号25としては
“0"が、同時に入力されるため論理回路23からは、接点
出力信号“0"が出力されクロスバースイッチ9は作動し
ないので(第3図の(a)参照)、記憶装置12とマイク
ロプロセッサ17の信号線は接続されない。さらにこのと
き、信号線16と信号線20との交点32に設けられた論理回
路23に例えば入力急速信号24として“0"、入力要求信号
25としては“0"が、同時に入力されるため論理回路23か
らは、接点出力信号“0"が出力されクロスバースイッチ
9は作動しないので(第3図の(a)参照)、記憶装置
13とマイクロプロセッサ17の信号線も接続されない。
このようにして、信号線14と信号線20の最上方及び最
左方の交点26に設けられた論理回路23に入力した入力急
速信号24と入力要求信号25とは、クロスバーネットワー
ク10の横軸と縦軸のそれぞれの論理回路23に、縦軸の上
方から下方へ、また、横軸の左方から右方へと順次伝達
されそれぞれの条件に適合したクロスバーネットスイッ
チをONにすることができ、高速での演算を可能とする。
即ちその作用は次の各ステップにより行なわれる。
交点26について、マイコン17からのY信号=“1"に
よって交点26の論理回路は第3図(b)となり、スイッ
チ9は閉となる。よってマイコン17と記憶装置11は通信
を行う。
ステップの時の交点29,32について、交点26の論
理回路は =0となり、交点29,32のスイッチは閉とな
ることはない。
ステップの時の交点27について、マイコン18から
Y信号=“1"が出ても、 =1となっている交点26の論
理回路の状況から交点27の論理回路は第3図(d)とな
り、スイッチ9は開のままである。
ステップの時の交点30について、マイコン18から
Y信号=“1"によって交点30の論理回路は第3図(b)
となり、スイッチ9は閉となる。よってマイコン18と記
憶装置12は通信を行う。
このため、ステップ〜の状況で、マイコン19か
らY信号=“1"が出ても、交点28と31ではスイッチ9が
開であり、すでに利用状態にある記憶装置11,12に接続
されることはないのである。
交点33について、交点30の論理回路は =0によっ
て第3図(a)となりスイッチ9は閉となることはな
い。
このため、ステップ〜の状況で、マイコン19か
らY信号=“1"が出ると、交点34においては第3図
(b)となり、スイッチ9は閉となる。よって、マイコ
ン19は利用状態にない記憶装置13と通信を行う。
ここでは、マイクロプロセッサと記憶装置になってい
るが、例えば、縦列に2つのプリンタを設けるとともに
横列には該プリンタに印字命令を出す4つの装置をも受
けてこのクロスバネットワーク構成するとより有効とな
る。すなわち、縦列にはプリンタ等の個別性のないもの
がより適切である。
なお、この発明は2進数方式論理手段に限定されるも
のではなく、他の方式の論理手段によるものにおいても
同様に適用されうるものである。
[発明の効果] 以上に説明してきたように、この発明によれば、論理
決定手段は、第1の装置群の接続要求に関する第1の情
報と前記スイッチ手段の開閉状態に関する第2の情報に
基づいてスイッチ手段の開閉状態を決定し、当該決定に
基づいて前記第1及び第2の情報を決定して第1の方向
に隣接する論理決定手段に第1の情報を出力し、第2の
方向に隣接する論理決定手段に第2の情報を出力するよ
うにしたので、第1及び第2の信号線の間を接続するス
イッチ手段の開閉状態を個別に制御することができると
共に、第1の方向に隣接する論理決定手段に第1の情報
を出力し、第2の方向に隣接する論理決定手段に第2の
情報を出力することができるので、縦軸上方から下方
に、横軸左方から右方に向けて伝達された条件に適合し
た交点を接続することができ、この結果、システム全体
としての制御速度が速くなり、さらに、クロスバーネッ
トワーク全体が従来のクロスバーネットワークに比べ
て、各クロスポイントへの専用制御線が無くなったので
簡単な構成とすることができ、装置構成あるいは製造上
の著しい経済性の向上を図ることを期待できるという効
果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す回路図、第2図は、
第1図の回路図に用いる論理回路の原理図、第3図は、
第2図で示した論理回路によるそれぞれの入力・出力の
真理値を表わす図、第4図は、従来のクロスバーネット
ワークの一例を示す回路図、第5図は、従来のクロスバ
ーネットワーク方式による演算制御装置の一例を示すブ
ロック図である。 1……通信母線、2……記憶装置 3……マイクロプロセッサ 4……専用制御線 5……クロスバーネットワーク 6……入力線、7……出力線 8……クロスポイント 9……クロスバースイッチ 10……クロスバーネットワーク 11〜13……記憶装置、14〜16……信号線 17〜19……マイクロプロセッサ 20〜22……信号線、23……論理回路 24……入力急速信号、25……入力要求信号 26〜34……信号線の交点

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の装置より構成される第1及び第2の
    装置群と、前記第1の装置群に各々接続された第1の信
    号線と、前記第2の装置群に各々接続された第2の信号
    線と、前記第1及び第2の信号線の間を接続するスイッ
    チ手段とを具備するクロスバーネットワーク装置におい
    て、 前記スイッチ手段の開閉状態を個別に制御する論理決定
    手段を該スイッチ手段に対応して設け、 前記論理決定手段は、 第1の装置群の接続要求に関する第1の情報と前記スイ
    ッチ手段の開閉状態に関する第2の情報に基づいてスイ
    ッチ手段の開閉状態を決定し、当該決定に基づいて前記
    第1及び第2の情報を決定して第1の方向に隣接する論
    理決定手段に第1の情報を出力し、第2の出力に隣接す
    る論理決定手段に第2の情報を出力することを特徴とす
    るクロスバーネットワーク装置。
JP2001022A 1990-01-09 1990-01-09 クロスバ―ネットワ―ク装置 Expired - Lifetime JP2530378B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001022A JP2530378B2 (ja) 1990-01-09 1990-01-09 クロスバ―ネットワ―ク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001022A JP2530378B2 (ja) 1990-01-09 1990-01-09 クロスバ―ネットワ―ク装置

Publications (2)

Publication Number Publication Date
JPH03206547A JPH03206547A (ja) 1991-09-09
JP2530378B2 true JP2530378B2 (ja) 1996-09-04

Family

ID=11489945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001022A Expired - Lifetime JP2530378B2 (ja) 1990-01-09 1990-01-09 クロスバ―ネットワ―ク装置

Country Status (1)

Country Link
JP (1) JP2530378B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345228A (en) * 1991-10-31 1994-09-06 International Business Machines Corporation Very large scale modular switch

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022266A (ja) * 1983-07-19 1985-02-04 Nec Corp マルチプロセツサ結合方式
JPS6115265A (ja) * 1984-06-27 1986-01-23 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション スイツチングシステム
EP0429733B1 (en) * 1989-11-17 1999-04-28 Texas Instruments Incorporated Multiprocessor with crossbar between processors and memories

Also Published As

Publication number Publication date
JPH03206547A (ja) 1991-09-09

Similar Documents

Publication Publication Date Title
KR900002581B1 (ko) 프로세서 선택 시스템
JP2530378B2 (ja) クロスバ―ネットワ―ク装置
US3846759A (en) Data processing arrangements
JP2888206B2 (ja) データ処理装置
JPH0661079B2 (ja) デ−タ処理装置
JPH0468462A (ja) 並列処理装置
JP2791764B2 (ja) 演算装置
JPS61114695A (ja) 多段空間スイツチングネツトワーク用制御装置
JPS61114693A (ja) 電気機械的空間スイツチングネツトワーク用装置
JP2560636B2 (ja) プロテクション機能付ハードウェア・パッケージ装置
JP3987805B2 (ja) アレイ型プロセッサ
JPS605029B2 (ja) 多重計算機システムにおける運転管理装置
JPS58115520A (ja) デ−タ処理装置におけるクロスコ−ル制御方式
JPS61148564A (ja) 並列処理計算機
JPH05127788A (ja) スイツチ信号の多入力回路
JPS62226364A (ja) 情報処理装置
JPH0447311A (ja) 演算装置
JPS63245544A (ja) 入出力制御装置
JPH04338803A (ja) プログラマブルコントローラの入出力ユニット
JPH0573297A (ja) マイクロコンピユータ
JPH0546530A (ja) コンピユーター制御回路
JPS59133670A (ja) デジタル演算装置
JPH08278941A (ja) バス制御方式
JPS6054010A (ja) 多点入出力装置
JPH0445866B2 (ja)