KR900002581B1 - 프로세서 선택 시스템 - Google Patents

프로세서 선택 시스템 Download PDF

Info

Publication number
KR900002581B1
KR900002581B1 KR1019870002966A KR870002966A KR900002581B1 KR 900002581 B1 KR900002581 B1 KR 900002581B1 KR 1019870002966 A KR1019870002966 A KR 1019870002966A KR 870002966 A KR870002966 A KR 870002966A KR 900002581 B1 KR900002581 B1 KR 900002581B1
Authority
KR
South Korea
Prior art keywords
task
processor
processing
signal
processors
Prior art date
Application number
KR1019870002966A
Other languages
English (en)
Other versions
KR870009298A (ko
Inventor
아쯔시 이노우에
Original Assignee
가부시기가이샤 도시바
와다리 스기이찌로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 와다리 스기이찌로 filed Critical 가부시기가이샤 도시바
Publication of KR870009298A publication Critical patent/KR870009298A/ko
Application granted granted Critical
Publication of KR900002581B1 publication Critical patent/KR900002581B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

프로세서 선택 시스템
제 1 도는 본 발명의 일실시예에 따른 선택시스템을 채용하여 구성된 멀티프로세서 시스템의 요부 개략 구성도.
제 2 도는 제 1 도의 시스템에서 사용되는 검출출력부의 회로 구성예를 도시한 도면.
제 3 도는 제 1 도의 시스템에서 사용되는 태스크 테이블의 구성예를 도시한 도면.
제 4 도는 프로세서 선택처리동작을 설명하기 위한 도면.
제 5 도는 프로세서 선택처리과정을 도시한 흐름선도.
* 도면의 주요부분에 대한 부호의 설명
1a, 1b,…, 1n : 프로세서 2 : 버스
3 : 검출출력부 11 : 태스크레지스터
12 : 푸인트 레지스터 13 : 태스크 테이블
14 : 플래그 레지스터 15 : 비교기」
16 : 가감산기
본 발명은 프로세서를 선택하기 위한 시스템보다 구체적으로 말하면, 버스를 통해 접속된 복수대의 프로세서를 효율적인 정보처리를 실행시킬 수 있도록, 이들 복수대의 프로세서에 처리기능을 할당하는 프로세서 선택 시스템에 관한 것이다.
복수대의 프로세서를 사용하여 정보처리 시스텝, 즉 컴퓨터 시스템을 구축하는 것이 성행하고 있다. 이러한 시스템을 이용하면, 복수대의 프로세서에 의한 각종 연산처리의 분산화 뿐만 아니라, 데이터, 즉 정보의 입출력까지도 분산제어하는 것이 가능하다.
그런데, 종래의 일반적인 멀티프로세서 시스템에서는, 각종의 태스크를 복수의처리단위로 분할하고, 그 분할된 처리 단위마다, 실행되어야 할 태스크를 처리하기에 적합한 프로세서가 할당되도록 하고 있다. 이때, 개개의 태스크에 대해서 그 태스크 처리전용의 프로세서를 하나 하나 준비할 필요가 있다.
그리고, 일반적으로 어느 프로세서에서 처리된 정보를 어느 프로세서로 전달하여 다음의 처리를 실행한 것인지를 미리 정하고, 그 정해진 순서에 따라서 소정의 정보 처리가 실행되도록 하고 있다.
그런데, 각 프로세서의 처리기능이 점점 증대하는 경향이 있으므로, 이에 따라 동일한 시스템내에 채용되는 복수대의 프로세서가 같은 태스크를 처리할 수 있는 경우가 증가하고 있다. 예를들면, 고품위의 프린터와 고속의 연산처리기능을 구비한 프로세서와, 저품위의 프린터와 저속의 연산처리기능을 구비한 프로세서가 동일한 시스템내에 채용된 것이 있다. 이 경우, 일반적으로는 고속의 연산처리기능을 갖는 프로세서로 연산처리를 실행하고, 그 처리 결과를 고품위로 프린트하는 것이 바람직하다. 그러나, 고속의 연산처리 기능을 갖는 프로세서가 연산처리에 전유되어 있는 경우, 저 품위의 프린터를 구비한 프로세서에 처리 정보를 전달하여, 그 처리 결과를 신속히 프린트 출력하는 편이 바람직할 수도 있다.
그런데, 상술한 바와같이, 종래의 시스템에 있어서는 프로세서간의 처리 정보의 전달 순서가 미리 정해져 있기 때문에, 예를들어 같은 태스크를 처리할 수 있는 프로세서가 별도로 존재하고 있더라도, 그것을 이용할 수 없다는 불합리한 점이 있었다. 또한 시스템내의 프로세서의 수가 변경되는 경우, 즉 시스템에서 어떤 프로세서가 되거나, 시스템내에 새로운 프로세서가 추가되는 경우, 그 시스템 구성의 변경을 알지 못하는한, 그 시스템 구성에 따른 적절한 처리 순서를 구성하는 것이 불가능하다.
따라서, 본 발명의 목적은, 상기한 바와같은 사항들을 고려하여, 복수의 프로세서가 각각 구비하는 처리기능을 유효하게 이용하여, 소정의 정보처리가 유연하고도 효율적으로 실행될 수 있도록한 프로세서 선택 시스템을 제공하는데 있다.
본 발명에 따르면, 처리 요구된 태스크의 종류와 그 처리 레벨에 대한 정보를 버스 라인을 통해 복수대의 프로세서로 출력하는 유니트와 ; 그 프로세서가 처리가능한 태스크의 종류와 그 처리 레벨에 대한 정보를 저장하는 태스크테이블과 ; 그 프로세서가 처리 실행중임을 나타내는 플래그를 저장하는 유니트와, 다른 프로세서로부터 제공된 태스크의 처리 요구에 대하여, 상기 태스크 테이블의 정보와 플래그에 따라서, 그 처리요구를 받아들일 것인지 또는 거절할 것인지를 나타내는 처리 가능 신호를 출력하는 유니트 및 ; 복수대의 프로세서로부터 각각 출력되는 처리 가능신호에 응답하여, 상기 처리 요구되었던 태스크를 처리하는 프로세서를 결정 제어하는 유니트로 구성된 프로세서 선택 시스템이 제공된다.
본 발명의 시스템에서는, 상기 프로세서 결정 유니트가, 복수의 프로세서에서 출력되는 처리 가능신호에 응답하여, 처리 요구된 태스크를 처리할 수 있는 프로세서의 수를 판정하고, 그 판정 결과가 0대인 경우에는, 태스크의 처리 레벨을 저하시켜서, 태스크의 처리 요구가 다시한번 이루어지도록 한다.
이하, 첨부도면을 참조로하여 본 발명의 실시예에 대해 설명한다.
제 1 도에서는, 복수대의 프로세서(1a, 1b,…1n)가 버스 라인(2)을 통해 서로 접속되어 있다. 이 버스 라인(2)에는 또한 태스크 레지스터(11)와 포인트 레지스터(12)가 접속되어 있다. 태스크 테이블(11)의 출력단자에는 태스크 테이블(13)이 접속되어 있다. 태스크 테이블(13)은 특정 태스크 번호에 해당하는 태스크 처리기능(처리 내용)과 그 처리 기능에 해당하는 처리 레벨의 정보를 저장한다. 예를들어, 번호 1은 포인트 번호 S에 해당하는 중간 연산속도인 5의 처리 레벨로 실행되는 매트릭스 연산을 나타낸다. 이 연결에서, 처리 레벨은 최저 1에서 최고 10까지의 범위로 10포인트의 스케일을 따라 표시된다. 태스크 번호 2는 그 처리 레벨이 6인 벡터 연산을 나타낸다. 마찬가지로, 태스크 번호 20과 21은 각각 7과 3의 처리 레벨을 갖는 가산 및 프린트 출력을 나타낸다.
태스크 테이블(13)의 출력은 비교기에 접속된다. 그 프로세서가 태스크를 실행중인지의 여부를 나타내는 플래그를 저장하는 플래그 레지스터(14)는 또한 비교기(15)에 접속된다. 비교기(15)에 또한 접속되는 포인트 레지스터(12)는 특정 태스크 처리 기능에 요구되는 처리 레벨을 나타내는 정보를 저장하고, 가산기(16)의 출력에 의해 업데이트 된다.
비교기(15)의 출력은 제 2 도에 상세히 도시된 신호 검출 출력부(3)에 접속된다.
제 2 도에 도시된 바와같이, AND게이트(G1) 내지 (G6)가 비교기(13)의 출력(C1) 내지 (C5)에 연결되어 있다. 상세히 설명하면, 단자(C1)는 해당 인버터들을 거쳐 AND게이트(G1) 내지 (G4) 및 (G6)에 접속되고, AND게이트(G5)에는 직접 연결된다. 단자(C2)는 해당 인버터들을 거쳐 AND게이트(G1) 내지 (G3)와 (G5) 및 (G6)에 연결되고, AND게이트(G4)에는 직접 연결된다. 단자(C3)는 해당 인버터들을 거쳐서 AND게이트(G1), (G2) 및 (G4) 내 (G6)에 연결되고, AND게이트(G3)에는 직접 연결된다. 단자 (C4)는 해당 인버터들을 거쳐 AND게이트(G1) 및 (G3) 내지 (G6)에 연결되고, AND게이트(G2)에는 직접 연결된다. 단자(C5)는 해당 인버터들을 거쳐 AND게이트(G2) 내지 (G3)에 연결되고, AND게이트(G1)에는 직접 연결된다. AND게이트(G1) 내지 (G5)는 OR게이트(G7)에 연결되고, OR게이트(G7)의 출력과 AND게이트(G6)의 출력은 제 1 도에 도시된 가산기(16)에 연결된다.
검출 출력부(3)는, 요구된 태스크를 처리 가능한 프로세서의 수가 0대인 경우에는 S1=L, S2=H이고, 그 처리 가능 프로세서의 수가 1대인 경우에는 S1=M, S2=L이며, 그 처리가능 프로세서의 수가 2대이상인 경우에는 S1=L, S2=L인 처리 가능신호를 발생한다.
제 1 도에 도시된 시스템의 동작을 제 4 도 및 제 5 도를 참조로 하여 설명한다.
예를들어, 프로세서(1a)가 태스크 요구를 발생하고, 이때, 태스크 번호 정보와 이 태스크 번호에 해당하는 태스크를 처리하기 위한 처리실행 레벨에 대한 정보가 프로세서(1a)로부터 발생된다. 예를들어, 태스크 번호가 3이고, 처리 레벨 포인트 번호가 5인 태스크 정보가 출력되어 태스크 레지스터(11)에 저장되면, 여기에 등록된 태스크 번호(3)를 갖는 프로세서가 프로세서(1a) 내지 (1n)중에서 지정된다.
제 4 도는 5개의 프로세서(1a) 내지 (1e)를 도시한다. 이중에서, 프로세서(1a), (1b), (1d) 및 (1e)는 태스크 테이블 (13)에 등록된 태스크 번호 3를 갖고, 각각 처리 가능 신호를 발생한다. 한편, 프로세서(1c)는 그 내부에 등록된 특정의 태스크 번호를 갖지 않으므로, 처리 가능 신호를 발생하지 않는다.
프로세서(1a) 내지 (1d)의 플래그 레지스터(14)의 플래그 정보가 조사된다. 플래그 정보 "1"를 갖는 프로세서(1a) 및 (1e)는 비지(busy)상태로 발견되기 때문에, 이들의 프로세서는 요구태스크를 처리할 수 없는 상태로 된다. 한편, 프로세서(1b) 및 (1d)는 요구 태스크 처리가 가능한 상태로 된다.
그러면, 이들중 가장 효율적인 프로세서가 실행되어야할 태스크에 대해 선택되고, 이때 각각의 처리 레벨과 함께 프로세서(1b) 및 (1d)가 조사된다. 요구 처리 실행 레벨이 5이상이면, 6의 처리 실행 레벨을 갖는 프로세서(1b)가 선택된다. 따라서, 처리 가능 신호(2)가 프로세서(1b)의 비교기(15)로부터 출력된다. 신호C2가 검출 출력부(3)에 입력되면, AND게이트(G4)가 출력 1을 발생하고, S1=1 및 S2=0인 신호가 출력부(3)에서 발생된다. 이와같이 하여, S1=1이고 S2=0인 신호에 따라서 처리 가능한 프로세서의 수가 1대인 것으로 발견되면, 처리 가능신호 출력을 갖는 프로세서(1b)가 요구된 태스크를 실행한다.
태스크 번호 5와 포인트 번호 9를 갖는 다른 태스크 요구가 발생되면, 내부에 태스크 번호 5가 등록되어 있는 모든 프로세서(1a) 내지 (1e)가 태스크 처리 가능한 것으로 선택된다. 프로세서(1e)가 비지 상태로 발견되기 때문에, 프로세서(1b)내지 (1d)가 유효한 것으로 선택된다.
다음에, 각각의 처리 실행 레벨에 따라 비교기(15)에 의해서 유효한 프로세서들이 레이트(rate)된다. 요구된 처리 레벨번호가 9이므로, 포인트 9이상의 실행 레벨을 갖는 유효한 프로세서는 존재하지 않는 것으로 결정된다. 그리하여, 프로세서(1b) 내지 (1d)의 비교기(15)에 의해 검출 출력부(3)에 입력된 모든 처리 가능 신호가 0이므로, 검출출력부(3)는 S1=0이고 S2=1인 신호를 발생한다. 즉, 유효한 프로세서의 수가 1인지의 여부에 대한 응답으로서 유효한 프로세서는 존재하지 않는 것으로 결정된다. 유효한 프로세서의 수가 0으로 발견될때의 신호, 즉 S1=0이고 S2=1인 신호는 가감산기(16)에 공급되고, 이 가감산기(16)는 포인트 레지스터(12)의 포인트 번호 9로부터 2를 감산하여, 그 내용이 포인트 번호 7로 업데이트 되도록 한다. 이때, 태스크 번호와 그 처리 레벨을 나타내는 내용은 제 4 도에 도시된 바와같이 B'로 된다. 그 결과, 유효한 프로세서들은 포인트 번호 7의 처리 레벨을 갖는 것으로 결정된다. 이 경우, 프로세서(1b) 및 (1c)는 포인트 번호 7이상의 레벨을 갖는 것으로 발견되고, 그리하여, 처리가능 신호 C2와 C3가 각각 프로세서(1b) 및 (1c)로부터 출력된다.
신호 C2와 C3가 검출출력부(3)에 입력되면, AND게이트(G1) 내지 (G6)는 모두 0의 신호를 발생하고, 출력부(3)는 S1=0이고 S2=0인 신호를 발생한다. S1=0이고 S2=0인 신호가 가감산기(16)에 공급되면, 이 가감산기(16)에 의해서 포인트 레지스터(12)의 내용, 즉 이 경우 포인트 번호 7에 1이 가산되고, 그 결과, 태스크 처리요구 B″가 설정되어, 포인트 레지스터(12)의 내용이 포인트 번호 8로 된다.
프로세서(1b)와 (1c)중에서, 프로세서(1c)만이 포인트 번호 8이상인 것으로 발견되기 때문에, 이 프로세서(1c)만이 처리가능 신호를 발생한다. 이와같이 하여, 프로세서(1c)가 유효하게 결정되므로 이 프로세서(1c)에 의해서 해당 요구 태스크가 실행된다.
전술한 바와같은 멀티프로세서 시스템에 따르면, 태스크 처리 요구가 발생할 때, 전술한 태스크 처리 요구를 취급하는데 가장 효율적인 프로세서가 자동적으로 결정된다. 따라서, 종래의 멀티프로세서 시스템의 경우에서와 같이 태스크 처리를 분산처리하기 위한 순서를 미리 정할 필요가 없다. 그리고 시스템의 처리 상황에 따라서 적절한 프로세서를 선택하므로, 그 처리를 유연하고도 효율적으로 진행하는 것이 가능하다.
또한, 이와같은 프로세서 선택 시스템을 채용한 멀티프로세서 시스템에 의하면, 시스템에 추가된 프로세서를 알지 못하더라도, 또한 시스템으로부터 어떤 프로세서가 제외되더라도, 그 시스템의 구성의 변경에도 불구하고, 원하는 처리를 확실히 실행할 수 있다. 그러므로, 시스템에 채용되고 있는 각 프로세서의 처리 기능을 최대한 유효하게 이용 및 활용하여 효율적으로 여러 종류의 처리를 실행할 수 있다.
또, 본 발명은 상술한 실시예에 한정되는 것은 아니다. 예를들면, 복수의 태스크 처리 요구를 스택화하고, 그것에 대한 프로세서의 할당을 행하도록 해도 된다. 또, 선택제어하는 프로세서의 수도 특히 한정되는 것은 아니다. 더우기, 처리 레벨의 정보중에, 그 태스크 처리를 실행하는데 필요한 처리 시간의 정보를 포함하도록 할수도 있다. 이와같이 하면, 처리속도가 문제로 되는 경우에 있어서도, 이것에 대처하는 것이 가능해진다.
또한, 여기서는 처리 레벨의 포인트의 최대치를 10으로 하였지만, 그 최대치는 시스템의 사양(프로세서의 처리기능)에 따라서 정하면 된다.
또한, 본 발명의 시스템은 처리 레벨, 즉 입/출력 속도에 따라서 태스크가 프로세서에 의한 처리 요구와 입/출력장치를 통한 프린트 또는 디스플레이 요구를 포함하도록 동작될 수도 있다. 더우기, 슬레이브 프로세서가 주프로세서에 의해 제어되도록 구성할 수 있다.

Claims (7)

  1. 버스라인들(2)을 거쳐 서로에 접속되고, 여러 가지 태스크들을 처리할 수 있으며, 출력 태스크 처리가능 신호들을 선택적으로 출력시키기 위해 태스크 처리 요구 신호에 응답하는 복수의 프로세서(1a-1n)와 ; 상기 프로세서들중 적어도 하나로부터의 태스크 처리가능 신호에 응답하여 요구 태스크 처리를 수행하는데 유효한 프로세서를 결정하기 위해 상기 프로세서들에 접속되는 수단(3)을 구비한 것을 특징으로 하는 프로세서 선택시스템.
  2. 제 1 항에 있어서, 상익 프로세서들(1a-1n)은 각각, 처리될 요구 태스크의 유형 및 태스크 처리를 위해 요구되는 실행 레벨을 표시하는 정보를 출력시키기 위한 수단(11)과 ; 여러 가지 태스크 유형 및 태스크 처리를 위해 요구되는 실행레벨들을 표시하는 정보를 기억시키기 위한 태스크 테이블(13)과 ; 태스크가 현재 처리되고 있는지의 여부를 보여주는 플래그를 기억시키기 위한 플래그 기억수단(14)과 ; 상기 태스크 테이블 및 상기 플래그의 정보로부터 요구 태스크가 다른 프로세서에 의해 실행될 수 있는지의 여부를 결정시키고, 또한 상기 태스크가 다른 프로세서에 의해 실행될 수 있는 경우 대응 처리 가능신호를 상기 프로세서 결정수단(3)으로 출력시키기 위한 수단(15)을 구비한 것을 특징으로 하는 프로세서 선택시스템.
  3. 제 2 항에 있어서, 상기 프로세서 결정수단이 상기 프로세서로부터 선택적으로 출력되는 상기 처리 가능신호에 응답하여 요구 태스크처리 실행 레벨 변화신호를 출력시키기 위한 수단(G1-G7)을 포함하고 ; 상기 프로세서는 상기 레벨변화 신호에 응답하여 상기 태스크 처리 실행레벨을 변화시키기 위한 레벨 변화수단(12, 16)을 포함하는 것을 특징으로 하는 프로세서 선택시스템.
  4. 제 3 항에 있어서, 상기 프로세서 결정수단은 프로세서로부터의 처리인에이블 신호에 의하여 유효프로세서 수가 1, 90, 또는 2이상인지의 여부를 결정하고, 또한 대응하는 결정신호를 출력시키기 위한 수단(G1-G7)으로 구성되고, 상기 레벨변화 수단(12, 16)은 "0"을 표시하는 결정신호에 응답하여 요구 태스크에 대한 처리 실행레벨을 낮추고, 또한 2이상을 표시하는 결정 신호에 응답하여 요구 태스크에 대한 처리 실행레벨을 높이는 기능을 갖는 것을 특징으로 하는 프로세서 선택 시스템.
  5. 제 4 항에 있어서, 상기 레벨 변화 수단이 요구 태스크에 대한 처리 실행 레벨에 대응하는 수치를 기억시키기 위한 기억수단(12)과, 상기 결정수단의 결정신호에 응답하여 상기 기억수단의 상기 수치값에 대한 동작을 가산 및 감산 수행하기 위한 수단(16)을 구비한 것을 특징으로 하는 프로세서 선택 시스템.
  6. 제 3 항에 있어서, 상기 결정수단(3)이 요구 태스크처리가 가능하지 않음을 가리키는 모든 프로세서로부터의 제 1 신호에 응답하여 태스크처리 실행레벨을 낮추기 위한 제 1 논리신호(S1)와, 요구 태스크 처리가 가능함을 가리키는 상기 모든 프로세서들중의 적어도 두개의 신호로부터의 제 2 신호에 응답하여 태스크 처리 실행레벨을 높이기 위한 제 2 논리 신호(S2)를 발생하는 것을 특징으로 하는 프로세서 선택 시스템.
  7. 태스크 처리 요구 신호에 응답하여 여러 가지 태스크를 처리시키고 또한 태스크 처리가능 신호를 선택적으로 출력시키기 위해 버스 라인들(2)을 거쳐 서로에 접속되는 다수의 프로세서(1a-1n)와, 이 프로세서들중 적어도 하나로부터의 처리가능 신호에 응답하여 대응하는 요구 태스크를 처리하기에 유효한 프로세서를 결정하기 위해 상기 프로세서들에 접속되는 수단(3)과를 구비하는데, 상기 각각의 프로세서는 상기 여러 가지 태스크, 이들 태스크를 표시하는 태스크수, 각각의 처리 실행 레벨을 표시하는 정보를 기억시키기 위한 태스크 테이블(13)과, 적어도 하나의 태스크가 현재 실행되고 있는지의 여부를 보여주는 플래그를 기억시키기 위한 플래그 수단(14)과, 요구 태스크를 처리하는데 필요한 실행레벨상의 정보를 기억하기 위한 실행레벨 기억수단(12)과, 상기 태스크 테이블내에 기억된 상기 정보, 상기 플래그 수단의 플래그 정보, 상기 요구 태스크에 관한 실행레벨정보를 수신하고, 또한 상기 요구 태스크를 표시하는 정보 및 상기 태스크 테이블에 기억된 태스크 정보간의 일치에 응답하여 요구 태스크 처리 실행 레벨이 상기 태스크 테이블의 처리 실행 레벨 및 비지 상태를 표시하는 플래그 정보 레벨보다 더 낮아지도록 상기 처리 인에이블신호를 상기 프로세서 결정수단으로 전송하기 위한 수단(15)를 구비한 것을 특징으로 하는 프로세서 선택 시스템.
KR1019870002966A 1986-03-29 1987-03-28 프로세서 선택 시스템 KR900002581B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-72110 1986-03-29
JP72110 1986-03-29
JP61072110A JPH0778785B2 (ja) 1986-03-29 1986-03-29 プロセッサ選択方法

Publications (2)

Publication Number Publication Date
KR870009298A KR870009298A (ko) 1987-10-24
KR900002581B1 true KR900002581B1 (ko) 1990-04-20

Family

ID=13479913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870002966A KR900002581B1 (ko) 1986-03-29 1987-03-28 프로세서 선택 시스템

Country Status (4)

Country Link
US (1) US4954945A (ko)
EP (1) EP0240145A3 (ko)
JP (1) JPH0778785B2 (ko)
KR (1) KR900002581B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531752B1 (ko) * 2013-03-14 2015-06-25 인텔 코포레이션 지역성 인식 작업 가로채기 런타임 스케줄러

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136708A (en) * 1987-06-09 1992-08-04 Oce-Nederland B.V. Distributed office automation system with specific task assignment among workstations
US5261080A (en) * 1987-08-21 1993-11-09 Wang Laboratories, Inc. Matchmaker for assisting and executing the providing and conversion of data between objects in a data processing system storing data in typed objects having different data formats
JPH0210454A (ja) * 1988-06-29 1990-01-16 Canon Inc 電子機器
EP0384635B1 (en) * 1989-02-24 1997-08-13 AT&T Corp. Adaptive job scheduling for multiprocessing systems
US5155851A (en) * 1989-05-15 1992-10-13 Bell Communications Research, Inc. Routing an incoming data stream to parallel processing stations
IL93239A (en) * 1990-02-01 1993-03-15 Technion Res & Dev Foundation High flow-rate synchronizer/schedular apparatus for multiprocessors
FR2662278B1 (fr) * 1990-05-16 1992-07-24 Cit Alcatel Struture d'automate de traitement de donnees.
US5404521A (en) * 1990-07-31 1995-04-04 Top Level Inc. Opportunistic task threading in a shared-memory, multi-processor computer system
US5379438A (en) * 1990-12-14 1995-01-03 Xerox Corporation Transferring a processing unit's data between substrates in a parallel processor
US5325500A (en) * 1990-12-14 1994-06-28 Xerox Corporation Parallel processing units on a substrate, each including a column of memory
JP2642529B2 (ja) * 1991-04-30 1997-08-20 株式会社東芝 並列プロセッサーの命令分配処理装置
JP3201786B2 (ja) * 1991-07-18 2001-08-27 アジレント・テクノロジー株式会社 ディジタル信号処理システムの制御方法
US5301321A (en) * 1992-02-21 1994-04-05 International Business Machines Corporation Method and system for the minimization of conflicting activities with respect to an object stored within a data processing system
US5522070A (en) * 1992-03-19 1996-05-28 Fujitsu Limited Computer resource distributing method and system for distributing a multiplicity of processes to a plurality of computers connected in a network
US5305442A (en) * 1992-03-27 1994-04-19 Ceridian Corporation Generalized hierarchical architecture for bus adapters
US5287508A (en) * 1992-04-07 1994-02-15 Sun Microsystems, Inc. Method and apparatus for efficient scheduling in a multiprocessor system
GB2272085A (en) * 1992-10-30 1994-05-04 Tao Systems Ltd Data processing system and operating system.
GB9300942D0 (en) * 1993-01-19 1993-03-10 Int Computers Ltd Parallel computer system
JP3310402B2 (ja) * 1993-06-24 2002-08-05 株式会社三協精機製作所 マルチタスク制御コントローラ
GB2281793A (en) * 1993-09-11 1995-03-15 Ibm A data processing system for providing user load levelling in a network
EP0645702B1 (de) * 1993-09-24 2000-08-02 Siemens Aktiengesellschaft Verfahren zum Lastausgleich in einem Multiprozessorsystem
US5771354A (en) 1993-11-04 1998-06-23 Crawford; Christopher M. Internet online backup system provides remote storage for customers using IDs and passwords which were interactively established when signing up for backup services
US7080051B1 (en) 1993-11-04 2006-07-18 Crawford Christopher M Internet download systems and methods providing software to internet computer users for local execution
JPH07219913A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd マルチプロセッサシステムの制御方法及び装置
US5867704A (en) * 1995-02-24 1999-02-02 Matsushita Electric Industrial Co., Ltd. Multiprocessor system shaving processor based idle state detection and method of executing tasks in such a multiprocessor system
US5805827A (en) * 1996-03-04 1998-09-08 3Com Corporation Distributed signal processing for data channels maintaining channel bandwidth
US5892934A (en) * 1996-04-02 1999-04-06 Advanced Micro Devices, Inc. Microprocessor configured to detect a branch to a DSP routine and to direct a DSP to execute said routine
US6192388B1 (en) * 1996-06-20 2001-02-20 Avid Technology, Inc. Detecting available computers to participate in computationally complex distributed processing problem
US5999963A (en) * 1997-11-07 1999-12-07 Lucent Technologies, Inc. Move-to-rear list scheduling
US6330617B1 (en) 1998-02-27 2001-12-11 Sabre Inc System, method and computer program product for data conversion in a computer network
US6986066B2 (en) * 2001-01-05 2006-01-10 International Business Machines Corporation Computer system having low energy consumption
US20020099893A1 (en) * 2001-01-24 2002-07-25 Nguyen Tuyet-Huong Thi System and method for the handling of system management interrupts in a multiprocessor computer system
US7065641B2 (en) * 2002-06-13 2006-06-20 Intel Corporation Weighted processor selection apparatus and method for use in multiprocessor systems
US7069189B2 (en) * 2002-12-31 2006-06-27 Intel Corporation Method and apparatus for controlling multiple resources using thermal related parameters
US20040128663A1 (en) * 2002-12-31 2004-07-01 Efraim Rotem Method and apparatus for thermally managed resource allocation
JP4196333B2 (ja) * 2003-05-27 2008-12-17 日本電気株式会社 並列処理システム及び並列処理プログラム
US7512679B2 (en) * 2003-08-29 2009-03-31 International Business Machines Corporation Apparatus and method to select a captain from a plurality of control nodes
DE10357118A1 (de) * 2003-12-06 2005-07-07 Daimlerchrysler Ag Laden von Software-Modulen
GB0426123D0 (en) * 2004-11-27 2004-12-29 Ibm The connection of an application to a resource manager selected from a plurality of resource managers
US10339227B1 (en) 2007-06-08 2019-07-02 Google Llc Data center design
DE102007036124A1 (de) * 2007-08-01 2009-02-05 Conti Temic Microelectronic Gmbh Fahrzeug mit dynamischen Systemen sowie Verfahren zum dynamischen Durchführen von Fahrzeugfunktionen
US8856196B2 (en) * 2008-07-22 2014-10-07 Toyota Jidosha Kabushiki Kaisha System and method for transferring tasks in a multi-core processor based on trial execution and core node
US8178997B2 (en) 2009-06-15 2012-05-15 Google Inc. Supplying grid ancillary services using controllable loads
US9009500B1 (en) 2012-01-18 2015-04-14 Google Inc. Method of correlating power in a data center by fitting a function to a plurality of pairs of actual power draw values and estimated power draw values determined from monitored CPU utilization of a statistical sample of computers in the data center
US11347488B2 (en) * 2020-05-18 2022-05-31 Fortinet, Inc. Compiling domain-specific language code to generate executable code targeting an appropriate type of processor of a network device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593300A (en) * 1967-11-13 1971-07-13 Ibm Arrangement for automatically selecting units for task executions in data processing systems
US4224664A (en) * 1976-05-07 1980-09-23 Honeywell Information Systems Inc. Apparatus for detecting when the activity of one process in relation to a common piece of information interferes with any other process in a multiprogramming/multiprocessing computer system
US4253146A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Module for coupling computer-processors
FR2457521B1 (fr) * 1979-05-23 1985-12-27 Thomson Csf Systeme multiprocesseur de traitement de signal
US4495570A (en) * 1981-01-14 1985-01-22 Hitachi, Ltd. Processing request allocator for assignment of loads in a distributed processing system
US4543626A (en) * 1982-12-06 1985-09-24 Digital Equipment Corporation Apparatus and method for controlling digital data processing system employing multiple processors
US4564901A (en) * 1983-07-21 1986-01-14 Burroughs Corporation Method of performing a sequence of related activities via multiple asynchronously intercoupled digital processors
AU591057B2 (en) * 1984-06-01 1989-11-30 Digital Equipment Corporation Local area network for digital data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531752B1 (ko) * 2013-03-14 2015-06-25 인텔 코포레이션 지역성 인식 작업 가로채기 런타임 스케줄러

Also Published As

Publication number Publication date
US4954945A (en) 1990-09-04
EP0240145A2 (en) 1987-10-07
EP0240145A3 (en) 1989-11-02
JPH0778785B2 (ja) 1995-08-23
KR870009298A (ko) 1987-10-24
JPS62229358A (ja) 1987-10-08

Similar Documents

Publication Publication Date Title
KR900002581B1 (ko) 프로세서 선택 시스템
US4459664A (en) Multiprocessor computer system with dynamic allocation of multiprocessing tasks and processor for use in such multiprocessor computer system
US4402046A (en) Interprocessor communication system
US6192442B1 (en) Interrupt controller
EP0118781A2 (en) Control flow parallel computer system
US5146595A (en) Grouping device for forming input signals into groups
GB1240190A (en) Computer graphics system
GB2121995A (en) Method of and apparatus for assigning software resources to memory devices
US3680058A (en) Information processing system having free field storage for nested processes
US3936803A (en) Data processing system having a common channel unit with circulating fields
US4545015A (en) Word processing system with foreground/background capability
EP0077619B1 (en) Data-packet driven digital computer
US4314332A (en) Memory control system
US6571301B1 (en) Multi processor system and FIFO circuit
EP0239979A2 (en) Priority order determination apparatus
JPS59106075A (ja) デ−タ処理システム
JPH0731666B2 (ja) プロセッサ間通信方式
GB2195794A (en) Computer system
US5345378A (en) Method and apparatus for operating a programmable controller for controlling a technical process
KR880002100B1 (ko) 멀티프로세서 시스템(multiprocessor system)
KR100294314B1 (ko) 데이터처리시스템및방법과그런시스템과의통신시스템
JPH0520183A (ja) メモリアクセス制御方式
JPH0740230B2 (ja) 割込み制御方式
JPH044630B2 (ko)
GB2107497A (en) Digital computers

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee