JPS61114693A - 電気機械的空間スイツチングネツトワーク用装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電気機械的空間スイッチングネットワークに関
し、より詳しくは、多段ネットワークを動作させるのに
必要な制御リードの数を最小にするための装置に関する
ものである。

従来の技術 最近のスイッチングシステムはそれらの設計および実行
において完全に電子的な時間および空間スイッチングネ
ットワークを用いるのが典型である。そのようなスイッ
チングシステムの例としてハシ−ティーイー・コミユニ
ケイジョン・システムズ・コーポレイシ菅ンにより製造
されたＧＴＤ−５ＥＡＸおよびウェスターン・エレクト
リック社により製造された４　５　Ｅ　Ｓ　Ｓがある。

すべてのスイッチングシステムは加入者線呼出および貨
幣制御機能のような諸機能のために比較的高い電圧をス
イッチングすることができるネットワークを必要とする
。これらのネットワークは補助ネットワークであり、音
声あるいはデータスイッチングパスの一部ではない。こ
れらの補助ネットワークは線路又はサービス回線集信装
置ネットワークである。既存の技術により高電圧をスイ
ッチングする完全に電子的なネットワークを用いること
は高価であり、したがって、最近のスイッチングシステ
ムにおいてはほとんど用いられていない。

従来の電気機械的スイッチングネットワークの部品およ
び技術は必ずしもこれら最近のスイッチングシステムの
設計と互換性があるとはいえない。

さらに、これら従来の電気機械的スイッチングネ　　″
ットワークはネットワークを動作させるために多数の制
御リードを要する。従って、制御リードを減らすことは
プリント回路板のパッケージングの効率を一段と向上さ
せる。また、制御信号の減少によりネットワークの制御
がかなり単純化される。

本発明はスイッチングネットワークに高電圧を印加する
ための１１気機械的空間スイッチングネットワークであ
る。この空間スイッチングネットワークは多数の制御信
号を発生する信号発生器を含んでいる。このスイッチン
グネットワークはまた、多数のスイッチングマトリクス
を含んでいる。これらスイッチングマトリクスは逐次接
続され、その結果第１のスイッチングマトリクスの１入
力端から逐次接読された各マトリクスのそバぞれを経由
して最後のスイッチングマトリクスの特定の１出力端に
至る１つの経路（バス）が確立される。

スイッチングマトリクスのそれぞれは水平制御リードお
よび水平信号リードのような多数の水平スイッチング素
子を含ん仝いる。さらに各スイッチングマトリクスは垂
直制御リードおよび垂直信号リードのような多数の垂直
スイッチング素子を含んでいる。

各スイッチングマトリクスに対する水平および垂直信号
リード間に１つの！気機械的スイッチが接続されている
。さらに各水平および各垂直制御リード間に固体制御装
置が接続されている。

この固体制御装置は垂直および水平制御信号に応答して
経路閉成信号を発生するように動作する。

電気機械的スイッチはこの経路閉成信号に応答して水平
および垂直信号リードの物理的接続を行なうように動作
する。逐次接続された各マトリクスでは、１つのスイッ
チングマトリクスの垂直制御リードが次の隣接する逐次
接続のスイッチングマトリクスの水平制御リードとなる
。この関係はスイッチングネットワークの各スイッチン
グマトリクスごとに交互に代わる。

この空間スイッチングネットワークにおいては、各空間
スイッチングマトリクスは制御信号に応答して第１のス
イッチングマトリクスの入力端から各スイッチングマト
リクスを経て最後のスイッチングマトリクスの出力端に
至る物理的経路を水平および垂直信号リードを介して形
成するように同時に作動される。

実施例 以下本発明の好ましい実施例について添付図面を参照し
て詳細に説明する。

第１図を参照すると空間スイッチングネットワーク用の
さ点接続が示されている。図解的に示されるように空間
スイッチングネットワークの各水平ラインと各垂直ライ
ンの交点に２つの素子が設けられている。第１の素子は
さ点スイッチング素子Ｘであり、この素子は付勢された
ときに特定の水平信号リードと特定の垂直信号リード間
に信号経路を確立する。さ点スイッチング素子Ｘはフェ
リードリレー装置あるいは他の金属接点装置で構成する
ととができる。これらの′電気機械的さ点は加入者線呼
出あるいは貨幣制御機能のような高電圧信号をスイッチ
ングするために用いられる。このネットワークの構成は
また、音声あるいはデータネットワークにも適用できる
。音声あるいはデータネットワークへ適用する際には、
信号スイッチング素子、すなわち電気機械的さ点の代す
、電子的さ点が使用されることになろう。この電子的さ
点は音声およびデータ伝送に関連する比較的低電圧を十
分に処理することになろう。

信号スイッチング経路を完成するだめに必要な第２の素
子は制御メモＩＪ　Ｍである。この制御メモリ素子Ｍは
２つの制御信号、すなわち水平制御リードおよび垂直制
御リードの信号に応答して動作する。垂直および水平制
御リード信号の両方の同時発生に応答して制御メモリ素
子Ｍはスイッチング素子制御信号を発生し、この信号は
信号スイッチング素子Ｘに伝送される。したがって、空
間スイッチングマトリクス段を経由する接続を完成する
ためには垂直および水平制御リード信号が適当な制御メ
モリ素子Ｍに供給され、その対応する信号スイッチング
素子Ｘを作動させて対応する水平信号リードおよび垂直
信号リード間に経路を確立する必要がある。

信号スイッチング素子Ｘは小型単巻ＤＩＰ（デュアルイ
ンラインパッケージ）リレーあるし１はフェリード型の
ような電気機械的さ点で構成するととができる。

第２１を参照すると、４段の空間スイッチングネットワ
ークが示されている。スイッチングマトリクス人乃至り
は水平および垂直ラインの交差により表わされている。

４段の空間スイッチングネットワークが示されているが
、本発明はスイッチング段が何段の空間スイッチングネ
ットワークに対しても適用できる。

各空間スイッチングマトリクスはマトリクスを通過する
１つの経路を選択するために２つの信号を必要とする。

これら２つの信号は水平制御信号および垂直制御信号で
ある。従来の空間スイッチングネットワークにおいては
、通常制御信号は各マトリクス段に対し独立に発生され
ていた。したがって、第２図に示されるような４段のネ
ットワークは８（ｌ！の制御信号、すなわち４段のそれ
ぞれに対し垂直制御信号と水平制御信号を必要とする。

本発明においては、Ｎ個のスイッチングマトリクスはＮ
＋１個の制御信号によって動作させることができる。例
えば、第２図に示される４段のスイッチングネットワー
クは５つの制御信号で動作可能である。

図を単純にするための各マトリクス段のマトリクスは１
個のみが示されている。実際のネットワークの構成にお
いては各段は数個のスイッチングマトリクスを含んでい
る場合が多い。例えば、図示のＡマトリクスは、第２図
に示される特定のＢマトリクスへの接続に加えて、他の
数個のＢマトリクス（図示せず）にも接続される。これ
は各マトリクス段においても同様である。これらのマト
リクス段間の相互接続はリンクと呼ばれ、この相互接続
パターンはネットワークの構造体（ファブリック）と呼
ばれる。

ネットワークマトリクスの水平、垂直の各交点は第１図
に示すようなネットワークスイッチング素子から構成さ
れている。この形態に対する信号スイッチング素子はさ
点である。第１図の形態における制御メモリ素子は、第
２図に示されるようなり型ラッチである。

第２図に示される空間スイツチングネットワーりを通じ
てめ接続を確立するため、Ａ、Ｂ、ＣおよびＣマトリク
スを介して１つのＡ水平リードからＤ垂直リードに至る
１つの経路が確立されなければならない。第２図におい
て黒い実線と破線で示されるサンプルのネットワーク接
続を確立するために、能動データ信号がＡＢおよびＣＤ
リードに供給される。一方、クロック信号がＡ水平リー
ド、ＢＣおよびＤ垂直リードに与えられる。Ａ水平信号
はクロック信号であるが、これは水平制御信号としてＡ
マトリクスに供給される。ＡＢ信号はデータ信号である
がこれは垂直制御信号としてＡマトリクスに供給される
とともに水平制御信号としてＢマトリクスに供給される
（第２図に太い破線で示されている）。

マ）　ＩＪクスＡのＡ水平信号（太い実線で示されてい
る）とＡＢリードとの交点におけるスイッチング素子は
動作させられ、Ａマトリクスへの水平入力（太い実線で
示される）からＡＢ垂直信号リードを介してＢマトリク
スに至る（太い破線で示される）信号経路が確立される
。ＡマトリクスとＣマトリクス用のＤ型ラッチの構成は
これらのマトリクスの図の下方左側に示されている。Ｂ
およびＣマトリクスに対するＤ型ラッチの接続は第２図
の下方右側に示されている。

Ａマトリクスにおいて、破線で示される垂直データ制御
信号はラッチのＤ入力に供給される。そして水平クロッ
ク制御信号はラッチのクロック入力に供給される。これ
ら２つの制御信号が能動（アクティブ）であると、ラッ
チに関連するさ点は閉じられ、信号経路をＡマトリクス
を介して接続する。

Ａマトリクスの動作と同時に、ＡＢ（データ）信号は、
これはまたＢマトリクスの水平制御信号であるが、Ｂマ
トリクスの垂直制御信号であるＢＣ（クロック）信号と
ともにＢマトリクスを通る経路を切換えるように動作す
る。この結果これら２つの制御信号の交点のＤ型ラッチ
は付勢され、　１その対応するＢマトリクスさ点を動作
させる。このさ点は太い破線を介してＡマトリクスから
Ｂマトリクスへ、そしてＢＣ信号として示される太い実
線を介してＣマトリクスへの接続を確立する。

この太い実線および破線は第１図において示したのと同
様に制御信号と信号リードの両方を示している。

ＡマトリクスとＢマトリクスの接続と同時にＢマトリク
スからＣマトリクスへの接続が行なわれる。Ｂマトリク
ス用の垂直制御信号として用いられ九ＢＣ信号が水平制
御信号（太い実線で示される）としてＣマトリクスに供
給される。℃Ｄ倍信号太い破線で示される）はＣマトリ
クスにおける選択のための垂直制御信号である。ＢＣお
よびＣＤ信号の交点におけるＤ型ラッチは第２図の下方
左側に示されるものである。ＣＤ信号はラッチのＤ入力
に供給される。このラッチが付勢されると、それが接続
された対応するさ点が図示のＣマトリクスを通る経路を
確立するように作動される。

Ａ、ＢおよびＣマトリクスを通る経路の確立と同時にＣ
マトリクスを通る最終の経路が確立される。Ｃマトリク
スに垂直制御信号として供給されたＣＤ信号は水平制御
信号としてＣマトリクスに供給される（太い破線で示さ
れる）。Ｃマトリクス用の垂直制御信号は太い実線で示
されるＤ垂直信号である。Ｃマトリクス内のこれら２つ
の信号の交点におけるラッチは第２図の下方右側に示さ
れるものである。Ｄ垂直信号は関連するラッチのクロッ
ク入力に供給され、ＣＤ信号はこのラッチのデータ入力
として供給される。ＣＤおよびＤ垂直リードに能動信号
が存在すると、ラッチが動作し、関連するさ点はＣマト
リクスからＣＤ水平リードに沿ってＤ垂直リードそして
Ｃマトリクスの外部へ至る経路を確立する。この結果Ａ
、ＢＸＣおよびＣマトリクスを通る経路が確立される。

Ｄ型ラッチのデータリード上に能動信号すなわち論理１
信号が存在しかつクロック信号が印加されると、ラッチ
は能動信号を蓄積するように動作する。この結果さ点が
作動され、ラッチがセット状態に保持される限り動作状
態に保持される。各ラッチは適当なりロックパルスの存
在の下に非能動（インアクティブ）信号すなわち論理０
信号を印加することによってすべて同時にリセットする
ことができる。

ＡＢ倍信号Ａマトリクス内では垂直制御信号でありかつ
Ｂマトリクス内では水平制御信号である。

このＡＢ倍信号Ａマトリクスの特定の垂直リードに沿う
各り型ラッチのデータ入力に加えられるデータ信号であ
る。連続する空間スイッチングマトリクスのそれぞれは
１つのマトリクスにおける垂直制御信号の役割と次の隣
接するマトリクスにおける水平制御信号の役割を果すた
めにクロック信号の使用を交互に切り換える。例えば、
ＢＣ信号はＢおよびＣマトリクスに対してこれらの機能
をそれぞれ実行する。ＣおよびＤマトリクス共用の信号
はデータ信号すなわちＣＤ信号である。この構成に対し
て引続くマトリクスを追加することは第２図に示すよう
にデータおよびクロック信号を交互に共通に使用するこ
とによって達成される。

第３図を参照すると、必要なデータおよびクロック制御
信号を発生する制御論理が示されている。

プロセッサ１０はマイクロプロセッサにより実施するこ
とができるが、ネットワーク端末およびリンクマツプ２
０に接続される。ネットワーク端末およびりンクマツプ
２０は特定のネットワークリンクが話中か空きかを指示
する。この指示は各ネットワークリンクに対応する特定
のビットをセットすることによっであるいは特定のビッ
トをリセットすることによって行なわれる。さらに、プ
ロセッサ１０はまた、プロセッサの動作プログラムを記
憶するための他のローカルメモリを含んでいる。

プロセッサはネットワークマトリクスを通じて１つの経
路を接続するべき空きネットワークリンクを組み合わせ
るためにネットワーク端末およびリンクマツプ２０を走
査する。プロセッサ１０によって特定のネットワーク経
路が選択されると、特定リンクの話中／空き状態を指示
する各ビットは話中と指示され、論理１にセットされる
。

プロセッサ１０はさらにＩ１０ボート３０およ　　　）
び４０に接続され、これらＩ１０ボートは制御データを
伝送する。Ｉ１０ボート３０および４０はパラメータレ
ジスタ５０に接続される。パラメータレジスタ５１乃至
５６の各々はＩ１０ボート３０およびＩ１０ボート４０
の両方に接続される。

１つのパラメータレジスタはネットワーク構造体パラメ
ータの各カテゴリごとに必要とされる。

各パラメータレジスタはマルチビットレジスタである。

各パラメータレジスタの大きさは与えられたパラメータ
の形式内の変数の数によって決定される。水平パラメー
タレジスタ５１の巾すなわち大きさはＮ１である。これ
はＡマトリクスあたりの入力の数に対応する。スイッチ
ングネットワークにおける各人マトリクスは同数の入力
を有している。マトリクスパラメータレジスタ５２はス
イッチングネットワーク内のＡマトリクスの数Ｎ２を含
むのに十分な巾を有している。同様にＢマトリクスパラ
メータレジスタ５３、Ｃマトリクスパラメータレジスタ
５４およびＤマトリクスパラメータレジスタ５５はそれ
ぞれＢ、ＣおよびＤマトリクスの数ＮＳ、Ｎ４およびＮ
５を指示するのに十分な大きさを有している。さらに、
Ｄ垂直パラメータレジスタ５６はＤマトリクスあたりの
出力の数Ｎ６を含むのに十分な大きさを持っている。

ネットワークを通して特定の経路を確立するだめのプロ
セッサ１０はネットワーク端末およびリンクマツプ２０
を走査して空き経路を選択する。

空き経路が見つかると、プロセッサ１０はＩ１０ボート
３０を介して各入力および出力の識別情報をそれぞれの
パラメータレジスタ５１乃至５６に伝送する。各パラメ
ータレジスタ５１乃至５６に選択された特定経路に対応
するビットがセットされる。

第２図に示された水平および垂直制御信号を発生するた
め、パラメータレジスタ５０の出力はクロック信号ゲー
ト６０およびデータ信号ゲート８０を介してゲートされ
る。パラメータレジスタ５１および５２はＡＮＤゲート
６１で代表される複数のＡＮＤゲートに接続される。各
人水平に対して制御信号を発生するため、１つのアンド
ゲート６１が動作可能状態にされねばならない。Ａ水平
ＡＮＤゲート６１の数はＡ水平パラメータレジスタ５１
の大きさとＡマトリクスパラメータレジスタ５２の大き
さの積すなわちＮｌＸＮ２によって算出される。例えば
、Ａマトリクス当りＮ１に等しい４つの入力があり、か
つＮ２に等しい１６個のＡマトリクスがあったとすると
、６４個のＡ水平ＡＮＤゲート６１がパラメータレジス
タ５１および５２に接続される必要がある。パラメータ
５１および５２のＡＮＤゲート６１への接続はパラメー
タレジスタ５１により代表された特定の入力およびパラ
メータレジスタ５２により代表された特定のマトリクス
が選ばれた時に１つのＡＮＤゲート６１が応答するよう
なマトリクス態様にある０ 同様にパラメータレジスタ５３および５４に接続される
ＡＮＤゲート６２の数はＮ３とＮ４の積により算出され
る。ＡＮＤゲート６３の数はＮ５とＮ６の積で算出され
るが、これはＤマトリクスの数と出力の数との積に対応
する。

特定のＡ水平、ＢＣリンクおよびＤ垂直をそれぞれ表わ
す適当なりロック信号ゲート６１．６２および６３が選
ばれると、これらのゲートは適当な時間に動作可能状態
にされる。これはＡＮＤゲート７０により達成されるが
、このゲートは工１０ポート４０を介してプロセッサ１
０から伝送される信号でネットワーククロックをゲート
する。

プロセッサ１０が許容（イネーブル）信号を伝送シ、カ
つこの特許信号とネットワーククロック信号とが一致す
ると、ＡＮＤゲート６１．６２および６３の適当なもの
が動作可能（許容状態）にされ、ネットワークの対応す
るＤ型ラッチを動作させる。

データ制御信号をデータ信号ゲート８０によって発生さ
せるため、クロック信号ゲー）６０によりクロック制御
信号を発生したのと類似の動作が行なわれる。ＡＮＤゲ
ート８１で代表されるＡＮＤゲートの数は人マトリクス
の数Ｎ２とＢマトリクスの数Ｎ３との檀に等しい。これ
はＡＢリンクの数である。例えば、もしＡマトリクスの
数が１６でＢマトリクスの数が４の場合、ＡＢリンクの
数である６４個のＡＮＤゲート８１が存在するととにな
る。パラメータレジスタ５１＃よび５２はこれらの同時
動作によって単一のゲートが選ばれるようにデータ信号
ゲート８１にマトリクス態様で接続される。同様に、Ａ
ＮＤゲート８２はパラメータレジスタ５４および５５に
接続される。ＡＮＤゲート８２の数はＣマトリクスの数
Ｎ４とＤマトリクスの数Ｎ５との積に等しい。

クロック信号ゲート６０を動作可能にすると同時にプロ
セッサ１０はＩ１０ボー）４０を介してデータ信号ゲー
ト８１および８２を動作させ、ＡＢおよびＣＤデータ信
号を発生させる。ＡＢおよびＣＤデータ信号は上述した
ように、ネットワークマトリクスの種々の垂直と水平の
交点におけるＤ型ラッチを動作させるように作用する。

空間スイッチングマトリクスを通る経路を切断すること
が必要なときには、プロセッサ１０は再びすべてのパラ
メータレジスタ５０を動作させるが、しかし各データ信
号ゲー）８０に対しては論理Ｏを指示する。クロック信
号ゲート６０は接続を確立する場合と同様に作動される
。この結果、次のクロックサイクルですでにセットされ
ていた各り型ラッチは今やデータ入力に論理０が入力さ
れ、リセットされる。さらに対応するさ点は解放され、
接続経路は閉路される。

以上本発明の好ましい実施例を例示し、詳細に説明した
が、本発明の精神からあるいは特許請求の範囲から逸脱
するととなしに種々の変形および変更がなし得ることは
この分野の技術者には極めて明らかであろう。

第１図は本発明を実施するスイッチングネットワークに
用いられたさ点の構成を示す概略構成図、第２図は本発
明の多段スイッチングネットワークの具体例を示す概略
構成図、第３図は本発明を実施するスイッチングネット
ワークに対する制御部分のブロック図である。

Ｘ：さ点スイッチング素子 Ｍ：制御メモリ １０：プロセッサ ２０：ネットワーク端末およびリンクマツプ５０．４０
：Ｉ１０ボート ５０：パラメータレジスタ ５１：入水子パラメータレジスタ ５２：人マトリクスパラメータレジスタ５５二Ｂマトリ
クスパラメータレジスタ５４：Ｃマトリクスパラメータ
レジスタ５５：Ｄマトリクスパラメータレジスタ５６：
Ｄ垂直パラメータレジスタ ６０：クロック信号ゲート ７０　：　ＡＮＤゲート ８０：データ信号ゲート ＦＩＧ、　２

Claims (1)

【特許請求の範囲】
1. （１）複数の制御信号を発生するための制御信号発生装
   置と、 逐次接続された複数のスイッチングマトリクスであつて
   、１つの特定の入力から１つの特定の出力へこれらスイ
   ッチングマトリクスを介して複数の物理的スイッチング
   経路を確立するように作動される複数のスイッチングマ
   トリクス とを含み、 前記各スイッチングマトリクスが、 水平制御リードおよび水平信号リードを含む複数の水平
   スイッチング手段と、垂直制御リードおよび垂直信号リ
   ードを含む複数の垂直スイッチング手段と、前記それぞ
   れの水平および垂直信号リードを介して水平および垂直
   スイッチング手段間に接続された電気機械的スイッチン
   グ手段と、前記制御信号発生装置に接続され、かつ前記
   それぞれの水平および垂直制御リードを介して水平およ
   び垂直スイッチング手段間に接続された固体制御手段と
   を有し、 前記固体制御手段は前記制御リードを介して伝送される
   前記制御信号に応答して経路閉成信号を発生するように
   作動され、 前記電気機械的スイッチング手段は前記経路閉成信号に
   応答して前記対応する水平および垂直信号リードを通じ
   ての特定の物理的スイッチング経路を確立するように作
   動され、 前記１つのスイッチングマトリクスの前記垂直制御リー
   ドは前記スイッチングネットワークの各スイッチングマ
   トリクスに対して次に続くスイッチングマトリクスの前
   記水平制御リードであり、前記各スイッチングマトリク
   スは前記複数の制御信号に応答して第１のスイッチング
   マトリクスの入力から各マトリクスを通つて最後のスイ
   ッチングマトリクスの出力に至る前記信号リードを介し
   ての前記特定の物理的スイッチング経路を確立するよう
   に作動される ことを特徴とする高電圧機能のための電気機械的空間ス
   イッチングネットワーク用装置。