DE2740713A1

DE2740713A1 - Fernsprechzentrale

Info

Publication number: DE2740713A1
Application number: DE19772740713
Authority: DE
Inventors: Raymond Bakka; Michel Jean Bernard Cauhape; Jean Paul Lager
Original assignee: Le Materiel Telephonique Thomson CSF
Current assignee: Thales SA
Priority date: 1976-09-10
Filing date: 1977-09-09
Publication date: 1978-03-16
Also published as: AU508306B2; FR2364584A1; TR19548A; BR7705983A; BE858496A; AU2869577A; AR216919A1; GR64060B; CA1092225A; GB1529295A; IT1084421B; ES462240A1; FR2364584B1

Description

Patentanwälte 9 7 Λ D 7 1

Dipl.-Ing. Dipl -Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

Unser Zeichen; L 1034 6.September 1977

LE MATERIEL TELEPHONIQUE 46 quai Alphonse Le Gallo

92103 Boulogne-Billancourt (Frankreich)

Fernsprechzentrale

Die Erfindung bezieht sich auf eine Fernsprechzentrale mit einem Vermittlungsnetz zum Verbinden verschiedener Fernsprechkanäle und einem zentralen Steuerorgan, das mittels Markierungsschaltungen auf die Steuerschaltungen des Vermittlungsnetzes einwirkt.

In solchen Fernsprechzentralen wird das von einem oder von zwei Rechnern gebildete zentrale Steuerorgan umsomehr in Anspruch genommen, je größer die Verkehrskapazität der Zentrale ist. Somit ist diese Kapazität durch die Arbeitsgeschwindigkeit des oder der Rechner begrenzt.

Durch die Erfindung wird angeregt, die Rechnerarbeit zu verringern, so daß entweder bei einem gegebenen

809811/0925

Steuerorgan eine Fernsprechzentrale mit größerer Verkehrskapazität erhalten werden kann oder bei einer bestimmten Fernsprechzentrale ein Rechner mit langsamerem Arbeitstakt und somit ein kostengünstigerer Rechner verwendet werden kann. Zu diesem Zweck ist eine Fernsprechzentrale der geschilderten Art erfindungsgemäß so ausgestaltet, daß die Narkierungsschaltungen einen Mikroprozessor, einen an den Mikroprozessor angeschlossenen Programmspeicher für das Anwendungsprogramm des Mikroprozessors, eine erste fUr den Mikroprozessor und das Steuerorgan zugängliche Registergruppe und eine zweite Registergruppe zum Aussenden von Informationen zu dem Vermittlungsnetz und zum Empfangen von Informationen von dem Vermittlungsnetz enthalten.

In einer Fernsprechzentrale mit großer Kapazität, wie sie in dem Aufsatz von P.VOYER, KEVORKIAN,J.P. LAGER mit dem TitelⁿReseau de connection pour grands centres temporels" in der Zeitschrift "Commutation et electronique", Nr. 49, April 1973, herausgegeben von SOCOTEL,beschrieben ist, wird auf die Probleme der Funktionssicherheit der Fernsprechzentrale hingewiesen; die in diesem Aufsatz beschriebene Zentrale ist in unabhängige Schutzeinheiten unterteilt, die insbesondere eine Raumkoppelmatrix, eine Zeitkoppelstufe oder auch eine Zweigwähleinheit enthalten Zum Steuern der verschiedenen Elemente sind Markierer vorgesehen.

Ein sich auf Grund der Erfindung ergebender erster Vorteil besteht darin, daß die Markierungsschaltungen fUr eine Zentrale, wie sie in dem erwähnten Aufsatz beschrieben ist, eine identische Struktur haben, was ihre Herstellung

809811/0925

erleichtert, wobei das im Programmspeicher abgespeicherte Programm natürlich entsprechend dem Element, das die Markierungsschaltung steuern soll, modifiziert wird.

In vielen Fällen ist es erwünscht, das Arbeiten der Fernsprechzentrale während ihrer Lebensdauer zu verbessern, was durch Austauschen des Steuerorgans gegen ein anderes Steuerorgan mit besseren Verhaltenseigenschaften erreicht werden kann.

Ein weiterer Vorteil, der sich auf Grund der Erfindung ergibt, besteht darin, daß dieser Austausch auf Kosten einer einfachen Modifizierung des Arbeitsprogramms der Markierungsschaltungen ermöglicht wird.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Darin zeigen:

Fig.1 eine Fernsprechzentrale nach der Erfindung, Fig.2 ein Blockschaltbild der Markierungsschaltung,

Flg.3 Einzelheiten eines Abschnitts der Markierungsschaltung,

Fig.4 Einzelheiten eines zweiten Abschnitts der Markierungsschaltung und

Fig.5 Einzelheiten eines dritten Abschnitts der Markierungsschaltung .

Die in Fig.1 dargestellte Fernsprechzentrale ist eine Zentrale, wie sie in dem zuvor erwähnten Auf satz beschrieben

809811 /0925

ist; mit Hilfe der FernsprechzP¹ +rale können Informationen zwischen 16 384 Kanälen ausgetauscht werden. Diese Kanäle sind zeitlich verteilt, und sie sind an sogenannten PCM-Anschlüssen verfügbar. An Jedem Anschluß sind 32 Kanäle vorhanden, so daß die Fernsprechzentrale die Vermittlung zwischen den Kanälen der 512 Eingangsanschlüsse mit den Kanälen der 512 Ausgangsanschlüsse durchführen muß.

Die Eingangs- und AusgangsanschlUsse sind in 32 Gruppen zu je 16 angeordnet; die Eingangsanschlüsse tragen für die erste Gruppe die Bezugszeichen JEq» ^JEi» » ^JE15

und weiter bis zur letzten Gruppe die Bezugszeichen 31 31

JEq .... JE^e. In der gleichen Weise tragen die Ausgangs anschlUsse die Bezugszeichen JSq, JS^{0 JS}15» * JSq...

JE-J^. Die Fernsprechzentrale von Fig.1 ist eine Zentrale mit zwei identisch aufgebauten Zweigen A und B; jeder Zweig bewirkt die zeitliche Vermittlung einerseits mit Hilfe von Eingangskopplern CEAO, CEA1, ·..., CEA31 für den Zweig A und

CEBO, CEB1, , CEB31 für den Zweig B und andrerseits

mittels Ausgangskopplern CSAO, CSA1, CSA31 für den Zweig

A und CSBO_f CSB1, ....CSB31 für den Zweig B; jeder dieser Zeitkoppler isti6 PCM-Anschlüssen zugeordnet, unter Bezugnahme auf Fig.1 sind die Eingangskoppler CEAO und CEBO den Anschlüssen JEq ^ » die Eingangskoppler CEA1 und

CEB1 den Anschlüssen jeI _λ(. zugeordnet, und die · AusgangsanschlUsse JSZ _1R sind mit den Ausgangskopplern

u.· . · ■ ij

CSAO und CSBO mittels einer Zweigwählschaltung SABO verbunden, während die Anschlüsse JSq ^ mittels der Zweigwählschaltung SAB1 mit den Ausgangskopplern CSA1 und CSB1 verbunden sind. Die verschiedenen Wählschal-

809811/0925

tungen SABO 31 sind so aufgebaut, wie in der französischen

Patentanmeldung 75 09 617 vom 27.März 1975 beschrieben ist.

Innerhalb jedes Zweigs erfolgen die Vermittlungsvorgänge ohne zeitliche Änderung mit Hilfe eines Raumkoppelnetzes mit Zeitteilung, das für den Zweig A das Bezugszeichen RCA und für den Zweig B das Bezugszeichen RCB trägt. Diese Koppelnetze

sind aus acht Teilzweigen SA1, , SA8 bzw. SB1,.... , SBA

gebildet.Jeder Teilzweig gliedert sich in drei Matrixstufen SSA^ .... SSaI für den Teilzweig SA1 und in drei Matrixstufen

SSA^ SSA? für den Teilzweig SA8 usw. für die anderen

Teilzweige.

Die verschiedenen Vermittlungsvorgänge werden vom zentralen Steuerorgan OC festgelegt, das seine Befehle zu den verschiedenen Markierungsschaltungen aussendet. In der in Fig.1 dargestellten Fernsprechzentrale ist eine Markierungsschaltung vorhanden, die vier Eingangszeitkopplern und vier Ausgangszeitkopplern zugeordnet ist. Der Markierer MKA1 ist also den Ausgangszeitkopplern CSAO, CSA1, CSA2, CSA3, CEAO, CEA1, CEA2 und CEA3 zugeordnet, der Markierer MKA8 ist den Ausgangszeitkopplern CSA28 31, CEA28 31 zugeordnet, der

Markierer MKB1 ist den Ausgangszeitkopplern CSBO 3, CEBO...3

zugeordnet usw.

Jedem Teilzweig ist somit ein Markierer zugeordnet; es ist also der Markierer MSA1 dem Teilzweig SA1 zugeordnet, ...., der Markierer MSA8 dem Teilzweig SA8, der Markierer MSB1 dem

Teilzweig SB1, der Markierer MSB2 dem Teilzweig SB2,

und der Markierer MSB8 dem Teilzweig SB8. Außerdem ist eine Markierungsschaltung WSAB den Zweigwählschaltungen zugeordnet.

Im beschriebenen Beispiel gliedert sich jede Matrixstufe SSA*

i «

oder SSBj in acht Matrizen, die jeweils mit einer Steuerschaltung ausgestattet sind, was bedeutet, daß jede Markierungs-

809811/0925

schaltung den Informationsaustausch zwischen sich und 24 Matrixsteuerschaltungen ermöglichen muß. :

In Fig. 2 ist der Aufbau der Markie rungs schaltung dargeäbellt. Diese Markierungsschaltung enthält drei Schaltungseinheiten C1, C2 und C3. Die Schaltungseinheit C1 dient als Schnittstelle zwischen dem zentralen Steuerorgan OC und der Schaltungseinheit C2, die den Mikroprozessor enthält. Die Schaltungseinheit C3 ist die Schaltungseinheit, die einerseits die Informationsverteilung

zu den verschiedenen S teuer schaltungen CC1, CC2, CC3 CCn,

denen die Markierungsschaltung zugeordnet ist, und andrerseits den Empfang der von diesen Steuerschaltungen kommenden Informationen ermöglicht.

In Fig.3 ist der Aufbau der Schaltungseinheit C1 dargestellt. Die Informationen kommen vom zentralen Steuerorgan OC über eine Datensammelleitung mit 32 Adern DEO bis DE31 an, und die zum zentralen Steuerorgan OC zu leitenden Daten werden über eine Sammelleitung mit 33 Adern DSO bis DS31 übertragen. Die an den Adern DEO bis DE31 erscheinenden Daten sind für die Abspeicherung in einem der drei Register RO, R1 und RF bestimmt. Jedes dieser Register besteht aus einer Zeile aus acht Elementen in Jedem der Speicher M1, M2, M3 und M4. Die Daten an den Adern DSO bis DS31 kommen ebenfalls aus diesen Registern. An einer Ader PAD erscheint das Signal, das anzeigt, daß das zentrale Steuerorgan eines der Register RO, R1 oder RF lesen will, wobei die Wahl dieser Register von dem Signal bestimmt wird, das an den Adern ADRO, ADR1 und ADRF erscheint. Wenn das zentrale Steuerorgan seine Daten schreiben will, dann überträgt es ein Signal auf der Ader ERD.

Wie anschliessend zu erkennen sein wird, behandelt der Mikroprozessor gleichzeitig nur acht Binärelemente.

Die zur Schaltungseinheit C2 gesendeten Daten erscheinen an

809811/0925

den Adern REO bis RE7, und die von dieser Schaltungseinheit C2 kommenden Daten erscheinen an den Adern DO bis D7. Wenn Daten in ein Register geschrieben werden sollen, dann erscheint ein Signal an der Ader ENR; die das Register RO, R1 oder RF sowie die verschiedenen Plätze in den Speichern M1, M2, M3 oder M4 bestimmende Adressencodegruppe erscheint an den Adern ADLO, ADL1, ADL2, ADL3 und ADLA.

Die Eingangs der Speicher M1, M2, M3 und Mh für zu schreibende Daten sind an den Ausgang der zweimal achtadrigen Multiplexer MX1, MX2, MX3 und MX4 angeschlossen; die ersten Eingänge dieser Multiplexer sind zum Anschliessen an die Adern DO bis D7 miteinander verbunden und die zweiten Eingänge sind jeweils an acht Adern der Adern DEO bis DE31 angeschlossen. Diese Multiplexer werden gleichzeitig vom Ausgangssignal eines ODER-Glieds 0R1 gesteuert, deren drei Ehgänge an die Adern ADRO, ADR1 und ADRF angeschlossen sind.

Schreiben in die Register RO, R1 und RF mittels des zentralen Steuerorgans;

Wenn das zentrale Steuerorgan OC einen Schreibvorgang vornehmen will, dann überträgt es auf der Ader ERD ein Digitalsignal mit dem Wert "1" und auf einer der Adern ADRO, ADR1 und ADRF ein Digitalsignal mit dem Wert "1" , je nachdem, in welches der Register RO, R1 und RF die Daten geschrieben werden sollen. Unter diesen Bedingungen tritt am Ausgang des ODER-Gliedes 0R1 ein Signal mit dem Wert ¹M" auf.

Am Ausgang eines NAND-Gliedes, dessen Eingänge mit der Ader ERD und dem Ausgang des ODER-Glieds 0R1 verbunden sind, ersdieint also ein Signal mit dem Wert ¹¹O", das an den Eingang von vier UND-Gliedern A1, A2, A3 und A4 angelegt wird, so daß am Ausgang dieser UND-Glieder unabhängig vom Wert der an ihrem anderen Eingang anliegenden digitalen Signale das Signal mit

80981 1/0925

dem Wert "0" erscheint. Auf diese Weise versetzen die den verschiedenen Eingängen ECR der Speicher M1, M2, M3 urid M4 zugeführten Signale diese Speicher in die Schreibstellung.

Das Ausgangssignal der ODER-Schaltung 0R1 versetzt den Multiplexer in eine solche Stellung, daß die an den Adern DEO bis DE31 vorhandenen Daten an den verschiedenen Dateneingängen der Speicher M1, M2, M3 und M4 auftreten.

Das Ausgangssignal des ODER-Gliedes 0R1 wird auch dem Sperreingang eines Multiplexers MX5 zugeführt, so daß an dessen zwei Ausgängen Signale mit dem Wert "1" erscheinen, die zwei NAND-Glieder NA1 und NA2 öffnen. Ein Eingang des NAND-Glieds NA1 ist über einen Negator 11 mit der Ader ADR1 verbunden, und ein Eingang des NAND-Gliedes NA2 ist über einen Negator 12 mit der Ader ADRF verbunden. Die am Eingang ADR der Speicher M1, M2, M3 und M4 erscheinende Codegruppe bestimmt, in welchem Register der Schreibvorgang stattfindet; die Codegruppe 11 zeigt an, daß der Schreibvorgang im Register RO erfolgt, die Codegruppe 01 zeigt an, daß der Schreibvorgang im Register R1 erfolgt, und die Codegruppe 10 zeigt an, daß der Schreibvorgang im Register RF erfolgt.

Es ist festzustellen, daß diese Beschreibung zwingend gilt und daß sie unabhängig vom Wert der anderen Signale eintritt.

Lesen der Register RO. R1 und RF durch das zentrale SteuerorganS

Zur Durchführung des Lesevorgangs liefert das zentrale Steuerorgan OC ein Digitalsignal mit dem Wert "1" an der Ader PAD sowie ein Digitalsignal mit dem Wert ⁿ1^w an einer der Adern ADRO, ADR1 oder ADRF, je nachdem, in welchem der Register RO, R1 oder RF der Lesevorgang erfolgen soll. Das Signal an der Ader PAD wird über einen Negator 13 an den Eingang eines UND-Gliedes A5

809811/0925

angelegt. Der andere Eingang dieses UND-Glieds ist mit dem Ausgang eines ODER-Glieds 01 verbunden, das mit einem Eingang mit dem Ausgang eines UND-Glieds A6 verbunden ist, dessen zwei Eingänge am Ausgang des immer noch gesperrten Multiplexers MX5 angeschlossen sind. Das Ausgangssignal des Negators 13 hat den Wert "0", so daß am Ausgang des UND-Glieds A5 ein Signal mit dem Wert ⁿ0" auftritt, das über eine offene Verknüpfungsschaltung A7 an die Eingänge LEC der Speicher M1, M2, M3 und M4 angelegt wird und das Lesen ermöglicht. Das Anlegen an die Eingänge ADR erfolgt in der gleichen Weise wie im vorangehenden Absatz bezüglich des Einschreibens in die Register beschrieben wurde. Die Ausgangscodegruppe ist somit an den Adern DSO bis DS31 verfügbar.

Schreiben von Informationen aus der Schaltungseinheit C2 in die Register RO. R1 und RFi

Wie festgestellt wurde,erfolgen die Schreib- und Lesevorgänge dieser Register mittels des Steuerorgans zwingend, was bedeutet, daß es für den Fall, daß das Lesen und das Schreiben dieser Register auf Grund von Befehlen der Schaltungseinheit C2 stattfinden soll, notwendig ist, daß kein Signal an den Adern ADRO, ADR1 und ADRF und vor allem auch nicht an den Adern ERD oder PAD vorhanden ist.

Die einzuspeichernden Daten erscheinen an den Eingängen der Speicher M1, M2, M3 und M4 über die Multiplexer MX1, MX2, MX3 und MX4, die so gesteuert sind, daß sie sich in dieser Stellung befinden, wen ein Signal mit dem Wert "0" am Ausgang des ODER-Glieds 0R1 erscheint.

Die Codegruppen, die das Register RO, R1 oder RF und den Speicher M1, M2, M3 oder M4 bestimmen, in denen die Daten eingespeichert werden sollen, erscheinen an den Adern ADLO, ADL1

609811/0925

ADL2, ADL3 und ADlA.

Am Ausgang des Multiplexers MX5 erscheint die das Register definierende Codegruppe; es sei bemerkt, daß dieser Multiplexer freigegeben ist. Die zuvor genannte Codegruppe wird von den geöffneten NAND-Gliedern NA1 und NA2 zu den Eingängen ADR der SpeicherMI, M2, M3 und M4 übertragen. Am Ausgang des Multiplexers erscheint eine der Codegruppen "OO^W, "01" oder "10", so daß am Ausgang des UND-Gliedes A6 ein Signal mit dem Wert "0" auftritt. Dieses Signal wird neben einem Eingang des ODER-Glieds 01 über einen Negator auch einem Eingang des NAND-Glieds NA3 zugeführt.

Wenn ein Schreibvorgang durchgeführt werden soll, dann nimmt das Signal ENR den Wert ^M1" an, so daß das Ausgangssignal dieses NAND-Glieds NA3 einen Multiplexer MX6 freigibt. Die Signale an den Adern ADLO und ADL1 können also die Auswahl eines der Speicher M1, M2, M3 uder M4 ermöglichen; dies erfolgt über den Multiplexer MX6 und die offenen UND-Glieder A1, A2, A3 und A4 durch das Ausgangssignal der NAND-Schaltung NAO.

über das ODER-Glied 01, das mit einem Eingang mit der Ader ENR verbunden ist, wird der Lesebefehl dieser Speicher gesperrt.

Lesen der Register RO, R1 und RF durch die Schaltungseinheit C2;

Der'Vorgang stimmt praktisch mit dem oben beschriebenen Vorgang überein mit der Ausnahme, daß das Signal an der Ader RNR den Wert "0" annimmt; auf Grund dieser Tatsache ist der Multiplexer MX6 gesperrt, was die Sperrung des Schreibbefehls der Speicher M1, M2, M3 und M4 nach sich zieht.

80981 1/0925

Am Ausgang des NAND-Glieds A5 tritt ein Signal mit dem Wert ⁿOⁿ auf, das das Lesen der Speicher freigibt; auf Grund des Multiplexers MX7 ist nur einer der Datenausgänge der Speicher M1, M2, M3 und M4 ausgewählt.

Wie zu erkennen war, haben die vom Steuerorgan OC abgegebenen Lese- oder Schreibbefehle Vorrang gegenüber den von der Schaltungseinheit C2 abgegebenen Befehlen. Falls eine Konfliktsituation auftritt, wird zur Schaltungseinheit C2 ein Signal übertragen, so daß der Mikroprozessor über diesen Sachverhalt informiert wird.

Zu diesem Zweck ist eine Schaltungseinheit CDS vorgesehen, die feststellt, daß gleichzeitig eine vom Steuerorgan und eine von der Schaltungseinheit C2 abgegebene Regist er auswahl-Codegruppe vorhanden ist. Die Eingange dieser Schaltungseinheit CDS sind einerseits mit dem Ausgang des ODER-Glieds 0R1 und andererseits mit den Adern ADL2 , ADL3 und ADLA verbunden.

Die in Fig.h dargestellte Schaltungseinheit C2 enthält einen Mikroprozessor; in diesem Ausführungsbeispiel handelt es sich dabei um einen von der Firma INTEL hergestellten Mikroprozessor des Typs 6008; alle Angaben über diesen Mikroprozessor können Datenblättern dieser Firma entnommen werden.

In Fig.4 ist dieser Mikroprozessor mit dem Bezugszeichen MP gekennzeichnet. An den Adern dO bis d7 sendet er Informationen aus oder empfängt Informationen. Der Mikroprozessor arbeitet im Takt eines Taktgebers H, der ihm Taktsignale zuführt. Umgekehrt liefert der Mikroprozessor MP die Signale SO, S1 und S2, die seinen Betriebszyklus anzeigen, sowie ein Synchronisierungssignal an seinem Ausgang SYNC. Aus diesen Signalen und den Taktsignalen bildet eine Koordinierungsschaltung CORD verschiedene Signale an den Adern ENL, ENH,

809811 /0925

ENR und SE, so daß die verschiedenen Informationen vom Mikroprozessor richtig geliefert oder empfangen werden.

Die Informationseingabe und die Informationsausgabe werden von einem an der Aäer SE vorhandenen Signal gesteuert. Wenn dieses Signal aktiv ist und dadurch die Dateneingabe freigibt, öffnet es die Verknüpfungsschaltung CP1 und sperrt die Verknüpfungsschaltung CP2. Die am Ausgang des Multiplexers MX1O an acht Adern ( die in der Figur nur durch eine Ader zur Vereinfachung der Darstellung angegeben sind) erscheinenden Deten werden somit zum Mikroprozessor MP übertragen.

Venn das an der Ader SE vorhandene Signal nicht mehr aktiv ist, dann wird die Verknüpfungsschaltung CP1 gesperrt, und die Verknüpfungsschaltung C2 wird geöffnet, deren Adern dO bis d7 mit einer durch eine dicke Linie dargeteilten achtadrigen Sammelleitung BUS in Verbindung stehen. Diese Sammelleitung BUS steht mit verschiedenen Registern in Verbindung. Zunächst ist sie mit einem Register RL verbunden, das dazu bestimmt ist, die Adressencodegruppen und, genauer gesagt, die Bits mit niedriger Wertigkeit dieser Codegruppen zu enthalten; dann ist sie an ein Register RH angeschlossen, das einerseits die Bits mit hoher Wertigkeit und andrerseits zwei Bits enthält, die die Art des gerade ablaufenden und vom Mikroprozessor MP durchgeführten Speicherzyklus repräsentieren. Die Ausgänge der die zwei Bits enthaltenden Stufen sind mit den Eingängen eines ODER-Glieds 0R2 verbunden, dessen Ausgang an die Koordinierungsschaltung CORD angeschlossen ist. Die Sammelleitung BUS ist auch mit verschiedenen Schieberegistern RE1, RE2, RE3 und RE4 verbunden, die das Register RE bilden, das die zu den verschiedenen Steuerschaltungen des Netzes zu übertragenden Informationen enthält; ferner ist sie an ein Zählregister K63 angeschlossen, das eine Binärzahl enthält,

8 0 9 811/0925

27A0713

die die Anzahl der vom Register RE auszusenden Bits repräsentiert. Die Sammelleitung ist außerdem an ein Steuerregister RC angeschlossen, das die Bits enthält, die die von den Steuerschaltungen des Netzes auszuführenden Befehle definieren, und sie ist mit einem Register RM für die Adresse der Steuerschaltung verbunden, für die die vom Inhalt des Register RC definierten Befehle bestimmt sind.

Zur Vergrößerung der Informationsyerarbeitungsmöglichkeiten durch den Mikroprozessor ist ein Speicher RAM vorgesehen, der den Speicher des Mikroprozessors vergrößert; der Dateneingang dieses Speichers RAM ist auch mit der Sammelleitung BUS verbunden.

Die verschiedenen in den Mikroprozessor einzugebenden Daten werden an verschiedene Eingänge des Multiplexers MX1O angelegt. Ein erster Eingang ist mit dem Ausgang eines Multiplexers MX11 verbunden und ein zweiter Eingang ist gleichzeitig an die Ausgänge des Speichers RAM und an die Ausgänge eines Speichers ROM angeschlossen, der dazu bestimmt ist, dauerhaft verschiedene Daten zu enthalten, die das Programm der Aufgaben repräsentieren, die der Mikroprozessor auszuführen hat. Ein dritter Eingang ist mit den Adern REO bis RE7 verbunden, die von der Schaltungseinheit C1 kommen.

Die ersten vier Eingänge (mit acht Adern) des Multiplexers MX11 sind an parallele Ausgänge der Schieberegister RCP1, RCP2, RCP3 und RCP4 angeschlossen, die das Empfangsregister RCP bilden; der fünfte Eingang ist an die Ausgänge des Befehlsregisters angeschlossen, und der sechste, der siebte und

809811/0925

der achte Eingang sind an Ausgänge einer Decodierschaltung DCM angeschlossen, deren Eingänge mit den Ausgängen des Registers RM verbunden sind. Diese Decodierschaltung ist derart ausgebildet, daß abhängig von einer ihren Eingängen zugefuhrten binären Codegruppe nur an einer der mit ihrem Ausgang verbundenen 24 Adern MO bis M23 ein aktives Signal geliefert wird. Eine Logikschaltung CLCXJ erzeugt aus dem im Steuerregister RC enthaltenen Daten, aus einem von einem Taktgeber H2 abgegebenen Taktsignal und aus einem Nullrückstellsignal des Zählerregisters K63 folgende Signale:

- Schiebesignale mit der Frequenz der vom Taktgeber H2 abgegebenen Signale; diese Schiebesignale erzeugen in den Registern RE und RCP nur eine bestimmte Anzahl von Schiebevorgängen, die vom Nullrückstellsignal des Zählerregisters K63 bestimmt wird;

- ein Signal an der Ader HA mit der vom Taktgeber H2 bestimmten Frequenz;

- ein Signal an der Ader OE abhängig vom Inhalt des Register RC;

- ein Signal an der Ader HR mit der vom Taktgeber H2 bestimmten Frequenz;

- ein Signal an der Ader OL abhängig vom Inhalt des Register RC.

Eine Ader DRCP ist an den Serieneingang des Schieberegisters RCP angeschlossen, und eine Ader DEM ist mit dem Serienausgang des Registers RE verbunden.

Es folgt nun eine schematische Erläuterung der Arbeitsweise der Schaltungseinheit C2; genauere Erläuterungen können Druckschriften entnommen werden, die vom Hersteller des Mikroprozessors herausgegeben werden.

809811/0925

Die Register RL und RH werden in einer ersten Zeitperiode auf zweimal gefüllt;dazu werden nacheinander an die Adern ENL und ENH Aktivierungssignale angelegt. Abhängig vom Signal am Ausgang des ODER-Glieds 0R2 ist bekannt, daß an einem späteren Zeitpunkt ein Lesezyklus oder ein Schreibzyklus erfolgen wird. Die Adresse des Speichers oder des Registers ist damit in den Registern RL und RH enthalten. Mittels Decodier schaltungen oder Multiplex!erschaltungen kann jedes beliebige Register oder jeder beliebige Speicher ausgewählt werden.

Wenn ein Lesezyklus für verschiedene Speicher oder Register vorliegt, dann wird zunächst, wie bereits zu erkennen war, das Signal an der Ader SE aktiviert, damit das Schreiben von Daten aus diesen Registern und Speichern in den Mikroprozessor ermöglicht wird. Abhängig von der an den Adern ADLO bis ADL7 und ADHO bis ADH5 vorhandenen Adressencodegruppe wird der Multiplexer MX1O nach einer Decodierung durch den Decodierer DEC1 in eine entsprechende Stellung gebracht. Wenn der Ausgang des Multiplexers MX11 mit den Adern dO bis d7 verbunden wird, dann muß dieser Multiplexer MX11 in die richtige Stellung gebracht werden. Dies wird mittels einer Decodierschaltung DEC2 erreicht, deren Eingänge an die Adern ADLO bis ADL7 und ADHO bis ADH5 angeschlossen sind.

Wenn ein Schreibzyklus in den Speichern und den Registern vorliegt, dann ist das Signal an der Ader SE passiv, und die Verknüpfungsschaltung CP2 ist durchlässig; an der Ader ENR erscheint ein aktives Signal, und eine Decodierschaltung DEC3 ermöglicht abhängig von der an den Adern ADLO bis ADL7 und ADHO bis ADH5 am Eingang der Decodierschaltung DEC3 verfügbaren Codegruppe ein Schreiben in eines der Register RE1, RE2, RE3, RE4, K63, RC und RM.

809811/0925

-xr-

Das aus der Schaltungseinheit C1 kommende Signal DSRE bewirkt eine Unterbrechung in dem vom Mikroprozessor durchzuführenden Programmablauf.

In Fig.5 ist dargestellt, wie die verschiedenen Steuerschaltungen mit der Markierungsschaltung verbunden werden können. Im beschriebenen Beispiel können bis zu 24 Steuer schaltungen CC1, CC2 CC24 angeschlossen werden. Die Schaltungseinheit C 3 enthält sechs Multiplexer MX1O, MX11, MX12, MX13, MX14 und MX15. Die Eingänge der ersten fünf Multiplexer sind an die Adern DEM, HA, DE, HR bzw. OL angeschlossen, und der Ausgang des Multiplexers MX15 ist an die Ader DRCP angeschlossen.

Die Multiplexer MX10 bis MX14 weisen 24 Ausgänge auf, und der Multiplexer MX15 weist 24 Eingänge auf. Die Steuerung aller Multiplexer MX1O bis MX15 wird von den Signalen bestimmt, die an den Adern MO bis M23 vorhanden sind.

Die Steuerschaltung CC2 ist genau dargestellt. Es wird angenommen, daß die Multiplexer MX1O bis MX15 so gesteuert werden, daß die Adern DEM, HA, DE, HR, OL und DRCP mit dieser Steuerschaltung verbunden sind.

Die Steuerschaltung CC2 enthält zwei Schieberegister RD1O, und RD11. Das Schieberegister RD1O empfängt Daten über die Ader DEM; das Register wird im Takt des Signals HA gefüllt. Wenn dieses Register gefüllt ist, dann ermöglicht ein Signal OE die übertragung in eine Schaltung des Netzes, beispielsweise in eine Zeile des Steuerspeichers einer Matrix (siehe beispielsweise die französische Patentanmeldung 76 09623 vom 2.April 1976). Zum Lesen

80981 1/0925

des Inhalts dieses Steuerspeichers erscheint an der Ader OL ein Signal, damit der Speicherinhalt im Register RD11 abgespeichert wird. Es erscheint dann das Signal HR, so daß der Schiebevorgang des Register RD11 hervorgerufen wird; die Informationen erscheinen dann an der Ader DRCP.

Die verschiedenen Funktionen, die die Markierungsschaltungen ausführen können, hängen von den im Speicher ROM enthaltenen Programm ab. Die vom Steuerorgan OC gelieferten Daten sind praktisch auf ein Minimum verringert. Vor dem Schreiben der Daten in die verschiedenen Steuerspeicher wird die Markierungsschaltung verschiedene Kontrollen vornehmen; zunächst kontrolliert sie, ob die vom Steuerorgan OC kommende Nachricht zusammenhängend ist, ehe ein Schreibvorgang in den Steuerspeicher durchgeführt wird; sie führt zuvor einen Lesevorgang durch, und sieht nach, ob der Speicherinhalt richtig ist, d.h. praktisch den Wert "0" hat.

Auf diese Welse wird eine Verbindung zwischen mehreren Teilnehmern vermieden, indem die Markierungsschaltung nach jeder Verbindung die betroffene Speicherleitung auf den Wert "O" stellt, wie oben zu erkennen war.

Alle Funktionen sind als Beispiel angegeben worden und hängen vom Benutzer ab. Mittels der Erfindung soll eine Fernsprechzentrale geschaffen werden, in der die Markierungsschaltungen die Operationen praktisch autonom ausführen und dem Benutzer ein Mittel an die Hand geben,die Arbeitsbelastung des zentralen Steuerorgans herabzusetzen.

Es ist jedoch zu bemerken, daß zur Erleichterung der Programmierung die verschiedenen Register wie Speicherplätze adressiert werden, während die übliche Praxis darin besteht, die Eingabe/Ausgäbe-Befehle bezüglich des Mikroprozessors zu verwenden.

809811/0925

In einer praktischen AusfUhrungsform sind die Speicher ROM steckbare Speicher. Auf diese Weise können durch einfaches Austauschen eines Schaltungsblocks den Markierungsschaltungen verschiedene Funktionen zugeordnet werden: Markierer für Zeitkoppler, Matrixstufen und Zweigwählerschaltungen.

Die Erfindung ist hier im Zusammenhang mit einem speziellen Ausführungsbeispiel beschrieben worden, doch ist zu erkennen, daß im Rahmen der Erfindung ohne weiteres Abwandlungen möglich sind.

809811/0925

Claims

Patentanwälte

Dipl.-Ing. Dipl.-Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

Unser Zeichen; L 103** 6.September 1977

LE MATERIEL TELEPHONIQUE

46 quai Alphonse Le GalIo

92103 BOULOGNE-BILLANCOURT, Frankreich

Patentansprüche

Fernsprechzentrale mit einem Vermittlungsnetz zum Verbinden verschiedenerFernsprechkanälß und einem zentralen Steuerorgan, das mittels Markierungsschaltungen auf die Steuerschaltungen des Vermittlungsnetzes einwirkt, dadurch gekennzeichnet, daß die Markierungsschaltungen einen Mikroprozessor, einen an den Mikroprozessor angeschlossenen Programmspeicher für das Anwendungsprogramm des Mikroprozessors, eine erste für den Mikroprozessor und das Steuerorgan zugängliche Registergruppe und eine zweite Register gruppe zum Aussenden von Informationen zu dem Vermittlungsnetz und zum Empfangen von Informationen von dem Vermittlungsnetz enthalten.
2. Fernsprechzentrale nach Anspruch 1, bei der eine Unterteilung in unabhängige Schutzeinheiten vorliegt und in der die Markierungsschaltungen mehreren Einheiten zugeordnet sind, dadurch gekennzeichnet, daß die zweite Registergruppe der Markierungsschaltungen von Sende- und EmpfangsSchieberegistern gebildet ist, die abhängig von den Markierungsschaltungen in serieller Form von den Einheiten ausgehende und von den Einheiten kommende Informationen aussenden bzw. empfangen, während ein erstes Adressenregister vorgesehen

«J3ö1 1/092S

ORIGINAL INSPECTED

let, das die Adresse der Einheit enthält und einen ersten Multiplexer enthält, der mit einem Eingang am Serienausgang des Senderegisters und mit den Ausgängen an verschiedene Einheiten angeschlossen ist und einen zweiten Multiplexer steuert, der mit einem Eingang am Serieneingang des Empfangsregisters und mit den Ausgängen an verschiedene Einheiten angeschlossen ist.
3. Fernsprechzentrale nach Anspruch 2, dadurch gekennzeichnet, daß das Senderegister, das Empfangsregister, das erste Adreseenregister und die einen Teil der ersten Registergruppe bildenden Register jeweils einer Adresse zugeordnet sind, während eine gemeinsame Sammelleitung (BUS) die Datenadern des Mikroprozessor mit diesen Registern verbindet, und daß ein zweites Adressenregister für die Adressencodegruppen dieser Register und des Programmspeichers zur Auswahl dieser Register und des Speichers mit Hilfe von Decodierern vorgesehen ist.
4. Fernsprechzentrale nach Anspruch 3» dadurch gekennzeichnet, daß ein Erweiterungsspeicher für den zentralen Speicher des Mikroprozessors vorgesehen ist, dessen Eingänge für Adressencodegruppen an ein zweites Adressenregister angeschlossen sind.

1/0925