DE3812135B4 - Verfahren zum Herstellen von elektrischen Kontakten hoher Ausbeute an amorphes N+-Silizium - Google Patents

Verfahren zum Herstellen von elektrischen Kontakten hoher Ausbeute an amorphes N+-Silizium Download PDF

Info

Publication number
DE3812135B4
DE3812135B4 DE3812135A DE3812135A DE3812135B4 DE 3812135 B4 DE3812135 B4 DE 3812135B4 DE 3812135 A DE3812135 A DE 3812135A DE 3812135 A DE3812135 A DE 3812135A DE 3812135 B4 DE3812135 B4 DE 3812135B4
Authority
DE
Germany
Prior art keywords
molybdenum
silicon
layer
amorphous silicon
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3812135A
Other languages
English (en)
Other versions
DE3812135A1 (de
Inventor
George Edward Possin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3812135A1 publication Critical patent/DE3812135A1/de
Application granted granted Critical
Publication of DE3812135B4 publication Critical patent/DE3812135B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Verfahren zum Behandeln einer amorphen Siliziumoberfläche vor der Herstellung eines elektrischen Kontaktes damit, zur Verbesserung des elektrischen Kontaktes mit dieser Oberfläche,
gekennzeichnet durch die Stufen:
Abscheiden einer Molybdänschicht auf der amorphen Siliziumoberfläche und
Entfernen der genannten Molybdänschicht durch chemisches Ätzen ohne ein Mustern.

Description

  • Die vorliegende Erfindung ist allgemein auf ein Verfahren zum Behandeln einer dotierten amorphen Siliziumoberfläche vor der Herstellung eines elektrischen kontakten damit gerichtet, um den elektrischen Kontakt zu fördern. Das Verfahren ist anwendbar auf die Herstellung von mikroelektronischen Schaltungen und mehr im besonderen ist es anwendbar auf die Herstellung amorpher Dünnfilm-Siliziumhalbleiter, insbesondere solche wie sie in Matrix-adressierten Flüssigkristallanzeige-Systemen verwendet werden.
  • Ein Flüssigkristall-Anzeigeelement umfaßt üblicherweise ein Paar flacher Platten, die an ihren Außenkanten abgedichtet sind und eine Menge eines Flüssigkristallmaterials enthalten. Die flachen Platten weisen im allgemeinen transparentes Elektrodenmaterial auf, das in vorbestimmten Mustern auf den inneren Oberflächen angeordnet ist. Eine Platte ist häufig vollständig von einer einzigen transparenten, geerdeten ebenen Elektrode bedeckt.
  • Die gegenüberliegende Platte ist mit einer Reihe von transparenten Elektroden versehen, die im folgenden als Pixel (Bildelement)-Elektroden bezeichnet werden. Eine solche typische Zelle in einer Flüssigkristallanzeige schließt Flüssigkristallmaterial ein, das zwischen einer Pixel-Elektrode und einer geerdeten Elektrode angeordnet ist und eine kondensatorähnliche Struktur zwischen transparenter vorderer und rückwärtiger Platte bildet. Im allgemeinen ist die Transparenz jedoch nur für eine der beiden Platten und die darauf angeordneten Elektroden erforderlich.
  • Im Betrieb wird die Orientierung des Flüssigkristallmaterials durch Spannungen bewirkt, die an die Elektroden auf beiden Seiten des Flüssigkristallmaterials angelegt werden. Üblicherweise bewirkt eine an die Pixel-Elektrode angelegte Spannung eine Änderung der optischen Eigenschaften des Flüssigkristallmaterials. Diese optische Änderung verursacht die Anzeige von Information auf dem Anzeigeschirm. In üblichen Digitaluhranzeigen und in neuen LCD-Anzeigen, Schirmen, die bei einigen Miniatur-Fernsehempfängern benutzt werden, wird der visuelle Effekt üblicherweise durch Variationen im reflektierten Licht erzeugt. Die Verwendung transparenter Vorder- und rückwärtiger Platten und transparenter Elektroden gestattet jedoch auch die Erzeugung visueller Effekte über Durchlässigkeitswirkungen. Diese Durchlässigkeitswirkungen können mittels nachfolgend mit Energie versehener Lichtquellen für die Anzeige mit Fluoreszenz-Elementen erleichtert werden. Dies wird üblicher Weise als Hintergrund-Beleuchtung bezeichnet. Es werden verschiedene elektrische Mechanismen benutzt, um nacheinander einzelne Pixel-Elemente in einer LCD-Anzeige an-und abzuschalten. Am zweckmäßigsten umfaßt das Schalterelement der vorliegenden Erfindung einen Dünnfilm-Feldeffekttransistor mit einer Schicht aus amorphem Silizium. Solche Elemente sind in vielen LCD-Anzeigen bevorzugt wegen ihrer potentiell geringen Größe, ihres geringen Leistungsverbrauchs, der Schaltgeschwindigkeit, der leichten Herstellung und der Verträglichkeit mit üblichen LCD-Strukturen.
  • Dünnfilm-Feldeffekttransistoren, die hergestellt sind durch Plasma-gefördertes chemisches Dampfabscheiden (PECVD) von amorphem Silizium (a-Si) und Siliziumnitrid sind ideal für das Matrix-Adressieren von Flüssigkristallanzeigen. Sie werden hergestellt auf Glassubstraten mit einer hohen Bildelementdichte unter Anwendung von Verfahren und Ausrüstungen, wie sie üblicherweise bei der Herstellung von integrierten Schaltungen benutzt werden. Bei einem Verfahren zur FET-Herstellung und LCD-Anzeigen wird mittels zwei Maskierungsstufen ein Molybdänkontakt an amorphes N+-Silizium angebracht. Nach einer Abscheidung eines isolierenden Materials, wie Siliziumnitrid, einer Schicht eigenleitenden amorphen Siliziums und dem Dotieren der oberen Teile der Schicht aus amorphem Silizium wird eine dünne Schicht aus Molybdän durch Zerstäuben abgeschieden. In diesem Film wird ein Muster aus kleinen Bereichen hergestellt, die als Mesas bezeichnet werden. Dann versieht man die Siliziumnitrid/Silizium-Schichten mit Mustern, wobei Bereiche gebildet werden, die etwas größer sind als die Mesas und die als Inseln bezeichnet werden. Dann scheidet man Molybdän dick auf der Scheibe ab und versieht es mit einem Muster zur Bildung Von Source/Drain- und Datenlinien-Elektroden. Das Abscheiden des dünnen Molybdäns vor der nachfolgenden Verarbeitung zu Inseln hat sich als erforderlich erwiesen, um einen zuverlässigen Kontakt von Molybdän am N+-Si-lizium sicherzustellen. Es sind daher zwei Maskierungsstufen erforderlich, um den Kontakt zu bilden: die Mesa-Maske und die Insel-Maske. Das Vermindern der Zahl von Maskierungsstufen ist erwünscht, weil es die Verarbeitungszeit verkürzt und im allgemeinen die Elementausbeute erhöht.
  • Die 1A und 1B veranschaulichen insbesondere die Tatsache, daß die vorliegende Erfindung eine Maskierungsstufe weniger benutzt als andere Behandlungsverfahren. Im besonderen veranschaulicht die 1A eine Stufe bei der Herstellung eines invertierten Dünnfilm-Feldeffekttransistors. 1B veranschaulicht eine vollständige FET-Struktur, die gemäß einem Verfahren erhalten wurde, das sich von der vorliegenden Erfindung unterscheidet. Die in 1 gezeigten Transistor-Strukturen befinden sich auf einem Glassubstrat 10. Dies ist eine typische Situation, in der diese Transistoren in Flüssigkristall-Anzeigen eingesetzt werden. Im allgemeinen ist jedoch irgendein isolierendes Substratmaterial, das mit den anderen beim Transistor benutzten Materialien thermisch verträglich und nicht reaktiv ist, zur Verwendung als Substrat geeignet. Es wird auch darauf hingewiesen, daß die in den Figuren veranschaulichte Transistor-Struktur eine invertierte Struktur ist, da die Gate-Elektrode an einem tiefer liegenden Punkt der Transistor-Struktur angeordnet ist.
  • Im besonderen veranschaulicht die 1A eine Gate-Elektrode 12, die auf einem Substrat 10 angeordnet ist. Die Anordnung der Materialien der Gate-Elektrode und der leitenden Zuleitungen erfordert üblicherweise eine separate Stufe des Maskierens und Musterns, die für die Durchführung der vorliegenden Erfindung nicht besonders relevant ist. Nach der Bildung der Metallmuster der Gate-Elektrode 12 wird eine isolierende Schicht 14, die üblicherweise Siliziumnitrid umfaßt, auf dem Substrat abgeschieden. In einer ähnlichen Weise scheidet man dann eine Schicht aus amorphem Silizium-Material 16 über der isolierenden Schicht 14 ab. Danach wird eine dotierte amorphe Silizium-Schicht 15 in einer üblichen Weise unter Verwendung bekannter Verfahren abgeschieden, um die Schicht 15 aus dotiertem amorphem N+-Silizium zu bilden. Als nächstes verwendet man eine Schicht aus einem metallischen Material 18, wie Molybdän. Die Molybdänschicht 18 wird benutzt, um den elektrischen Kontakt zu dem dotierten amorphen N+-Silizium-Material 15 zu verbessern. Es ist die Verbesserung dieses elektrischen Kontaktes, auf die sich die Erfindung besonders richtet. Gemäß den in den 1A und 1B veranschaulichten Verfahren wird die Schicht 18 maskiert und gemustert, was zur Bildung der in 1A gezeigten Mesa-Struktur 18 führt. Es ist diese besondere Maskierungsstufe, die durch die vorliegende Erfindung beseitigt wird. Bei dem dargestellten Verfahren beseitigt ein nachfolgendes Mustern und Maskieren Teile der Schichten 14, 15 und 16, um unterhalb der gezeigten Mesa-Struktur Insel-Strukturen zu bilden. Wird die Schicht 18 vor dem Abscheiden und Ätzen des Source- und Drain-Elektroden-Materials nicht zu Mesas zurückgeschnitten, dann entwickelt sich häufig aufgrund eines Unterschneidens des Silizium/Siliziumnitrid-Materials ein Überhang und verursacht Stufenabdeckungsprobleme für die Source/Drain-Metallisierungsschicht. Die separaten Maskierungsschritte für die Mesa- und Insel-Strukturen haben sich daher als sehr geeignet erwiesen, um das Auftreten von Stufenabdeckungsproblemen zu vermeiden.
  • 1B veranschaulicht die Vervollständigung eines Verfahrens zum Bilden eines Dünnfilm-Feldeffekttransistors aus der in 1A gezeigten Struktur. Im besonderen wird eine Schicht aus leitendem Material 19, das vorzugsweise Molybdän umfaßt, wie gezeigt abgeschieden und gemustert. Im besonderen führt das Mustern des Molybdän-Materials zur Bildung einer Öffnung oder eines Spaltes, der die getrennten Source- und Drain-Abschnitte des Feldeffekttransistors trennt. Die den Kontakt verbessernde Schicht 18 wird, wie dargestellt, in Abschnitte 18' unterteilt. Obwohl sie üblicherweise das gleiche Material umfassen, vorzugsweise Molybdän, sind die Strukturen 18' und 19 in 1B als verschieden dargestellt, da diese Strukturen tatsächlich etwas verschiedene Funktionen erfüllen. Im besonderen ist die Molybdän-Schicht 18 (die nach dem Mustern auch mit der Bezugsziffer 18' bezeichnet wird), wie oben ausgeführt, relativ dünn, nämlich ungefähr 50 nm, und sie dient ausschließlich dem Zweck, den elektrischen Kontakt zur dotierten amorphen Siliziumschicht 15 zu verbessern. Eine sehr viel dickere Metallisierungsschicht 19 wird jedoch verwendet, um die Source- und Drain-Metallisierungsmuster herzustellen und die Verbindung dieser Elemente mit dem Rest der Schaltung zu bewirken. Im allgemeinen ist bei einem Flüssigkristall-Anzeigeelement, wie oben beschrieben, jedes Pixel-Element mit einem einzelnen FET-Element verbunden, wie es in 1B (oder in 2D, die weiter unten mit bezug auf das erfindungsgemäße Verfahren detaillierter erläutert wird) gezeigt ist. Die die vorliegende Erfindung erläuternden Figuren sind nicht maßstabgetreu, insbesondere sind die Abmessungen in der vertikalen Richtung vergrößert dargestellt, um eine bessere bildliche Darstellung der Erfindung zu ergeben und um für den Fachmann auf dem Gebiete der Herstellung von Mikro-Elektronik leichter verstanden zu werden.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung ein Verfahren zum Verbessern elektrischen Kontaktes an amorphen Silizium-Materialien zu schaffen. Weiter ist es eine Aufgabe der vorliegenden Erfindung, die Zahl der Maskierungsstufen, die bei der Herstellung von Dünnfilm-Transistoren aus amorphem Silizium erforderlich sind, zu vermindern. Eine weitere Aufgabe der vorliegenden Erfindung ist die Erhöhung der Ausbeute an Dünnfilm-Feldeffekttransistoren, die in Mikroschaltungen benutzt werden. Und schließlich ist es eine weitere Aufgabe der vorliegenden Erfindung, die Anzahl der Maskierungsstufen zu verringern und die Ausbeute bei der Herstellung von Matrix-adressierten Flüssigkristallanzeigen zu verbessern. Schließlich ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Behandeln einer amorphen Siliziumoberfläche, insbesondere einer N+-dotierten amorphen Siliziumoberfläche, zu schaffen, um den elektrischen Kontakt mit dieser Oberfläche zu verbessern, insbesondere wenn das nachfolgend benutzte Kontaktmaterial Molybdän ist.
  • Diese Aufgabe wird erfindungsgemäß durch das Verfahren nach Anspruch 1 gelöst.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird eine dünne Molybdänschicht mit einer Dicke von etwa 50 nm durch Zerstäuben auf das N+-Silizium aufgebracht. Dann entfernt man diese Molybdänschicht durch Ätzen, ohne daß eine Musterbildung erforderlich ist. Die Silizium/Siliziumnitrid-Schicht wird dann wie oben beschrieben durch Mustern in Inseln überführt. Als nächstes scheidet man Molybdän-Source/Drain-Metall ab, versieht es mit einem Muster, ätzt und das Verfahren ist abgeschlossen. Es ist die Abscheidung dieser dünnen Molybdänschicht und ihre nachfolgende Entfernung, von der angenommen wird, daß sie den verbesserten elektrischen Kontakt zwischen den Molybdän-Source/Drain-Elektroden und dem amorphen N+-Silizium-Material bewirkt.
  • Das erfindungsgemäße Verfahren beseitigt die Notwendigkeit, vor der Bildung der Source/Drain-Kontakte Molybdän-Mesas zu bilden. Somit wird eine Maskierungsstufe beseitigt. Ohne die vorliegende Erfindung ist die Mesa/Insel-Struktur allgemein erforderlich, da sich durch Unterschneiden der Silizium/Siliziumnitrid-Schichten das Überhangproblem entwickeln und Stufenabdeckprobleme für die Source/Drain-Metallisierung verursachen kann.
  • Im folgendem wird die Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Im einzelnen Zeigen:
  • 1A eine Querschnittsseitenansicht, die die Mesa- und Insel-Strukturen zeigt, die bei einer Stufe der Dünnfilm-FET-Herstellung vorhanden sind,
  • 1B eine Querschnittsseitenansicht ähnlich der nach 1A, die noch näher die Abscheidung des Source/Drain-Kontaktmaterials und das Ätzen eines Spaltes darin zeigt, um einen invertierten Feldeffekttransistor zu bilden,
  • 2A eine Querschnittsseitenansicht, die eine anfängliche Verfahrensstufe gemäß der vorliegenden Erfindung darstellt,
  • 2B veranschaulicht ähnlich der 2A aber deutlicher das Entfernen der dünnen Schicht aus abgeschiedenem Molybdän, was zu einer permanenten Änderung der amorphen N+-Siliziumoberfläche führt,
  • 2C veranschaulicht ähnlich der 2B aber deutlicher das Mustern mittels einer Maskierungsstufe, um Inseln zu bilden und veranschaulicht insbesondere die Abwesenheit der Mesa-Strukturen und
  • 2D veranschaulicht ähnlich der 2C aber deutlicher die Abscheidung und das Mustern der Source/Drain-Metallisierung.
  • Ein Verfahren zum Ausführen der vorliegenden Erfindung ist insbesondere in den 2A bis 2D veranschaulicht. Die Arbeitsstufen, die erforderlich sind, um das im Querschnitt in 2A gezeigte Element herzustellen, sind üblicherweise die gleichen, wie sie zur Herstellung der Elementstufe erforderlich sind, die in 1A gezeigt ist, wie sie oben erläutert ist, was die Bildung der dotierten amorphen Siliziumschicht 15 einschließt. In diesem Zusammenhang ist darauf hinzuweisen, daß der dotierte Bereich, der als separate Schicht 15 bezeichnet ist, tatsächlich durch Dotieren eines Teiles der amorphen Siliziumschicht 16 gebildet wird, so daß die Schichten 15 und 16 im wesentlichen eine einzige Struktur mit der Ausnahme bilden, daß die oberen Bereiche des amorphen Silizium-Materials mit einem Dotierungsmittel besonderer Polarität, wie Phosphor, dotiert sind.
  • Die 2A veranschaulicht die Abscheidung einer dünnen Molybdän-Schicht, die vorzugsweise durch Sputtern auf das dotierte amorphe N+-Silizium aufgebracht wird. Diese Molybdän-Schicht 21 hat vorzugsweise eine Dicke von etwa 50 nm. In deutlichem Gegensatz zu anderen Verfahren wird diese dünne Molybdän-Schicht 21 entfernt. Das Entfernen erfolgt vorzugsweise durch Ätzen mit einer Mischung von Phosphor-, Essig- und Salpetersäure in einer wäßrigen Lösung, die üblicherweise als PAWN-Ätzung bezeichnet wird. Die Molybdän-Schicht 21 wird ohne eine Musterstufe entfernt. Dies steht ebenfalls in deutlichem Gegensatz zu dem in den 1A und 1B veranschaulichten Verfahren. Als Ergebnis der Abscheidung und Entfernung der Molybdän-Schicht 21 wird eine permanente Änderung der dotierten amorphen N+-Silizium-Schicht 15 angenommen. Diese Änderung wird durch die dicke Linie 20 in den 2B, 2C und 2D veranschaulicht. Es ist diese permanente Änderung, die die erwünschten Eigenschaften nach der vorliegenden Erfindung zu erzeugen scheint. In Übereinstimmung mit bevorzugten Ausführungsformen der vorliegenden Erfindung zur Bildung von Dünnfilm-Feldeffekttransistoren wird die Silizium/Siliziumnitrid-Schicht dann, wie oben beschrieben, zu Inseln gemustert. Eine typische Insel ist in 2C gezeigt. Es wird be sonders darauf hingewiesen, daß in den 2C und 2D keine Mesa-Strukturen vorhanden sind und daß kein Problem des Unterschneidens, Überhängens oder der Stufenabdeckung auftritt. Die Änderung der Oberfläche der N+-dotierten amorphen Silizium-Schicht 15 verbessert die Oberfläche hinsichtlich des elektrischen Kontaktes mit dem nachfolgend abgeschiedenen Molybdän-Material 19, das wie oben beschrieben gemustert wird, um die Source- und Drain-Metallisierung zu erzeugen. Die erhaltene Struktur ist in 2D ersichtlich. Es wurde festgestellt, daß bei Weglassen des Abscheidens der Molybdänschicht 21 die Ausbeute an guten elektrischen Kontakten deutlich vermindert ist. Ausgeführte Versuche haben deutlich gezeigt, daß die Abscheidung und nachfolgende Entfernung der Molybdän-Schicht 21 zu den vorteilhaften Wirkungen des erfindungsgemäßen Verfahrens führt. Es wurde insbesondere durch elektrische Messungen festgestellt, daß aufgrund der Abscheidung und Entfernung des Molybdäns eine Änderung der N+-Siliziumoberfläche stattfindet. Selbst nach langem Ätzen in einer PAWN-Ätzlösung zur Entfernung des Molybdäns ist die elektrische Leitfähigkeit des N+-Siliziums sehr viel größer als die von unbehandeltem N+-Silizium. Ein Zerstäubungs (Sputter)-Ätzen der Oberfläche, gefolgt von einem ausreichenden Plasma-Ätzen, um einen geringen Teil des N+-Materials zu entfernen führt zu einer sehr starken Verminderung der N+-Leitfähigkeit im Vergleich zu der Leitfähigkeit, die bei Material beobachtet wird, das der Abscheidung und Entfernung von Molybdän ausgesetzt war. Dies zeigt, daß eine permanente Änderung der N+-Oberfläche aufgetreten war. Diese Änderung bleibt auch während mehrerer Resist-Verarbeitungsstufen einschließlich Reinigungsstufen und Sauerstoffveraschung bestehen. Diese veränderte Oberfläche ist. wichtig für die Erzielung einer guten Bindung und eines guten Kontaktes mit der dicken Molybdän-Schicht 19, die nach der Bildung der Inseln abgeschieden und zur Source- und Drain-Metallisierung gemustert wird.
  • In einer anderen Ausführungsform wird die erste Molybdänkappe erst unmittelbar vor der Abscheidung der Source-Drain-Metallisierung entfernt. Diese Molybdänkappe schützt die Oberfläche vor der Verunreinigung während der Zwischenverarbeitung, wie dem ITO-Abscheiden und -Mustern. Das nachfolgende Ätzen der Molybdänkappe ist ebenfalls vorteilhaft, da es die Siliziumoberfläche von den Verunreinigungen befreit.
  • Das erfindungsgemäße Verfahren verbessert den Kontakt zu dotierten amorphen Siliziumoberflächen merklich. Weiter ist ersichtlich, daß das erfindungsgemäße Verfahren die Anzahl der Maskierungsstufen bei der Herstellung amorpher Dünnfilm-Transistoren vermindert. Weiter ist ersichtlich, daß das erfindungsgemäße Verfahren besonders vorteilhaft ist für die Herstellung von FET-Steuerelementen in Matrix-adressierten Flüssigkristallanzeigen. Auch die Verarbeitungszeit und die Elementausbeute bei der Herstellung solcher Transistoren werden durch das erfindungsgemäße Verfahren verbessert.
  • Die obige Abkürzung ITO bedeutet Indium/Zinnoxid.

Claims (9)

  1. Verfahren zum Behandeln einer amorphen Siliziumoberfläche vor der Herstellung eines elektrischen Kontaktes damit, zur Verbesserung des elektrischen Kontaktes mit dieser Oberfläche, gekennzeichnet durch die Stufen: Abscheiden einer Molybdänschicht auf der amorphen Siliziumoberfläche und Entfernen der genannten Molybdänschicht durch chemisches Ätzen ohne ein Mustern.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Ätzen mittels einer Mischung von Phosphor-, Essig- und Salpetersäure in einer wäßrigen Lösung erfolgt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Molybdänschicht in einer Dicke zwischen etwa 10 und 100 nm abgeschieden wird.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Molybdänschicht in einer Dicke von etwa 50 nm abgeschieden wird.
  5. Verfahren nach Anspruch 1, weiter gekennzeichnet durch eine Stufe der Abscheidung eines zweiten Metalls auf mindestens der amorphen Siliziumoberfläche, von der das Molybdän entfernt worden ist.
  6. Verfahren nach Anspruch 5, weiter gekennzeichnet durch eine Stufe des Entfernens eines Musters des zweiten abgeschiedenen Metalles.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das zweite abgeschiedene Metall Molybdän ist.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Molybdänschicht durch Zerstäuben (Sputtern) abgeschieden wird.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die amorphe Siliziumoberfläche amorphes N+-Silizium umfaßt.
DE3812135A 1987-04-20 1988-04-12 Verfahren zum Herstellen von elektrischen Kontakten hoher Ausbeute an amorphes N+-Silizium Expired - Lifetime DE3812135B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/039,854 US4774207A (en) 1987-04-20 1987-04-20 Method for producing high yield electrical contacts to N+ amorphous silicon
US039854 1987-04-20

Publications (2)

Publication Number Publication Date
DE3812135A1 DE3812135A1 (de) 1988-11-10
DE3812135B4 true DE3812135B4 (de) 2005-09-29

Family

ID=21907678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3812135A Expired - Lifetime DE3812135B4 (de) 1987-04-20 1988-04-12 Verfahren zum Herstellen von elektrischen Kontakten hoher Ausbeute an amorphes N+-Silizium

Country Status (6)

Country Link
US (1) US4774207A (de)
JP (1) JP2556550B2 (de)
CA (1) CA1305398C (de)
DE (1) DE3812135B4 (de)
FR (1) FR2614133B1 (de)
GB (1) GB2216144B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283941A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US6362028B1 (en) * 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI249251B (en) * 2004-11-22 2006-02-11 Au Optronics Corp Fabrication method of thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211401A2 (de) * 1985-08-02 1987-02-25 General Electric Company Dünnfilmtransistoren aus amorphem N+-Silicium für matrixförmig angeordnete Flüssigkristallanordnungen
JPH06132577A (ja) * 1992-10-21 1994-05-13 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導ジョセフソン素子の作製方法
JPH06267872A (ja) * 1993-03-11 1994-09-22 Nippon Steel Corp 化学気相成長装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276688A (en) * 1980-01-21 1981-07-07 Rca Corporation Method for forming buried contact complementary MOS devices
JPS5846193B2 (ja) * 1980-07-15 1983-10-14 株式会社東芝 半導体装置
JPS5780739A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS59110179A (ja) * 1982-12-16 1984-06-26 Hitachi Ltd 半導体装置およびその製造法
JPS59138379A (ja) * 1983-01-27 1984-08-08 Toshiba Corp 半導体装置の製造方法
JPS59181070A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 光起電力装置
JPS59232456A (ja) * 1983-06-16 1984-12-27 Hitachi Ltd 薄膜回路素子
JPS60180115A (ja) * 1984-02-27 1985-09-13 Matsushita Electric Ind Co Ltd 光起電力素子の製造方法
JPS60206073A (ja) * 1984-03-30 1985-10-17 Hitachi Ltd 薄膜トランジスタ
EP0211402B1 (de) * 1985-08-02 1991-05-08 General Electric Company Verfahren und Struktur für dünnfilmtransistorgesteuerte Flüssigkristallmatrixanordnungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211401A2 (de) * 1985-08-02 1987-02-25 General Electric Company Dünnfilmtransistoren aus amorphem N+-Silicium für matrixförmig angeordnete Flüssigkristallanordnungen
JPH06132577A (ja) * 1992-10-21 1994-05-13 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導ジョセフソン素子の作製方法
JPH06267872A (ja) * 1993-03-11 1994-09-22 Nippon Steel Corp 化学気相成長装置

Also Published As

Publication number Publication date
FR2614133A1 (fr) 1988-10-21
GB2216144A (en) 1989-10-04
FR2614133B1 (fr) 1991-12-27
GB8809190D0 (en) 1988-05-25
GB2216144B (en) 1991-07-10
JPS63289946A (ja) 1988-11-28
US4774207A (en) 1988-09-27
CA1305398C (en) 1992-07-21
JP2556550B2 (ja) 1996-11-20
DE3812135A1 (de) 1988-11-10

Similar Documents

Publication Publication Date Title
DE3636221C2 (de) Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren
DE3636220C2 (de) Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-Feldeffekttransistor
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE69433948T2 (de) Lift-off Verfahren für selbstausrichtende Dünnschichttransistoren
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE69734643T2 (de) Elektronische einrichtung mit nitrid-chrom enthaltenden elektroden und verfahren zur herstellung
DE19712233A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE19630334B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE3832991A1 (de) Zellstruktur fuer matrix-adressierte fluessigkristallanzeigen und verfahren zu deren herstellung
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE10297732T5 (de) Mehrdomänen-Flüssigkristallanzeige und ein Dünnfilmtransistorsubstrat derselben
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE2922016A1 (de) Vlsi-schaltungen
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SIEB, R., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6947

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/283

8120 Willingness to grant licences paragraph 23
8364 No opposition during term of opposition