DE3812135A1 - Verfahren zum herstellen von elektrischen kontakten hoher ausbeute an amorphes n(pfeil hoch)+(pfeil hoch)-silizium - Google Patents

Verfahren zum herstellen von elektrischen kontakten hoher ausbeute an amorphes n(pfeil hoch)+(pfeil hoch)-silizium

Info

Publication number
DE3812135A1
DE3812135A1 DE3812135A DE3812135A DE3812135A1 DE 3812135 A1 DE3812135 A1 DE 3812135A1 DE 3812135 A DE3812135 A DE 3812135A DE 3812135 A DE3812135 A DE 3812135A DE 3812135 A1 DE3812135 A1 DE 3812135A1
Authority
DE
Germany
Prior art keywords
molybdenum
layer
silicon
amorphous silicon
arrow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3812135A
Other languages
English (en)
Other versions
DE3812135B4 (de
Inventor
George Edward Possin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3812135A1 publication Critical patent/DE3812135A1/de
Application granted granted Critical
Publication of DE3812135B4 publication Critical patent/DE3812135B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/974Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

Die vorliegende Erfindung ist allgemein auf ein Verfahren zum Behandeln einer dotierten amorphen Siliziumoberfläche gerichtet, um den elektrischen Kontakt zu fördern. Das Verfahren ist anwend­ bar auf die Herstellung von mikroelektronischen Schaltungen und mehr im besonderen ist es anwendbar auf die Herstellung amorpher Dünnfilm-Siliziumhalbleiter, insbesondere solche, wie sie in Matrix-adressierten Flüssigkristallanzeige-Systemen ver­ wendet werden.
Ein Flüssigkristall-Anzeigeelement umfaßt üblicherweise ein Paar flacher Platten, die an ihren Außenkanten abgedichtet sind und eine Menge eines Flüssigkristallmaterials enthalten. Die flachen Platten weisen im allgemeinen transparentes Elektroden­ material auf, das in vorbestimmten Mustern auf den inneren Ober­ flächen angeordnet ist. Eine Platte ist häufig vollständig von einer einzigen transparenten, geerdeten ebenen Elektrode bedeckt.
Die gegenüberliegende Platte ist mit einer Reihe von transparen­ ten Elektroden versehen, die im folgenden als Pixel (Bildele­ ment)-Elektroden bezeichnet werden. Eine solche typische Zelle in einer Flüssigkristallanzeige schließt Flüssigkristallmaterial ein, das zwischen einer Pixel-Elektrode und einer geerdeten Elektrode angeordnet ist und eine kondensatorähnliche Struktur zwischen transparenter vorderer und rückwärtiger Platte bildet. Im allgemeinen ist die Transparenz jedoch nur für eine der bei­ den Platten und die darauf angeordneten Elektroden erforderlich.
Im Betrieb wird die Orientierung des Flüssigkristallmaterials durch Spannungen bewirkt, die an die Elektroden auf beiden Sei­ ten des Flüssigkristallmaterials angelegt werden. Üblicherweise bewirkt eine an die Pixel-Elektrode angelegte Spannung eine Än­ derung der optischen Eigenschaften des Flüssigkristallmaterials. Diese optische Änderung verursacht die Anzeige von Information auf dem Anzeigeschirm. In üblichen Digitaluhranzeigen und in neuen LCD-Anzeigen, Schirmen, die bei einigen Miniatur-Fernseh­ empfängern benutzt werden, wird der visuelle Effekt üblicher­ weise durch Variationen im reflektierten Licht erzeugt. Die Verwendung transparenter Vorder- und rückwärtiger Platten und transparenter Elektroden gestattet jedoch auch die Erzeugung visueller Effekte über Durchlässigkeitswirkungen. Diese Durch­ lässigkeitswirkungen können mittels nachfolgend mit Energie versehener Lichtquellen für die Anzeige mit Fluoreszenz-Elemen­ ten erleichtert werden. Dies wird üblicherweise als Hinter­ grund-Beleuchtung bezeichnet. Es werden verschiedene elektrische Mechanismen benutzt, um nacheinander einzelne Pixel-Elemente in einer LCD-Anzeige an-und abzuschalten. Am zweckmäßigsten um­ faßt das Schalterelement der vorliegenden Erfindung einen Dünn­ film-Feldeffekttransistor mit einer Schicht aus amorphem Sili­ zium. Solche Elemente sind in vielen LCD-Anzeigen bevorzugt we­ gen ihrer potentiell geringen Größe, ihres geringen Leistungs­ verbrauchs, der Schaltgeschwindigkeit, der leichten Herstellung und der Verträglichkeit mit üblichen LCD-Strukturen.
Dünnfilm-Feldeffekttransistoren, die hergestellt sind durch Plasma-gefördertes chemisches Dampfabscheiden (PECVD) von amorphem Silizium (a-Si) und Siliziumnitrid sind ideal für das Matrix-Adressieren von Flüssigkristallanzeigen. Sie werden her­ gestellt auf Glassubstraten mit einer hohen Bildelementdichte unter Anwendung von Verfahren und Ausrüstungen, wie sie übli­ cherweise bei der Herstellung von integrierten Schaltungen be­ nutzt werden. Bei einem Verfahren zur FET-Herstellung und LCD- Anzeigen wird mittels zwei Maskierungsstufen ein Molybdänkon­ takt an amorphes N⁺-Silizium angebracht. Nach einer Abscheidung eines isolierenden Materials, wie Siliziumnitrid, einer Schicht eigenleitenden amorphen Siliziums und dem Dotieren der oberen Teile der Schicht aus amorphem Silizium wird eine dünne Schicht aus Molybdän durch Zerstäuben abgeschieden. In diesem Film wird ein Muster aus kleinen Bereichen hergestellt, die als Mesas be­ zeichnet werden. Dann versieht man die Siliziumnitrid/Silizium- Schichten mit Mustern, wobei Bereiche gebildet werden, die etwas größer sind als die Mesas und die als Inseln bezeichnet werden. Dann scheidet man Molybdän dick auf der Scheibe ab und versieht es mit einem Muster zur Bildung von Source/Drain- und Daten­ linien-Elektroden. Das Abscheiden des dünnen Molybdäns vor der nachfolgenden Verarbeitung zu Inseln hat sich als erforderlich erwiesen, um einen zuverlässigen Kontakt von Molybdän am N⁺-Si­ lizium sicherzustellen. Es sind daher zwei Maskierungsstufen erforderlich, um den Kontakt zu bilden: die Mesa-Maske und die Insel-Maske. Das Vermindern der Zahl von Maskierungsstufen ist erwünscht, weil es die Verarbeitungszeit verkürzt und im allge­ meinen die Elementausbeute erhöht.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfin­ dung wird eine dünne Molybdänschicht mit einer Dicke von etwa 50 nm durch Zerstäuben auf das N⁺-Silizium aufgebracht. Dann entfernt man diese Molybdänschicht durch Ätzen, ohne daß eine Musterbildung erforderlich ist. Die Silizium/Siliziumnitrid- Schicht wird dann wie oben beschrieben durch Mustern in Inseln überführt. Als nächstes scheidet man Molybdän-Source/Drain- Metall ab, versieht es mit einem Muster, ätzt und das Verfahren ist abgeschlossen. Es ist die Abscheidung dieser dünnen Molybdän­ schicht und ihre nachfolgende Entfernung, von der angenommen wird, daß sie den verbesserten elektrischen Kontakt zwischen den Molybdän-Source/Drain-Elektroden und dem amorphen N⁺-Sili­ zium-Material bewirkt.
Das erfindungsgemäße Verfahren beseitigt die Notwendigkeit, vor der Bildung der Source/Drain-Kontakte Molybdän-Mesas zu bilden. Somit wird eine Maskierungsstufe beseitigt. Ohne die vorliegen­ de Erfindung ist die Mesa/Insel-Struktur allgemein erforderlich, da sich durch Unterschneiden der Silizium/Siliziumnitrid-Schich­ ten das Überhangproblem entwickeln und Stufenabdeckprobleme für die Source/Drain-Metallisierung verursachen kann.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfah­ ren zum Verbessern elektrischen Kontaktes an amorphen Silizium- Materialien zu schaffen. Weiter ist es eine Aufgabe der vorlie­ genden Erfindung, die Zahl der Maskierungsstufen, die bei der Herstellung von Dünnfilm-Transistoren aus amorphem Silizium er­ forderlich sind, zu vermindern. Eine weitere Aufgabe der vor­ liegenden Erfindung ist die Erhöhung der Ausbeute an Dünnfilm- Feldeffekttransistoren, die in Mikroschaltungen benutzt werden. Und schließlich ist es eine weitere Aufgabe der vorliegenden Erfindung, die Anzahl der Maskierungsstufen zu verringern und die Ausbeute bei der Herstellung von Matrix-adressierten Flüssig­ kristallanzeigen zu verbessern. Schließlich ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Behandeln einer amorphen Siliziumoberfläche, insbesondere einer N⁺-dotierten amorphen Siliziumoberfläche, zu schaffen, um den elektrischen Kontakt mit dieser Oberfläche zu verbessern, insbesondere wenn das nachfolgend benutzte Kontaktmaterial Molybdän ist.
Im folgenden wird die Erfindung unter Bezugnahme auf die Zeich­ nung näher erläutert. Im einzelnen zeigen:
Fig. 1A eine Querschnittsseitenansicht, die die Mesa- und Insel-Strukturen zeigt, die bei einer Stufe der Dünnfilm-FET-Herstellung vorhanden sind,
Fig. 1B eine Querschnittsseitenansicht ähnlich der nach Fig. 1A, die noch näher die Abscheidung des Source/ Drain-Kontaktmaterials und das Ätzen eines Spaltes darin zeigt, um einen invertierten Feldeffekttran­ sistor zu bilden,
Fig. 2A eine Querschnittsseitenansicht, die eine anfängliche Verfahrensstufe gemäß der vorliegenden Erfindung darstellt,
Fig. 2B veranschaulicht ähnlich der Fig. 2A aber deutlicher das Entfernen der dünnen Schicht aus abgeschiedenem Molybdän, was zu einer permanenten Änderung der amorphen N⁺-Siliziumoberfläche führt,
Fig. 2C veranschaulicht ähnlich der Fig. 2B aber deutlicher das Mustern mittels einer Maskierungsstufe, um Inseln zu bilden und veranschaulicht insbesondere die Abwe­ senheit der Mesa-Strukturen und
Fig. 2D veranschaulicht ähnlich der Fig. 2C aber deutlicher die Abscheidung und das Mustern der Source/Drain- Metallisierung.
Die Fig. 1A und 1B veranschaulichen insbesondere die Tatsache, daß die vorliegende Erfindung eine Maskierungsstufe weniger be­ nutzt als andere Behandlungsverfahren. Im besonderen veranschau­ licht die Fig. 1A eine Stufe bei der Herstellung eines invertier­ ten Dünnfilm-Feldeffekttransistors. Fig. 1B veranschaulicht eine vollständige FET-Struktur, die gemäß einem Verfahren erhalten wurde, das sich von der vorliegenden Erfindung unterscheidet. Die in Fig. 1 gezeigten Transistor-Strukturen befinden sich auf einem Glassubstrat 10. Dies ist eine typische Situation, in der diese Transistoren in Flüssigkristall-Anzeigen eingesetzt werden. Im allgemeinen ist jedoch irgendein isolierendes Substratmaterial, das mit den anderen beim Transistor benutzten Materialien ther­ misch verträglich und nicht reaktiv ist, zur Verwendung als Substrat geeignet. Es wird auch darauf hingewiesen, daß die in den Figuren veranschaulichte Transistor-Struktur eine invertier­ te Struktur ist, da die Gate-Elektrode an einem tiefer liegen­ den Punkt der Transistor-Struktur angeordnet ist.
Im besonderen veranschaulicht die Fig. 1A eine Gate-Elektrode 12, die auf einem Substrat 10 angeordnet ist. Die Anordnung der Materialien der Gate-Elektrode und der leitenden Zuleitungen erfordert üblicherweise eine separate Stufe des Maskierens und Musterns, die für die Durchführung der vorliegenden Erfindung nicht besonders relevant ist. Nach der Bildung der Metallmuster der Gate-Elektrode 12 wird eine isolierende Schicht 14, die üb­ licherweise Siliziumnitrid umfaßt, auf dem Substrat abgeschieden. In einer ähnlichen Weise scheidet man dann eine Schicht aus amorphem Silizium-Material 16 über der isolierenden Schicht 14 ab. Danach wird eine dotierte amorphe Silizium-Schicht 15 in einer üblichen Weise unter Verwendung bekannter Verfahren abge­ schieden, um die Schicht 15 aus dotiertem amorphem N⁺-Silizium zu bilden . Als nächstes verwendet man eine Schicht aus einem metallischen Material 18, wie Molybdän. Die Molybdänschicht 18 wird benutzt, um den elektrischen Kontakt zu dem dotierten amor­ phen N⁺-Silizium-Material 15 zu verbessern. Es ist die Verbesse­ rung dieses elektrischen Kontaktes, auf die sich die Erfindung besonders richtet. Gemäß den in den Fig. 1A und 1B veranschau­ lichten Verfahren wird die Schicht 18 maskiert und gemustert, was zur Bildung der in Fig. 1A gezeigten Mesa-Struktur 18 führt. Es ist diese besondere Maskierungsstufe, die durch die vorlie­ gende Erfindung beseitigt wird. Bei dem dargestellten Verfahren beseitigt ein nachfolgendes Mustern und Maskieren Teile der Schichten 14, 15 und 16, um unterhalb der gezeigten Mesa-Struktur Insel-Strukturen zu bilden. Wird die Schicht 18 vor dem Abschei­ den und Ätzen des Source- und Drain-Elektroden-Materials nicht zu Mesas zurückgeschnitten, dann entwickelt sich häufig aufgrund eines Unterschneidens des Silizium/Siliziumnitrid-Materials ein Überhang und verursacht Stufenabdeckungsprobleme für die Source/ Drain-Metallisierungsschicht. Die separaten Maskierungsschritte für die Mesa- und Insel-Strukturen haben sich daher als sehr geeignet erwiesen, um das Auftreten von Stufenabdeckungsproble­ men zu vermeiden.
Fig. 1B veranschaulicht die Vervollständigung eines Verfahrens zum Bilden eines Dünnfilm-Feldeffekttransistors aus der in Fig. 1A gezeigten Struktur. Im besonderen wird eine Schicht aus leitendem Material 19, das vorzugsweise Molybdän umfaßt, wie gezeigt abgeschieden und gemustert. Im besonderen führt das Mu­ stern des Molybdän-Materials zur Bildung einer Öffnung oder eines Spaltes, der die getrennten Source- und Drain-Abschnitte des Feldeffekttransistors trennt. Die den Kontakt verbessernde Schicht 18 wird wie dargestellt in Abschnitte 18′ unterteilt. Obwohl sie üblicherweise das gleiche Material umfassen, vorzugs­ weise Molybdän, sind die Strukturen 18′ und 19 in Fig. 1B als verschieden dargestellt, da diese Strukturen tatsächlich etwas verschiedene Funktionen erfüllen. Im besonderen ist die Molybdän- Schicht 18 (die nach dem Mustern auch mit der Bezugsziffer 18′ bezeichnet wird), wie oben ausgeführt, relativ dünn, nämlich ungefähr 50 nm, und sie dient ausschließlich dem Zweck den elek­ trischen Kontakt zur dotierten amorphen Siliziumschicht 15 zu verbessern. Eine sehr viel dickere Metallisierungsschicht 19 wird jedoch verwendet, um die Source- und Drain-Metallisierungs­ muster herzustellen und die Verbindung dieser Elemente mit dem Rest der Schaltung zu bewirken. Im allgemeinen ist bei einem Flüssigkristall-Anzeigeelement, wie oben beschrieben, jedes Pixel-Element mit einem einzelnen FET-Element verbunden, wie es in Fig. 1B (oder in Fig. 2D, die weiter unten mit bezug auf das erfindungsgemäße Verfahren detaillierter erläutert wird) ge­ zeigt ist. Die die vorliegende Erfindung erläuternden Figuren sind nicht maßstabgetreu, insbesondere sind die Abmessungen in der vertikalen Richtung vergrößert dargestellt, um eine bessere bildliche Darstellung der Erfindung zu ergeben und um für den Fachmann auf dem Gebiete der Herstellung von Mikro-Elektronik leichter verstanden zu werden.
Ein Verfahren zum Ausführen der vorliegenden Erfindung ist ins­ besondere in den Fig. 2A bis 2D veranschaulicht. Die Arbeits­ stufen, die erforderlich sind, um das im Querschnitt in Fig. 2A gezeigte Element herzustellen, sind üblicherweise die glei­ chen, wie sie zur Herstellung der Elementstufe erforderlich sind, die in Fig. 1A gezeigt ist, wie sie oben erläutert ist, was die Bildung der dotierten amorphen Siliziumschicht 15 ein­ schließt. In diesem Zusammenhang ist darauf hinzuweisen, daß der dotierte Bereich, der als separate Schicht 15 bezeichnet ist, tatsächlich durch Dotieren eines Teiles der amorphen Sili­ ziumschicht 16 gebildet wird, so daß die Schichten 15 und 16 im wesentlichen eine einzige Struktur mit der Ausnahme bilden, daß die oberen Bereiche des amorphen Silizium-Materials mit einem Dotierungsmittel besonderer Polarität, wie Phosphor, do­ tiert sind.
Die Fig. 2A veranschaulicht die Abscheidung einer dünnen Molyb­ dän-Schicht, die vorzugsweise durch Sputtern auf das dotierte amorphe N⁺-Silizium aufgebracht wird. Diese Molybdän-Schicht 21 hat vorzugsweise eine Dicke von etwa 50 nm. In deutlichem Gegen­ satz zu anderen Verfahren wird diese dünne Molybdän-Schicht 21 entfernt. Das Entfernen erfolgt vorzugsweise durch Ätzen mit einer Mischung von Phosphor-, Essig- und Salpetersäure in einer wäßrigen Lösung, die üblicherweise als PAWN-Ätzung bezeichnet wird. Die Molybdän-Schicht 21 wird ohne eine Musterstufe ent­ fernt. Dies steht ebenfalls in deutlichem Gegensatz zu dem in den Fig. 1A und 1B veranschaulichten Verfahren. Als Ergebnis der Abscheidung und Entfernung der Molybdän-Schicht 21 wird eine permanente Änderung der dotierten amorphen N⁺-Silizium-Schicht 15 angenommen. Diese Änderung wird durch die dicke Linie 20 in den Fig. 2B, 2C und 2D veranschaulicht. Es ist diese perma­ nente Änderung, die die erwünschten Eigenschaften nach der vor­ liegenden Erfindung zu erzeugen scheint. In Übereinstimmung mit bevorzugten Ausführungsformen der vorliegenden Erfindung zur Bil­ dung von Dünnfilm-Feldeffekttransistoren wird die Silizium/Sili­ ziumnitrid-Schicht dann, wie oben beschrieben, zu Inseln gemu­ stert. Eine typische Insel ist in Fig. 2C gezeigt. Es wird be­ sonders darauf hingewiesen, daß in den Fig. 2C und 2D keine Mesa-Strukturen vorhanden sind und daß kein Problem des Unter­ schneidens, Überhängens oder der Stufenabdeckung auftritt. Die Änderung der Oberfläche der N⁺-dotierten amorphen Silizium- Schicht 15 verbessert die Oberfläche hinsichtlich des elektri­ schen Kontaktes mit dem nachfolgend abgeschiedenen Molybdän- Material 19, das wie oben beschrieben gemustert wird, um die Source- und Drain-Metallisierung zu erzeugen. Die erhaltene Struktur ist in Fig. 2D ersichtlich. Es wurde festgestellt, daß bei Weglassen des Abscheidens der Molybdänschicht 21 die Ausbeute an guten elektrischen Kontakten deutlich vermindert ist. Ausgeführte Versuche haben deutlich gezeigt, daß die Ab­ scheidung und nachfolgende Entfernung der Molybdän-Schicht 21 zu den vorteilhaften Wirkungen des erfindungsgemäßen Verfahrens führt. Es wurde insbesondere durch elektrische Messungen fest­ gestellt, daß aufgrund der Abscheidung und Entfernung des Molyb­ däns eine Änderung der N⁺-Siliziumoberfläche stattfindet. Selbst nach langem Ätzen in einer PAWN-Ätzlösung zur Entfernung des Molybdäns ist die elektrische Leitfähigkeit des N⁺-Siliziums sehr viel größer als die von unbehandeltem N⁺-Silizium. Ein Zerstäubungs (Sputter)-Ätzen der Oberfläche, gefolgt von einem ausreichenden Plasma-Ätzen, um einen geringen Teil des N⁺-Mate­ rials zu entfernen führt zu einer sehr starken Verminderung der N⁺-Leitfähigkeit im Vergleich zu der Leitfähigkeit, die bei Ma­ terial beobachtet wird, das der Abscheidung und Entfernung von Molybdän ausgesetzt war. Dies zeigt, daß eine permanente Ände­ rung der N⁺-Oberfläche aufgetreten war. Diese Änderung bleibt auch während mehrerer Resist-Verarbeitungsstufen einschließlich Reinigungsstufen und Sauerstoffveraschung bestehen. Diese ver­ änderte Oberfläche ist wichtig für die Erzielung einer guten Bindung und eines guten Kontaktes mit der dicken Molybdän-Schicht 19, die nach der Bildung der Inseln abgeschieden und zur Source­ und Drain-Metallisierung gemustert wird.
In einer anderen Ausführungsform wird die erste Molybdänkappe erst unmittelbar vor der Abscheidung der Source-Drain-Metalli­ sierung entfernt. Diese Molybdänkappe schützt die Oberfläche vor der Verunreinigung während der Zwischenverarbeitung, wie dem ITO-Abscheiden und -Mustern. Das nachfolgende Ätzen der Molyb­ dänkappe ist ebenfalls vorteilhaft, da es die Siliziumober­ fläche von den Verunreinigungen befreit.
Das erfindungsgemäße Verfahren verbessert den Kontakt zu do­ tierten amorphen Siliziumoberflächen merklich. Weiter ist er­ sichtlich, daß das erfindungsgemäße Verfahren die Anzahl der Maskierungsstufen bei der Herstellung amorpher Dünnfilm-Tran­ sistoren vermindert. Weiter ist ersichtlich, daß das erfin­ dungsgemäße Verfahren besonders vorteilhaft ist für die Her­ stellung von FET-Steuerelementen in Matrix-adressierten Flüs­ sigkristallanzeigen. Auch die Verarbeitungszeit und die Ele­ mentausbeute bei der Herstellung solcher Transistoren werden durch das erfindungsgemäße Verfahren verbessert.
Die obige Abkürzung ITO bedeutet Indium/Zinnoxid.

Claims (10)

1. Verfahren zum Behandeln einer amorphen Siliziumoberflä­ che zur Verbesserung des elektrischen Kontaktes mit die­ ser Oberfläche, gekennzeichnet durch die Stufen:
Abscheiden einer Molybdänschicht auf der amorphen Sili­ ziumoberfläche und
Entfernen der genannten Molybdänschicht.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß das Entfernen durch chemisches Ätzen erfolgt.
3. Verfahren nach Anspruch 2 , dadurch gekennzeichnet, daß das Ätzen mittels einer Mischung von Phosphor-, Essig- und Salpetersäure in einer wäßrigen Lösung erfolgt.
4. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die Molybdänschicht in einer Dicke zwischen etwa 10 und 100 nm abgeschieden wird.
5. Verfahren nach Anspruch 4 , dadurch gekennzeichnet, daß die Molybdänschicht in einer Dicke von etwa 50 nm abgeschieden wird.
6. Verfahren nach Anspruch 1 , weiter gekennzeichnet durch eine Stufe der Abscheidung eines zweiten Metalls auf mindestens der amorphen Siliziumoberfläche, von der das Molybdän entfernt worden ist.
7. Verfahren nach Anspruch 6 , weiter gekennzeichnet durch eine Stufe des Entfernens eines Musters des zweiten abgeschiedenen Metalles.
8. Verfahren nach Anspruch 6 , dadurch gekennzeichnet, daß das zweite abgeschiedene Metall Molybdän ist.
9. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die Molybdänschicht durch Zerstäuben (Sputtern) ab­ geschieden wird.
10. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß die amorphe Siliziumoberfläche amorphes N⁺-Silizium umfaßt.
DE3812135A 1987-04-20 1988-04-12 Verfahren zum Herstellen von elektrischen Kontakten hoher Ausbeute an amorphes N+-Silizium Expired - Lifetime DE3812135B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/039,854 US4774207A (en) 1987-04-20 1987-04-20 Method for producing high yield electrical contacts to N+ amorphous silicon
US039854 1987-04-20

Publications (2)

Publication Number Publication Date
DE3812135A1 true DE3812135A1 (de) 1988-11-10
DE3812135B4 DE3812135B4 (de) 2005-09-29

Family

ID=21907678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3812135A Expired - Lifetime DE3812135B4 (de) 1987-04-20 1988-04-12 Verfahren zum Herstellen von elektrischen Kontakten hoher Ausbeute an amorphes N+-Silizium

Country Status (6)

Country Link
US (1) US4774207A (de)
JP (1) JP2556550B2 (de)
CA (1) CA1305398C (de)
DE (1) DE3812135B4 (de)
FR (1) FR2614133B1 (de)
GB (1) GB2216144B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283941A (ja) * 1988-09-21 1990-03-26 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US6362028B1 (en) * 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI249251B (en) * 2004-11-22 2006-02-11 Au Optronics Corp Fabrication method of thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211401A2 (de) * 1985-08-02 1987-02-25 General Electric Company Dünnfilmtransistoren aus amorphem N+-Silicium für matrixförmig angeordnete Flüssigkristallanordnungen
JPH06132577A (ja) * 1992-10-21 1994-05-13 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導ジョセフソン素子の作製方法
JPH06267872A (ja) * 1993-03-11 1994-09-22 Nippon Steel Corp 化学気相成長装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276688A (en) * 1980-01-21 1981-07-07 Rca Corporation Method for forming buried contact complementary MOS devices
JPS5846193B2 (ja) * 1980-07-15 1983-10-14 株式会社東芝 半導体装置
JPS5780739A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS59110179A (ja) * 1982-12-16 1984-06-26 Hitachi Ltd 半導体装置およびその製造法
JPS59138379A (ja) * 1983-01-27 1984-08-08 Toshiba Corp 半導体装置の製造方法
JPS59181070A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 光起電力装置
JPS59232456A (ja) * 1983-06-16 1984-12-27 Hitachi Ltd 薄膜回路素子
JPS60180115A (ja) * 1984-02-27 1985-09-13 Matsushita Electric Ind Co Ltd 光起電力素子の製造方法
JPS60206073A (ja) * 1984-03-30 1985-10-17 Hitachi Ltd 薄膜トランジスタ
EP0211402B1 (de) * 1985-08-02 1991-05-08 General Electric Company Verfahren und Struktur für dünnfilmtransistorgesteuerte Flüssigkristallmatrixanordnungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0211401A2 (de) * 1985-08-02 1987-02-25 General Electric Company Dünnfilmtransistoren aus amorphem N+-Silicium für matrixförmig angeordnete Flüssigkristallanordnungen
JPH06132577A (ja) * 1992-10-21 1994-05-13 Nippon Telegr & Teleph Corp <Ntt> 酸化物超伝導ジョセフソン素子の作製方法
JPH06267872A (ja) * 1993-03-11 1994-09-22 Nippon Steel Corp 化学気相成長装置

Also Published As

Publication number Publication date
FR2614133B1 (fr) 1991-12-27
DE3812135B4 (de) 2005-09-29
JP2556550B2 (ja) 1996-11-20
CA1305398C (en) 1992-07-21
GB2216144A (en) 1989-10-04
GB8809190D0 (en) 1988-05-25
GB2216144B (en) 1991-07-10
FR2614133A1 (fr) 1988-10-21
JPS63289946A (ja) 1988-11-28
US4774207A (en) 1988-09-27

Similar Documents

Publication Publication Date Title
DE3636221C2 (de) Verfahren zum Herstellen von Dünnfilm-Feldeffekttransistoren
DE3636220C2 (de) Verfahren zum Formen von Gate-Elektrodenmaterial in einem invertierten Dünnfilm-Feldeffekttransistor
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE3587536T2 (de) Flüssigkristall-anzeigeelement und verfahren zu dessen herstellung.
DE69224310T2 (de) Gatestruktur einer Feldeffektanordnung und Verfahren zur Herstellung
DE3685623T2 (de) Duennfilmtransistor und verfahren zu seiner herstellung.
DE3752301T2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE68921567T2 (de) Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE69622607T2 (de) Flüssigkristall-Anzeige und Verfahren zu ihrer Herstellung
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE102018122734A1 (de) Organisches lichtemittierendes anzeigepanel, verfahren zur herstellung organischen lichtemittierenden anzeigepanels und organische lichtemittierende anzeigevorrichtung
DE102011053665B4 (de) Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE3587740T2 (de) Anzeigevorrichtungen und Unteranordnungen mit Pixelelektroden.
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE3486325T2 (de) Verfahren zur Herstellung von Rückwänden für Flachbildschirme.
DE102008062482B4 (de) Dünnschichttransistor und Verfahren zu dessen Herstellung
DE69433948T2 (de) Lift-off Verfahren für selbstausrichtende Dünnschichttransistoren
DE69205640T2 (de) Verfahren zur Herstellung eines Mikroelektronisches Bauelement.
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE3832991A1 (de) Zellstruktur fuer matrix-adressierte fluessigkristallanzeigen und verfahren zu deren herstellung
DE19727212A1 (de) Herstellungsverfahren für einen Dünnschichttransistor
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: SIEB, R., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6947

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/283

8120 Willingness to grant licences paragraph 23
8364 No opposition during term of opposition