DE3786938T2

DE3786938T2 - PLL-Stabilisierungsschaltung.

Info

Publication number: DE3786938T2
Application number: DE87302658T
Authority: DE
Inventors: Alvin Reuben Balaban; Walter Heinrich Demmer; Leopold Albert Harwood; Chandrakant Bhailalbhai Patel
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1986-03-28
Filing date: 1987-03-27
Publication date: 1994-02-24
Anticipated expiration: 2007-03-28
Also published as: FI92003C; EP0239413A2; AU602513B2; FI871244A0; JPS62236215A; EP0239413B1; AU7051487A; JP2547563B2; DE3786938D1; ES2042551T3; FI871244A; KR950012955B1; CA1305786C; US4694327A; KR870009555A; FI92003B; ATE93104T1; EP0239413A3

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Reduzieren der Frequenz-Schwankungen (Instabilitäten) in einer Digital-PLL, die von einem Taktsignal gesteuert wird, das nicht stabil sein kann.
Eine Digital-PLL (Phase locked loop) beinhaltet einen variablen Digital-Oszillator, welcher Schwingungssignale erzeugt, die in Frequenz und Phase mit einem Referenzsignal verriegelt sein können (locked). Die Frequenz und Phase des Signals, das von der Digital-PLL erzeugt wird, kann von der Frequenz des Taktsignals, das an den Digital-Oszillator angelegt wird, ebenso abhängig sein, wie von der Frequenz und Phase des Referenzsignals.
Beispielsweise wird die Digital-PLL betrachtet, die zur Wiedererzeugung des Chrominanz-Zwischenträger-Signals in einem zeilenverriegelten Digital-Fernsehempfänger verwendet wird. Ein beispielsweises System dieser Art ist in US 4,349,833 mit dem Titel "Einrichtung zum digitalen Demodulieren oder Modulieren von Fernseh-Chrominanzsignalen" erläutert. Kurz gefaßt beinhaltet das System einen zeitdiskreten Oszillator (DTO; discrete time oszillator) zum Wiedererzeugen (regenerating) eines Digital-Chrominanz- Zwischenträger-Signals, welches bezüglich der Farb- Referenzburst-Komponente des Video-Signalgemischs phasenstarr verriegelt ist (locked in phase). Der Oszillator hat drei Komponenten, einen Addierer, ein Akkumulator-Register und einen Lesespeicher (ROM). Der in dem Akkumulator-Register befindliche Wert wird von einem Eingangssignal (IN) inkrementiert, und zwar zeitgleich mit der Vorderflanke (leading edge) jedes Pulses des Taktsignals (CK). Die Ausgangswerte des Akkumulator-Registers werden als Adressen an den Lesespeicher (ROM) angelegt, welcher so programmiert ist, daß er eine periodische Ausgangs-Funktion zur Verfügung stellt, beispielsweise eine Sinusfunktion, die ein Ausgangssignal als Antwort auf die Adressenwerte bildet, die von dem Akkumulator-Register bereitgestellt werden. Unter der Annahme, daß M-l der größte Wert ist, den das Akkumulator- Register speichern (halten) kann und unter der Annahme, daß ein Inkrement-Signal (IN) an den DTO angelegt wird, wird die Frequenz des von dem DTO erzeugten Signals (fDTO) ausgedrückt als:
fDTO = (IN/M)·fCK (1).
Wenn ein DTO in einer Digital-PLL verwendet wird, ist der Bereich der Werte, die in dem Akkumulator-Register gespeichert werden können (d. h. der "Modulo" des Akkumulators) und die Frequenz eines Taktsignals fCK angenommenermaßen invariant, so daß die Frequenz des - von dem DTO bereitgestellten - Signals nur veränderbar ist durch Ändern des Inkrementwertes IN, der an den Eingangsanschluß des DTO angelegt wird. In US 4,349,833 - bereits oben erwähnt - wird das Eingangssignal, das an den DTO angelegt wird, durch die erfaßte Phasendifferenz zwischen dem rekonstruierten Farb-Zwischenträgersignal, das von dem DTO erzeugt wird, und der Farb-Referenzburst-Signalkomponente des empfangenen Videosignals bestimmt. Dieses Phasen- Differenzsignal wird an einen Tiefpaß angelegt, dessen Ausgangssignale verwendet werden, den Eingangswert an den DTO so zu verändern, daß die Frequenz und Phase des von dem DTO abgegebenen Signals mit dem Burstsignal verriegelt (locked) bleibt.
Wie zuvor angegeben, ist eine grundlegende Annahme für diese Art der Digital-PLL die Annahme, daß die Taktfrequenz invariant ist. Diese Annahme kann dann nicht gültig sein, wenn das Taktsignal von einer PLL erzeugt wird, welche auf die Horizontal-Zeilensynchron-Signalkomponenten der Eingangs- Videosignale einrastet (eine zeilenverriegelte PLL) und wenn die Eingangs-Videosignale von einer Nichtstandard-Quelle stammen, wie einem Video-Bandgerät (VTR) oder einem Video- Plattenspieler. Das Signal, welches von einer Nichtstandard- Quelle zur Verfügung gestellt wird, hat im allgemeinen relativ stabile Farb-Burstsignal-Komponenten, jedoch kann es Horizontal-Zeilensynchron-Signalkompopenten aufweisen, die signifikant in ihrer Frequenz von Zeile zu Zeile variieren. Diese Variation kann verursacht werden durch Banddehnung, Schäden bzw. Ausfälle in der Platte oder Motor- Geschwindigkeitsvariationen in entweder dem VTR oder Plattenspieler. Die Frequenz des Taktsignals, das von einer zeilenverriegelten PLL erzeugt wird, wird sich verändern, um die Änderungen in der Frequenz des Horizontal-Zeilensynchron- Signals nachzuführen. Die Zeitkonstante der PLL, welche das zeilenverriegelte Taktsignal erzeugt ist im allgemeinen relativ klein (kurz), z. B. in der Größenordnung von 10 bis 15 Morizontal-Zeilenperioden. Diese relativ kleine Zeitkonstante erlaubt es dem System, die sich ändernde Zeilenfrequenz schnell nachzuführen, um die Anzahl der Abtastwerte (samples) pro Zeile im wesentlichen konstant über ein Halbbild oder ein Vollbild zu halten. Diese Eigenschaft ist wünschenswert in Fernsehsignal-Verarbeitungssystemen, die Halbbild- oder Vollbild-Speicher beinhalten.
Diese Nachführeigenschaft (tracking feature) kann jedoch genügende Änderung in der Frequenz des Taktsignals verursachen, um Farbsignal-Störungen in Fernsehsystemen zu verursachen, die eine Digital-PLL verwenden, um das Farb- Zwischenträgersignal (color subcarrier signal) wiederzuerzeugen (regenerate).
Die Farb-Zwischenträgerfrequenz für Composit-Videosignale ist relativ stabil, da sie von einem quarzgesteuerten Oszillator erzeugt wird, entweder in dem Sender oder in dem VTR oder dem Plattenspieler. Die Farbinformation in dem Videosignal ist quadratur-amplitudenmoduliert bezüglich dieser Farb- Zwischenträgerfrequenz. Um dieses Signal zu demodulieren ist es für das wiedererzeugte Zwischenträgersignal, das von der PLL gebildet wird, wünschenswert, dem Original- Zwischenträgersignal in Frequenz und Phase eng angepaßt zu sein. Da das Farb-Zwischenträgersignal in einem Standard- Composit-Videosignale unterdrückt wird, rastet die PLL - welche das Farb-Zwischenträgersignal wiedererzeugt - auf die Farb-Referenzburst-Komponenten der Videosignale ein.
Diese Komponenten treten nur während eines kleinen Abschnittes jeder Horizontalzeile auf. Es ist folglich wünschenswert für die Farb-Zwischenträger-PLL, die Phasenfehler über eine relativ große Zahl von Horizontal- Zeilenperioden zu akkumulieren, um sicherzustellen, daß jeder gemessene Phasenfehler genau ist und unbeeinflußt vom Rauschen im Videosignal. Daher hat die Farb-Zwischenträger- PLL vorzugsweise eine weit größere (längere) Zeitkonstante als die zeilenverriegelte PLL, welche das System-Taktsignal erzeugt. Diese Zeitkonstante kann beispielsweise in der Größenordnung einer Vollbild-Periode liegen.
Wegen der Differenz in den Schleifen-Zeitkonstanten und weil die Frequenz des von der Digital-Farb-Zwischenträger-PLL erzeugen Signals von der Frequenz des Taktsignals abhängt, kann die Kombination der zwei PLLs Unstabilitäten (Schwankungen) in dem wiedererzeugten Farb-Zwischenträger- Signal verursachen. Diese Unstabilität kann sogar dazu führen, daß die Farb-Zwischenträger-PLL auf der falschen Frequenz einrastet.
Unter Berücksichtigung des Vorhergesagten schafft die Erfindung eine PLL-Stabilisierungs-Schaltungsanordnung zur Verwendung mit: einer Quelle eines Abtast-Taktsignals, welches Frequenz-Instabilitäten aufweist; und einer ersten Digital-PLL, welche von dem Taktsignal getaktet ist, zum Bilden eines Ausgangssignals, welches im wesentlichen dieselbe Frequenz hat, wie das erste Referenzsignal, wobei die Frequenz-Instabilitäten des Taktsignals dazu neigen, Frequenz-Instabilitäten in dem Ausgangssignal zu bewirken; gekennzeichnet durch eine zweite Digital-PLL, welche von dem Taktsignal getaktet wird, zum Bilden eines Schwingungssignals, welches im wesentlichen dieselbe Frequenz wie ein zweites Referenzsignal hat, welches eine vorbestimmte Frequenz aufweist, beinhaltend eine Schaltungsanordnung zum Gewinnen eines Steuersignals aus dem Phasen-Fehlersignal, welches in der zweiten Digital-PLL gebildet wird, wobei das Steuersignal die zweite Digital-PLL im wesentlichen hinsichtlich Frequenz-Instabilitäten in dem Taktsignal kompensiert und bewirkt, daß das Schwingungssignal im wesentlichen unabhängig von den Frequenz-Instabilitäten in dem Taktsignal ist und Mittel, welche mit der zweiten Digital-PLL gekoppelt sind, wobei das - in der ersten Digital-PLL gebildete - Phasenfehler-Signal die Frequenz des Ausgangssignals stabilisiert.
Gemäß einem weiteren Aspekt schafft die Erfindung ein Digital-Fernsehsignal-Verarbeitungssystem, welches enthält: einen Eingangsanschluß zum Anlegen eines Video- Signalgemisches, das Horizontal-Zeilensychron- Signalkomponenten und Chrominanz-Signalkomponenten beinhaltet, die eine Farb-Referenzburst-Signalkomponente aufweisen; eine Horizontalzeilen-PLL, die auf das Video- Signalgemisch anspricht und eine vorbestimmte Schleifen- Zeitkonstante zum Erzeugen eines Abtast-Taktsignals hat, das phasenstarr bezüglich der Horizontal-Zeilensynchron- Signalkomponenten ist, wobei das Abtast-Taktsignal Frequenzinstabilitäten aufweisen kann; eine erste Digital-PLL, welche von dem Taktsignal, ansprechend auf das Video-Signalgemisch, getaktet wird, und welche eine Schleifen-Zeitkonstante hat, die wesentlich größer ist als diejenige der Horizontalzeilen- PLL, zum Bilden eines Ausgangssignals, das im wesentlichen dieselbe Frequenz hat, wie die Farb-Referenzburst- Signalkomponente des Video-Signalgemisches, wobei das Ausgangssignal dazu neigt, Frequenz-Instabilitäten entsprechend den Frequenz-Instabilitäten in dem Taktsignal zu haben; gekennzeichnet durch eine PLL-Stabilisierungs- Schaltungsanordnung, welche enthält: Mittel zum Bilden eines Referenzsignals mit einer vorbestimmten Frequenz; eine zweite Digital-PLL, welche von dem Taktsignal, ansprechend auf das Referenzsignal, getaktet wird und eine Schleifen- Zeitkonstante hat, die nicht wesentlich größer ist als diejenige der Horizontalzeilen-PLL, zum Bilden eines Schwingungssignals, dessen Frequenz auf das Referenzsignal eingerastet ist, wobei die zweite Digital-PLL beinhaltet: eine Schaltungsanordnung zum Gewinnen eines Steuersignals aus dem Phasenfehler-Signal, welches in der zweiten Digital-PLL gebildet wird; und Mittel, die mit der zweiten PLL gekoppelt sind, zum Kombinieren des Steuersignals, das von der zweiten Digital-PLL gebildet wird, mit dem Phasen-Fehlersignal, das in der ersten Digital-PLL gebildet wird, um die erste Digital-PLL hinsichtlich Ausgangssignal-Frequenz- Instabilitäten, die zum Taktsignal Bezug haben, im wesentlichen zu kompensieren.
Die Erfindung wird nun mit Bezug auf die anliegenden Zeichnungen erläutert:
Fig. 1A ist ein Blockschaltbild eines zeitdiskreten Oszillators und Fig. 1B und 1C sind Signalverläufe, die hilfreich bei der Erläuterung der Betriebsweise eines zeitdiskreten Oszillators (discrete time oscillator; DTO) sind.
Fig. 2 ist ein Blockschaltbild eines Teils eines Digital- Fernsehempfängers.
Fig. 3 ist ein Blockschaltbild einer - in dem Teil des Fernseh-Empfängers gemäß Fig. 2 verwendbaren - Schaltungsanordnung, die die vorliegende Erfindung realisiert.
Fig. 4 ist ein Blockschaltbild, das die Struktur exemplarischer Tiefpässe zur Verwendung in den Fig. 2 und 3 zeigt.
In den Zeichnungen stellen breite Pfeile Busse für Mehrbit- Parallel-Digitalsignale dar und Linienpfeile (Pfeillinien) repräsentieren Verbindungen, die Analogsignale oder Einbit- Digitalsignale führen. Abhängig von der Verarbeitungsgeschwindigkeit der Bauteile können Kompensations-Verzögerungen in bestimmten der Signalpfade erforderlich sein. Der Fachmann des digitalen Schaltungsdesigns würde wissen, wo solche Verzögerungen in einem bestimmten System benötigt würden.
Fig. 1A veranschaulicht einen zeitdiskreten Oszillator (DTO) des oben beschriebenen Types, welcher einen Addierer 10, ein Akkumulator-Register 20 und einen Lesespeicher (ROM) 30 enthält. Der Addierer 10 spricht auf ein Eingangssignal (IN) und den Ausgangswert (V) des Akkumulator-Registers 20 an, und gibt die Summe davon an den Eingang des Akkumulator- Registers 20 ab. Der Wert, der von dem Akkumulator- Register 20 gehalten wird, wird von dem Eingangssignal zeitgleich mit der Vorderflanke (leading edge) jedes Pulses des Taktsignals CK inkrementiert. Die Ausgangswerte des Akkumulator-Registers 20 werden als Adressen an den ROM 30 angelegt, welcher so programmiert ist, daß er eine periodische Ausgangsfunktion (z. B. eine Sinusfunktion) als Ausgangssignal (OUT) als Antwort auf die Adressenwerte zur Verfügung stellt, die von dem Akkumulator-Register bereitgestellt werden.
Die Frequenz (fDTO) des von dem DTO erzeugten Signals kann mit der vorhergehenden Erläuterung ausgedrückt werden als: fDTO=(IN/M) fCK.
Beispiele der Signale "V" und "OUT", die von dem DTO gebildet werden, wenn IN/M = ¼, sind in den Fig. 1B bzw. 1C dargestellt. Die Punkte der sinusförmigen Signalform der Fig. 1C repräsentieren die Ausgangswerte, die von dem ROM 30 als Antwort auf die in dem Akkumulator-Register 20 gebildeten Adressen "V" (gezeigt in Fig. 1B) bereitgestellt werden.
Fig. 2 ist ein Blockschaltbild eines Teils eines Fernsehsignal-Verarbeitungssystems, das erste und zweite PLLs 200 bzw. 250 beinhaltet. Die PLL 200 bildet ein Abtast- Taktsignal CK, das mit den Horizontalzeilen-Synchronsignal Komponenten des eingehenden Videosignals phasenstarr verriegelt ist (phase locked). Die PLL 250 ist eine - von dem Abtast-Taktsignal CK getaktete - Digital-PLL, die
Digitalsignale bildet, welche das Farb-Zwischenträger-Signal mit einer vorbestimmten Phase und ein Signal, das bezüglich dieses Signals in Quadraturphase ist, repräsentieren. Diese beiden Signale werden zum Synchron-Demodulieren der Chrominanz-Signalkomponenten der Eingangs-Videosignale verwendet, um zwei quadratur-phasenbezogene (um 90º gegeneinander verschobene) Farb-Differenzsignale zu bilden.
In Fig. 2 stellt eine Quelle von Composit-Videosignalen 210, die z. B. den Tuner, ZF-Verstärker, Videodetektor und Analog/Digital-Wandler eines konventionellen Digital- Fernsehempfängers beinhalten kann, digitalisierte Composit- Videosignale für den Synchron-Abtrenn-Schaltkreis 212 bereit. Die Schaltung 212 bildet z. B. ein Signal HSYNC, das die Horizontalzeilen-Synchronsignal-Komponente der Composit- Videosignale repräsentiert. Das Signal HSYNC wird an einen Eingangsanschluß eines Phasenkomparators 214 angelegt. Ein intern erzeugtes Horizontalzeilen-Synchronsignal HS wird an einen zweiten Eingangsanschluß des Phasenkomparators 214 angelegt. Die Schaltungsanordnung, die das Signal HS bildet, wird unten beschrieben. Der Phasenkomparator 214 kann z. B. ähnlich zu der Schaltungsanordnung sein, die in US-Patent 4,506,175 mit dem Titel "Digitale Phasenkomparator- Schaltung, die Vorzeichen- und Größen-Ausgänge erzeugt" beschrieben ist. Das von dem Phasenkomparator 214 bereitgestellte Signal kann z. B. die Zeitverzögerung zwischen den Vorderflanken (leading edges) der jeweiligen Pulssignale HSYNC und HS sein. Dieses Signal hat positive Werte, wenn die Vorderflanken der HSYNC-Pulse vor den Vorderflanken der HS-Pulse auftreten und hat negative Werte, wenn die Vorderflanken der HSYNC-Pulse nach den Vorderflanken der HS-Pulse auftreten.
Das von dem Phasenkomparator-Schaltkreis 214 erzeugte Signal wird an einen Tiefpaß 216 angelegt. Der Filter 216 ist der Schleifenfilter der PLL 200. Eine beispielhafte Gestalt dieses Filters in in Fig. 4 gezeigt. In Fig. 4 werden Eingangssignale an eine Skalierungs-Schaltung 410 angelegt, die die Eingangswerte mit einem Skalierungs-Faktor Kp multipliziert. Die Digitalsignale, die von der Skalierungs- Schaltung 410 gebildet werden, werden an einen Eingangsport eines Addierers 450 angelegt. Die Eingangssignale an den Filter werden auch an einen Eingangs-Port eines Addierers 420 angelegt, der mit dem Verzögerungselement 430 einen Integrator bildet. Der Ausgangsport des Addierers 420 ist mit dem Eingangsport des Verzögerungselementes 430 verbunden, dessen Ausgangsport ist mit dem zweiten Eingangsport des Addierers 420 verbunden. Das Verzögerungselement 430 kann z. B. ein Synchron-Latch sein, das von einem Signal CLK (z. B. dem Horizontalzeilen-Synchronsignal HS) getaktet wird, um ein Abtastwert-Verzögerungsintervall einer Periode des Signales CLK bereitzustellen. Das von dem Verzögerungselement 430 bereitgestellte Signal ist das intergierte Eingangssignal (d. h. die integrierte Phasendifferenz zwischen HSYNC und HS). Dieses Signal wird an einen Skalierer 440 angelegt, der das integrierte Signal mit einem Faktor KI multipliziert. Das Ausgangssignal des Skalierers 440 wird an den zweiten Eingangsport des Addierers 450 angelegt. Das von dem Addierer 450 gebildete Signal ist das Ausgangssignal des Tiefpasses. Der Tiefpaß von Fig. 4 ist eine digitale Realisierung eines konventionellen Proportional-/Integral-Steuerungs-Netzwerk (Regler), bei dem die Faktoren KP und KI mit der Proportional-Verstärkung beziehungsweise der Integral- Verstärkung des Netzwerks korrespondieren. Die Werte der Faktoren KP und KI hängen von den erwünschten Zeitkonstanten und den Dämpfungsfaktoren der PLL und von den Verstärkungen der anderen Elemente in der Schleife ab. Filter dieser Art werden allgemein als Schleifenfilter in einer PLL verwendet.
Fig. 2 zeigt, daß die tiefpass-gefilterten Phasendifferenz- Signale, die von dem Filter 216 bereitgestellt werden, an einen Digital-Analog-Wandler (DAC) 218 angelegt werden. DAC 218 bildet analoge Potentialwerte, die die gefilterten Phasendifferenz-Signale darstellen und legt diese Werte mit einer Horizontal-Zeilenrate an einen spannungsgesteuerten Oszillator (VCO) 220. Der VCO 220, der üblich aufgebaut sein kann, erzeugt ein Abtast-Taktsignal. Der VCO ist so abgestimmt, daß er eine Ruhefrequenz (free running frequency) von R·fH hat. In dem vorliegenden Ausführungsbeispiel ist R die Ordinalzahl einer harmonischen der Horizontal- Zeilenfrequenz fH, die eine näherungsweise Vielfache der Farb-Zwischenträger-Frequenz ist. Zum Beispiel im NTSC-System ist die Frequenz fSC des Farb-Zwischenträger-Signals die 455igste Harmonische der Halben Horizontal-Zeilenfrequenz und die Frequenz fCK des Abtast-Taktsignals ist die Vierfache der Frequenz des Farb-Zwischenträgersignal 4fSC. So hat der VCO, der in diesem Ausführungsbeispiel Verwendung findet, eine Ruhefrequenz von etwa 910mal der Horizontal-Zeilenfrequenz (R=910).
Das sinusförmige Ausgangssignal des VCO wird an einen Schmitt-Trigger-Schaltkreis 221 angelegt, der ein Rechteck- Taktsignal CK mit einer Frequenz fCK, die gleich RfH ist, bildet. Das Signal CK wird an die Frequenzteiler- Schaltung 222 angelegt. Die Schaltung 222 teilt die Frequenz des Signals CK durch R, um ein Signal HS zu bilden, das eine Frequenz von im wesentlichen fH hat. Wie zuvor dargelegt, ist das Signal HS an den zweiten Eingangs-Anschluß des Phasenkomparators 214 angelegt.
Die Schaltung 222 kann z. B. einen 10 Bit Zähler (nicht dargestellt) enthalten, der so konfiguriert ist, daß er bei Erreichen eines Zählstandes von 910 zurückgesetzt wird. Die Frequenzteiler-Schaltung 222 kann weiter (nicht dargestellte) Schaltungselemente beinhalten, die mit dem Zähler zum Erfassen von Zählständen, die mit dem Beginn und dem Ende des Burst-Intervalls korrespondieren, und zum Erzeugen eines Burst-Torsignais BG gekoppelt sind, das sich über das Zeitintervall erstreckt, das von diesen Zählständen in jeder Horizontal-Zeilenperiode definiert ist.
Die PLL 200 erzeugt ein Taktsignal CK, das die variierende (schwankende) Zeilenfrequenz eines Nichtstandard-Signals nachführt, um eine im wesentlichen gleichmäßige Zahl von Abtast-Taktpulsen pro Zeile zu erhalten. In der vorliegenden Ausführungsform sind die Verstärkungs-Faktoren des Phasenkomparators 214, des Tiefpasses 216, des DAC 218, des VCO 220, des Schmitt-Triggers 221 und der Frequenz- Teilerschaltung 222 so ausgewählt, daß eine Filter- Zeitkonstante von näherungsweise 15 Horizontal-Zeilenperioden und ein Dämpfungsfaktor von 2 erreicht werden. Diese Verstärkungswerte hängen von den Schaltungselementen ab, die in der PLL verwendet werden und können ohne weiteres von jemandem berechnet werden, der sich bei PLL-Design auskennt. Eine Erläuterung der Beziehung zwischen den Verstärkungswerten, dem Dämpfungsfaktor und der PLL-Zeitkonstante kann gefunden werden in Gruen, W.J. "Theory of AFC Synchronization", Proceedings of the IRE, August 1953, Seiten 1043-1048.
Composit-Videosignale von Quelle 210 werden auch an ein Y/C-Trennfilter-Schaltkreis 230 angelegt. Die Schaltung 230 kann z. B. einen Tiefpaß und einen Hochpaß zum Trennen der jeweiligen Luminanz- und Chrominanz-Signalkomponenten von den Composit-Videosignalen enthalten. Die Luminanz- und Chrominanz-Signale sind an den Ausgangs-Bussen YB bzw. CB der Schaltung 230 verfügbar.
Die getrennten Chrominanz-Komponenten werden an Multiplizierer 232 und 234 geführt, die unter Verwendung der von der PLL 250 bereitgestellten Signale, die Chrominanz- Signale in zwei quadraturphasen-bezogene Basisband- Farbdifferenz-Signale demodulieren, z. B. I und Q.
Die Farb-Differenzsignale werden an einen Phasenfehler- Detektor 236 angelegt. Der phasenfehler-Detektor 236 bildet ein Ausgangssignal, das die Differenz zwischen den Phasen von demoduliertem Farb-Referenzburst-Signal und einem Referenz- Phasenwert repräsentiert. Der Phasenfehler-Detektor 236 kann z. B. (nicht dargestellte) Schaltungen beinhalten zum getrennten Akkumulieren der Basisband-I- und Q-Abtastwerte während des Burst-Intervalls und zum Teilen der akkumulierten I-Werte durch die akkumulierten Q-Werte, um Werte zu bilden, die die Phase des Burstsignals relativ zu den Abtast- Zeitpunkten der I- und Q-Abtastwerte repräsentieren. Diese Werte können von einem Referenzwert subtrahiert werden, der die erwünschte Burstphase repräsentiert, um einen Phasenfehler-Wert zur Steuerung der PLL 250 zu erzeugen. Die Phasenfehler-Werte, die von dem Detektor 236 gebildet werden, werden an den Tiefpaß 238 angelegt. Der Filter 238 wird von dem - von der PLL 200 erzeugten - Signal HS getaktet und kann ähnlich dem Filter 216 sein, mit der Ausnahme der Werte der Proportional- und Integral-Verstärkungsfaktoren KP bzw. KI. Das gefilterte Phasenfehler-Signal A, das von dem Filter 238 bereitgestellt wird, wird an einen Eingangsport eines Addierers 240 angelegt. Ein fester Inkrementwert K&sub1;, der von einer Quelle 242 geliefert wird, wird an den anderen Eingangsport des Addierers 240 angelegt. Das Signal B, das von dem Addierer 240 gebildet wird, wird als der Eingangs- Inkrementwert an einen DTO 252 angelegt, der einen Addierer 244, ein Akkumulator-Register 246 und einen Festwert-Speicher ROM 248 beinhaltet, der programmiert ist, um an jeweils ersten und zweiten Ausgangsports den Cosinus und den Sinus der an seinen Adressen-Eingangsport angelegten Werte - normalisiert auf den Radianten 2π - bereitzustellen. Diese Signale, die in der vorliegenden Ausführungsform der Cosinus bzw. Sinus von 2πfSCt sind, werden an die jeweiligen Multiplizierer 232 und 234 wie zuvor angegeben angelegt, um das Chrominanz-Signal synchron zu demodulieren, um die zwei quadraturphasen-bezogenen Farb-Differenzsignale wiederzuerhalten.
Im stationären Zustand, wenn es keine Differenz zwischen dem Phasenwert des demodulierten Burstsignals und dem Referenz- Phasenwert gibt, wird die Frequenz des von dem DTO gebildeten Signals von der Anzahl von Bits in dem Akkumulator- Register 246, dem von der Quelle 242 gelieferten Inkrementwert K&sub1; und von der Frequenz des Taktsignals CK bestimmt. Angenommen, daß das Register 246 ein 20 Bit- Register ist und daß die Frequenz des Taktsignals CK gleich 4fSC ist, ergibt ein K&sub1;, das gleich 262144 ist (d. h. 2¹&sup8;) ein Ausgangssignal mit einer Frequenz von fSC. Im dynamischen Betrieb, wenn die Burstphase nicht auf die Referenzphase abgestimmt ist, werden die Phasenfehler-Werte, die von dem Detektor 236 bereitgestellt werden, von dem Tiefpaß 238 akkumuliert, um ein Korrektur-Term zu bilden, der zu dem Wert K&sub1; von dem Addierer 240 addiert wird, um die Frequenz des DTO in eine Richtung zu ändern, die dazu neigt, den Phasenfehler zu reduzieren.
Wie zuvor dargelegt, ist es wünschenswert für die Zeitkonstante der PLL 250, relativ lang (groß) zu sein, um die Einflüsse von Rauschen zu reduzieren und um einen hohen Pegel von Phasengenauigkeit für die Signale zu erhalten, die an die Synchron-Demodulator-Multiplizierer 232 und 234 angelegt werden. Im vorliegenden Ausführungsbeispiel sind z. B. die Verstärkungs-Faktoren der verschiedenen Schaltungselemente in der PLL auf Werte gesetzt, die eine Schleifen-Zeitkonstante von etwa einer Vollbild-Periode (frame period;1/30stel einer Sekunde für NTSC-Signale) ergeben. Da die Zeitkonstante der PLL 250 viel größer ist, als die Zeitkonstante der PLL 200, kann die PLL 250 nicht in der Lage sein, Frequenzänderungen in dem wiedererzeugten Zwischenträger-Signal nachzuführen (tracking), die von den Änderungen der Frequenz des Taktsignales CK induziert werden. Dieser Mangel im System der Fig. 2 kann Zufalls-Fehler in den I- und Q-Farbdifferenz-Signalen bewirken oder kann dazu führen, daß die PLL 250 ein Farb-Zwischenträger-Signal mit der falschen Frequenz erzeugt, die auf die falsche Harmonische der Zeilenfrequenz eingerastet ist.
Um dieses Problem vollständiger zu erfassen, sollen die PLL-Korrektursignale A und B betrachtet werden. Wenn die an den Fernsehempfänger angelegten Signale von Standardquellen (z. B. Sendesignale) stammen und die PLL 250 auf das Farb- Referenzburst-Signal eingerastet ist, sind das Taktsignal CK und das regenerierte Zwischenträger-Signal, das von dem DTO gebildet wird, auf ihren Nominal-Frequenzen fck nom beziehungsweise fsc nom. Entsprechend kann die Gleichung (1) anders ausgedrückt werden als
IN/M=fsc nom/fck nom (2).
In Relation zu Fig. 2 korrespondiert das Eingangs- Inkrementsignal IN zu dem Korrektursignal B. Wenn die PLL 250 mit dem Burst verriegelt ist, ist das Signal A Null. In diesem Beispiel hat das Eingangs-Inkrementsignal B, das an den DTO 252 angelegt wird, den Wert K&sub1;. Folglich ist
B=K&sub1;=M·fSC nom/fck nom (3).
In dem nicht-verriegelten Zustand weicht die Frequenz des von dem DTO 252 abgegebenen Signals von fsc nom um einen Wert Δ fsc nom ab und das Signal A ist nicht Null. In diesem Beispiel wird die Gleichung (3):
B=A+K&sub1;=M(Fsc nom + Δfsc)/fck nom (4),
woraus man ableiten kann, daß:
A=M·Δfsc/fck nom (5).
B ist das Eingangs-Inkrementsignal für den DTO. Das Einsetzen der Gleichung (4) in die Gleichung (1) ergibt:
fDTO 252=(fsc nom + Δfsc)fck/fck nom (6).
Daher kann die Frequenz des von dem DTO 252 erzeugten Signals sich um den Faktor fck/fck nom, die tatsächliche Taktfrequenz geteilt durch die Nominal-Taktfrequenz, verändern, sogar wenn die PLL 250 auf das Farb-Burstsignal eingerastet ist und der Term Δfsc Null wird.
Fig. 3 ist ein Blockschaltbild einer Schaltung, die die vorliegende Erfindung realisiert. Diese Schaltung modifiziert das Signal B, um ein Signal B' zu erzeugen, welches ein Eingangs-Inkrementsignal ist, das das von dem DTO erzeugte Signal im wesentlichen unabhängig von Schwankungen in fck werden läßt.
Die Schaltung beinhaltet ein Oszillator 310, der ein sinusförmiges Ausgangssignal mit einer Frequenz fxtl bildet, die von einem Resonanzquarz 312 bestimmt ist. Die Frequenz des Signals, das von dem Oszillator erzeugt wird, kann über die optionale Einstellmöglichkeit 330 (gestrichelt dargestellt) feinabgestimmt werden, deren Funktion unten beschrieben ist. Das Ausgangssignal des Oszillators wird an einen Analog/Digital-Wandler (ADC) 314 angelegt. Der ADC 314, der z. B. ein Vier-Bit-Flash-ADC sein kann, digitalisiert das sinusförmige Signal zu Zeitpunkten, die von dem Taktsignal CK bestimmt werden, um Digitalsignale zum Anlegen an einen Phasendetektor 316 zu bilden. Zusätzlich zu dem Phasenfehler- Detektor 316 beinhaltet die PLL 300 auch einen Tiefpaß 318, einen Addierer 320, eine Digital-Wertequelle 322 und einen DTO 302, der einen Addierer 324, ein Akkumulator-Register 326 und ROM 327 beinhaltet. Die PLL bildet z. B. ein Vier-Bit Digitalsignal an dem Ausgangsport des ROMs 327, das in Frequenz und Phase mit dem von dem Oszillator 310 gebildeten Signal verriegelt ist. Der Phasenfehler-Detektor 316 vergleicht das von dem ROM 327 abgegebene Signal mit dem Signal, das von dem ADC 314 bereitgestellt wird. Nach anfänglichem Einrasten der PLL 300 auf das Referenzsignal repräsentiert das Phasen-Differenzsignal, das von dem Phasendetektor 316 gebildet wird, Phasenänderungen, die von dem Taktsignal induziert werden. Das Phasen-Differenzsignal wird an einen Tiefpaß 318 angelegt. Der Filter 318 ist der Schleifenfilter der PLL 300 und kann z. B. dasselbe Design aufweisen, wie die Filter 216 und 328, die oben beschrieben des Filters 318 werden zusammen mit den Verstärkungs- Konstanten der anderen Elemente in der Schleife eingestellt, um eine Schleifen-Zeitkonstante zu erhalten, die geringer als oder etwa gleich der Zeitkonstante der PLL 200 ist (d. h. 15 Horizontal-Zeilenperioden). Das geglättete (gefilterte) Phasen-Differenzsignal, das von dem Filter 318 bereitgestellt wird, wird zu einem festen Digitalwert K&sub2; von einer Quelle 322 durch den Addierer 320 addiert. Das von dem Addierer 320 bereitgestellte Signal wird das Eingangs- Inkrementsignal an den DTO 302 wie zuvor dargelegt angelegt. Das Ausgangssignal des DTO 302 wird an den Phasenfehler- Detektor 316 zur Vervollständigung der Rückkopplungs-Schleife angelegt.
Es folgt eine detailiertere Analyse der Betriebsweise der PLL 300. Die Frequenz fxtl des Referenzsignals ist im wesentlichen konstant, da sie von einem quarzgesteuerten Oszillator erzeugt wird.
Folglich sind die Phasen-Differenzsignale, die von dem Phasendetektor 316 gebildet werden, und die Phasen- Korrektursignale, die von dem Tiefpaß 318 gebildet werden, proportional zu den Frequenz- und Phasen-Differenzen in dem Signal, das von dem DTO 302 erzeugt wird, relativ zu dem Signal, das von dem Quarz-Oszillator gebildet wird. Diese Frequenz- und Phasen-Differenzen werden durch die Frequenzschwankungen in dem Taktsignal CK induziert. Wenn deshalb die über die Quelle 210 erhaltenen Signale von Standard-Quellen stammen, ist das Ausgangssignal C des Tiefpasses 318 Null und das Eingangs-Inkrementsignal an den DTO 302 ist der Digitalwert K&sub2;, der von der Quelle 322 bereitgestellt wird. Unter Verwendung ähnlicher Berechnung wie der oben mit Bezug auf die PLL 250 erläuterten, kann der Wert K&sub2; über die Gleichung (7) beschrieben werden.
K&sub2;=N·fxtl/fck nom (7),
wobei die Zahl N um Eins größer ist als die größte Zahl, die in dem Akkumulator-Register 326 gespeichert werden kann.
Wenn die Signale, die über die Quelle 210 erhalten werden, von Nicht-Standard-Quellen stammen, kann die Frequenz des Taktsignales CK jedoch mit einem Betrag Δfck von dem Nominalwert fck nom abweichen, so daß das Signal C nicht Null ist. Um sicherzustellen, daß die PLL 300 die ändernde/schwankende Taktfrequenz nachführt, ist es wünschenswert, daß der Faktor fck nom in Gleichung (7) um den Faktor (fck nom+Δfck) ersetzt wird. Dieses Ersetzen ergibt die Gleichung:
C' =C+K&sub2;=N·fxtl/fck nom+Δfck) (8).
Das Multiplizieren der rechten Seite der Gleichung (8) mit dem Faktor fck nom/fck nom ergibt:
C+K&sub2;=N·fxtl/fck nom/(fck nom+Δfck)·fck nom (9).
Das Ersetzen des Zähler-Faktors fck nom in der Gleichung (9) durch fck nom+DfckDfckt ergibt:
C+K&sub2;=N·fxtl/fck nom-N·fxtlΔfck/(fck nom+Δfck)·fck nom (10).
Aus Gleichung (10) kann abgeleitet werden, daß:
C=NfxtlDfck/(fck nom+Dfck)fck nomty(11).
Die Gleichung (11) beschreibt das Frequenz-Differenzsignal, das von dem Tiefpaß 318 als Antwort auf die Phasen- Differenzsignale, die von dem Phasenfehler-Detektor 316 abgegeben werden, bereitgestellt wird.
Das Signal C', die Summe von C und K&sub2; bewirkt bei Anlegen als das Eingangs-Inkrementsignal an den DTO 302, daß der DTO 302 genau die Änderungen von fck nachführt und die Frequenz des von dem DTO 302 bereitgestellten Signales im wesentlichen gleich fxtl hält.
Das Signal C' wird skaliert durch die Skalierungsschaltung 323, und zwar um einen Faktor Ks, der der Gleichung (12) genügt.
KS=fck nom/(N·fxtl) (12)
um ein Signal C'' zu erzeugen, welches mit der Gleichung (13) beschrieben wird:
C''=fck nom·fck (13).
Das Signal B, das von dem Addierer 240 in Fig. 2 abgegeben wird, wird in dem Multiplizierer 328 mit dem Signal C'' multipliziert, um ein Signal B' zu bilden, das der Gleichung (14) genügt.
B'=M·(fSC nom+ΔfSC)/fck (14).
Wenn B' an die Stelle von B als das Eingangs-Inkrement des DTO 252 substituiert wird, wird aus Gleichung (6)
fDTO 252=fSC nom+ΔfSC (15).
Somit ist die Frequenz des Signals, das von der PLL 250 abgegeben wird, im wesentlichen unabhängig von der Frequenz des Taktsignals CK.
Im vorliegenden Ausführungsbeispiel kann die Frequenz fxtl jeden vorbestimmten Wert innerhalb der Nyquist-Grenze des Abtast-Taktsignals CK haben. Es wird allerdings bevorzugt, daß das System so gestaltet wird, daß es bei einer bestimmten Frequenz arbeitet, da der digitale Konstanten-Faktor KS einen Faktor 1/fxtl enthält. Die Frequenz fxtl kann auf den vorbestimmten Wert entweder durch Verwenden eines hochgenauen Resonanz-Quarzes 312 oder durch Verwenden der optionellen Frequenz-Einstellschaltung 330 in dem Oszillator 310 bei Einsetzen eines weniger genauen Quarzes eingestellt werden.

Claims

1. PLL-Stabilisierungsschaltung zur Verwendung mit

- einer Quelle (200) eines Abtast-Taktsignals (CK), das Frequenz-Instabilitäten (Schwankungen) aufweist; und

- einer ersten Digital-PLL (250), die von dem Taktsignal getaktet wird, zum Bilden eines Ausgangssignals (von 248), das im wesentlichen dieselbe Frequenz aufweist, wie ein erstes Referenzsignal, wobei die Frequenz- Instabilitäten des Taktsignals dazu neigen, Frequenz- Instabilitäten in dem Ausgangssignal zu bewirken; gekennzeichnet durch

- eine - von dem Taktsignal getaktete - zweite Digital-PLL (300), zum Bilden eines Schwingungssignals, das im wesentlichen dieselbe Frequenz wie ein zweites Referenzsignal mit vorbestimmter Frequenz aufweist, die eine Schaltungsanordnung (318 bis 322) zum Gewinnen eines Steuersignals (C') aus dem Phasen-Fehlersignal beinhaltet, das in der zweiten Digital-PLL gebildet wird, wobei das Steuersignal die zweite Digital-PLL hinsichtlich der Frequenz-Instabilitäten in dem Taktsignal im wesentlichen kompensiert und bewirkt, daß das Schwingungssignal im wesentlichen unabhängig von den Frequenz-Instabilitäten in dem Taktsignal ist;

- Mittel (323, 328), die mit der zweiten Digital-PLL (300) gekoppelt sind, zum Kombinieren des Steuersignals (C'), das von der zweiten PLL gebildet wird, mit dem Phasen- Fehlersignal, das in der ersten Digital-PLL gebildet wird, um die Frequenz des Ausgangssignals zu stabilisieren.

2. Stabilisierungsschaltung nach Anspruch 1 zur Verwendung mit einer ersten Digital-PLL (250), die beinhaltet:

- einen Eingangsanschluß zum Anlegen des ersten Referenzsignals;

- einen ersten zeitdiskreten Oszillator (252), der auf das Taktsignal (CK) und ein erstes Eingangs-Inkrementsignal (B) anspricht, zum Bilden des Ausgangssignals, mit im wesentlichen derselben Frequenz wie das erste Referenzsignal;

- Mittel, die erste Phasen-Vergleichermittel (236) beinhalten, zum Bilden eines Signals, das repräsentativ für die Differenzphase zwischen dem ersten Referenzsignal und dem Ausgangssignal ist;

- erste Summiermittel (240), die mit den ersten Phasen- Vergleichermitteln gekoppelt sind, zum Kombinieren des Signals, das davon gebildet wird, mit einem Signal (K1), das einen vorbestimmten Wert aufweist, um das Eingangs- Inkrementsignal - zum Anlegen an den zeitdiskreten Oszillator (252) - zu bilden; dadurch gekennzeichnet, - daß die Mittel zum Kombinieren des Steuersignals beinhalten: Signal-Modifiziermittel (328), die einen ersten Eingangsport haben, der zum Erhalt des Ausgangssignals der ersten Summiermittel (240) gekoppelt ist, einen zweiten Eingangsport, der zum Erhalt eines zweiten Signals (C'') gekoppelt ist, das aus dem Steuersignal (C') gewonnen wird, und einen Ausgangsport, der gekoppelt ist zum Anlegen des - von den ersten Summiermitteln bereitgestellten - Signals, wie durch das Steuersignal modifiziert, an den zeitdiskreten Oszillator (252), und zwar als modifiziertes erstes Eingangs- Inkrementsignal (B').

3. Stabilisierungsschaltung nach Anspruch 2, gekennzeichnet durch:

- Mittel zum Bilden des zweiten Referenzsignals, die beinhalten:

- einen Quarzoszillator (310) zum Bilden eines Ausgangssignals mit einer Frequenz, die im wesentlichen gleich der vorbestimmten Frequenz ist;

- einen Analog/Digital-Wandler (314), der mit dem Quarzoszillator und der Quelle des Taktsignals (CK) gekoppelt ist, zum Bilden von Digital-Abtastwerten, die das zweite Referenzsignal repräsentieren, wobei die Abtastwerte solche Werte haben, die die Werte des Signals repräsentieren, das von dem Quarzoszillator zu Zeitpunkten zur Verfügung gestellt wird, die von dem Taktsignal bestimmt werden;

- weiter dadurch gekennzeichnet, daß die zweite Digital-PLL (300) beinhaltet:

- einen zweiten zeitdiskreten Oszillator (302), der auf das Taktsignal und ein zweites Eingangs-Inkrementsignal (C') anspricht, zum Bilden des Schwingungssignals mit im wesentlichen derselben Frequenz, wie das zweite Referenzsignal;

- Mittel, die zweite Phasen-Vergleichermittel (316) aufweisen, die mit dem Analog/Digital-Wandler (314) und dem zweiten zeitdiskreten Oszillator (302) gekoppelt sind, zum Bilden eines Signals, das die Phasendifferenz zwischen dem zweiten Referenzsignal und dem Schwingungssignal repräsentiert;

- zweite Summiermittel (320), die mit den zweiten Phasen- Vergleichermitteln (316) gekoppelt sind, zum Kombinieren des Signals, das davon bereitgestellt wird, mit einem Signal (K2), das einen vorgegebenen Wert hat, um ein Signal (C') zum Anlegen an den zweiten zeitdiskreten Oszillator als zweites Eingangs-Inkrementsignal und an die Signal-Modifiziermittel als das Steuersignal zu bilden.

4. Stabilisierungs-Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, - daß die Signal-Modifiziermittel einen Multiplizierer (328) beinhalten, der auf erste und zweite

- Eingangssignale anspricht, die von den ersten bzw. zweiten Summiermitteln (240, 320) der ersten bzw. zweiten PLL (250, 300) erzeugt werden, zum Bilden eines Signals, das proportional zu dem Produkt der ersten und zweiten Eingangssignale ist, zum Anlegen an den ersten zeitdiskreten Oszillator als modifiziertes erstes Eingangs - Inkrementsignal.

5. Digital-Fernsehsignal-Verarbeitungssystem

- mit einem Eingangsanschluß zum Anlegen (von 210) eines Video-Signalgemisches, das Horizontal-Zeilensynchron- Signalkomponenten aufweist und Chrominanz- Signalkomponenten, die eine Farb-Referenzburst- Signalkomponente beinhalten;

- mit einer Horizontalzeilen-PLL (200), die auf das Video- Signalgemisch anspricht und eine vorbestimmte Schleifen- Zeitkonstante hat, zum Erzeugen eines Abtast-Taktsignals (CK), das phasenstarr mit den Horizontal-Zeilensynchron- Signalkomponenten verriegelt ist (locked in phase), wobei das Abtast-Taktsignal Frequenz-Instabilitäten (Schwankungen) aufweisen kann;

- mit einer - von dem ersten Taktsignal getakteten - ersten Digital-PLL (250), die auf das Video-Signalgemisch anspricht und eine Schleifen-Zeitkonstante aufweist, die wesentlich größer ist als diejenige der Horizontalzeilen- PLL, zum Bilden eines Ausgangssignals, das im wesentlichen dieselbe Frequenz aufweist, wie die Farb- Referenzburst-Signalkomponente des Video-Signalgemisches, wobei das Ausgangssignal dazu neigt, Frequenz- Instabilitäten entsprechend den Frequenz-Instabilitäten des Taktsignals aufzuweisen; gekennzeichnet durch eine PLL-Stabilisierungsschaltung

- mit Mitteln (310) zum Bilden eines Referenzsignals, das eine vorbestimmte Frequenz aufweist;

- mit einer von dem Taktsignal getakteten zweiten Digital- PLL (300), die auf das Referenzsignal anspricht, und die eine Schleifen-Zeitkonstante hat, die nicht wesentlich größer als diejenige der Horizontalzeilen-PLL ist, zum Bilden eines Schwingungssignals, das mit dem Referenzsignal frequenzverriegelt (locked in frequency) ist, wobei die zweite Digital-PLL eine Schaltungsanordnung (318 bis 322) zum Gewinnen eines Steuersignals (C') aus dem Phasen-Fehlersignal enthält, das von/in der zweiten Digital-PLL gebildet wird;

- mit Mitteln (323, 328), die mit der zweiten PLL gekoppelt sind, zum Kombinieren des Steuersignals (C'), das von der zweiten Digital-PLL (300) mit dem in der ersten Digital- PLL erzeugten phasen-Fehlersignal gebildet wird, um die erste Digital-PLL hinsichtlich Frequenz-Instabilitäten in dem Ausgangssignal im wesentlichen zu kompensieren, die Bezug auf das Taktsignal haben.

6. System nach Anspruch 5, in dem die erste Digital-PLL (250) enthält:

- einen ersten zeitdiskreten Oszillator (252), der auf das Taktsignal (CK) und ein erstes Eingangs-Inkrementsignal (B) anspricht, zum Bilden des Ausgangssignals mit im wesentlichen derselben Frequenz, wie das Farb- Referenzburst-Signal;

- Mittel, die erste Phasen-Vergleichermittel (236) beinhalten, zum Bilden eines Signals, das die Phasendifferenz zwischen dem Farb-Referenzburst-Signal und dem Ausgangssignal repräsentiert;

- erste Summiermittel (240), die mit den Phasen- Vergleichermitteln gekoppelt sind, zum Kombinieren des davon bereitgestellten Signals mit einem Signal, das einen vorbestimmten Wert hat, zum Bilden des eingangs- Inkrementsignals zum Anlegen an den zeitdiskreten Oszillator; dadurch gekennzeichnet, - daß die Mittel (323,328) zum Kombinieren des Steuersignals Signal-Modifiziermittel (328) beinhalten zum Modifizieren des Signals, das von den ersten Summiermitteln in Übereinstimmung mit einem Signal (C'') bereitgestellt wird, das aus dem Steuersignal (C') zum Erzeugen eines modifizierten ersten Eingangs- Inkrementsignals (B') gewonnen wird.

7. Schaltungsanordnung nach Anspruch 6, bei der die Mittel zum Bilden des Referenzsignals beinhalten:

- einen Analog/Digital-Wandler (314), der mit dem Quarzoszillator und der Quelle von Taktsignalen (CK) gekoppelt ist, zum Bilden von Digital-Abtastwerten, die das Referenzsignal repräsentieren, wobei die Abtastwerte (samples) die Werte des Signals, das von dem Quarzoszillator abgegeben wird, zu Zeitpunkten repräsentieren, die von dem Taktsignal bestimmt werden;

- wobei die zweite Digital-PLL (300) beinhaltet:

- einen zweiten zeitdiskreten Oszillator (302), der auf das Taktsignal und ein zweites Eingangs-Inkrementsignal (C) anspricht, zum Bilden des Schwingungssignals mit im wesentlichen derselben Frequenz wie das Referenzsignal;

- Mittel, die zweite Phasen-Vergleichermittel (316) beinhalten, die mit dem Analog/Digital-Wandler (314) und dem zweiten zeitdiskreten Oszillator (302) gekoppelt sind, zum Bilden eines Signals, das die Phasendifferenz zwischen dem zweiten Referenz-Signal und dem Schwingungssignal repräsentiert;

- zweite Summiermittel (320), die mit den zweiten Phasen- Vergleichermitteln (316) gekoppelt sind, zum Kombinieren des davon abgegebenen Signals mit einem Signal (K2), das einen vorbestimmten Wert aufweist, zum Bilden eines Signals zum Anlegen an den zweiten zeitdiskreten Oszillator als zweites Eingangs-Inkrementsignal (C') und an die Signal-Modifiziermittel (328) als das Steuersignal.

8. Schaltungsanordnung nach Anspruch 7, bei der die Signal- Modifiziermittel (328) einen Multiplizierer beinhalten, der auf erste und zweite Eingangssignale anspricht, die von den jeweiligen ersten und zweiten Summiermitteln abgegeben werden, zum Bilden eines Signals, das proportional zu dem Produkt der ersten und zweiten Eingangssignale ist, zum Anlegen an den ersten zeitdiskreten Oszillator als das modifizierte erste Eingangs- Inkrementsignal.