-
Die vorliegende Erfindung betrifft ein Phasenregelkreis-
System (PLL-System), das ein digitales Schwingungssignal
erzeugt. Die PLL, die sowohl Analog- als auch Digital-
Komponenten enthält, kann in Digitalsystemen mit Taktsignalen
verwendet werden, die Frequenz-Schwankungen (instabilities)
zeigen.
-
Ein zeilenstarrer Digital-Fernsehempfänger ist ein Beispiel
eines digitalen Systems, welches unstabile (nicht stabile)
Taktfrequenz haben kann. Ein System dieses Typs beinhaltet
eine PLL, welche ein Taktsignal bildet, das phasenstarr mit
der Horizontal-Zeilensynchronisations-Signalkomponente des
eingehenden Videosignales verriegelt ist.
-
Wenn dieses eingehende Signal von einer
nichtstandardisierten Quelle, wie einem Video-Bandgerät (VTR) oder
einem Video-Plattenspieler, abgeleitet wird, kann die
Frequenz und Phase der Horizontal-Zeilensynchronisations-
Komponente von Zeile zu Zeile variieren. Diese Variation
(Schwankung) kann verursacht werden durch Dehnung des Bandes
oder ungenaues Einstellen des Bandkopf s in dem VTR, durch
Plattenexzentrität oder Antriebs Geschwindigkeitsschwankungen
in entweder dem VTR oder dem Plattenspieler. Die Frequenz des
Taktsignales, die von der zeilenfesten PLL erzeugt wird,
ändert sich, um die Änderungen in der Frequenz oder Phase des
Horizontal-Zeilensynchronisations-Signals nachzuführen
(tracking). Eine PLL dieses Typs hat im allgemeinen eine
relativ kleine Zeitkonstante in der Größenordnung von z. B.
10 bis 15 Horizontal-Zeilenperioden. Diese Zeitkonstante
erlaubt es der PLL, den Wechsel der Zeilenfrequenz schnell
nachzuführen, um die Anzahl der Abtastwerte pro Zeile im
wesentlichen konstant über ein Halbbild oder ein Vollbild zu
halten. Dieses Ergebnis ist in Fernsehsignal-
Verarbeitungssystemen wünschenswert, die Halbbild- oder
Vollbild-Speicher beinhalten.
-
Die Nachführmöglichkeit kann jedoch unerwünschte Farbsignal-
Störungen in digitalen Videosignal-Verarbeitungssystemen
auslösen. Diese Systeme demodulieren synchron die Chrominanz-
Komponenten der Videosignale unter Verwendung eines
regenerierten Farb-Unterträgersignals (color subcarrier), der
von einer digitalen PLL gebildet wird.
-
Die Frequenz des Farb-Subcarriers für nichtstandardisierte
Videosignale ist relativ stabil, da sie von einem
quarzgesteuerten Oszillator in dem VTR oder
(Bild-)Plattenspieler erzeugt wird. Die Farbinformation in
dem Videosignal ist quadratur-amplitudenmoduliert mit Bezug
auf die Frequenz des Farb-Subcarriers, um die Chrominanz-
Signalkomponenten des Video-Signalgemischs zu bilden. Zur
Demodulation des Chrominanzsignales ist es wünschenswert, daß
das regenerierte Subcarrier-Signal, das von der PLL gebildet
wird, mit dem Original Subcarrier-Signal, in Frequenz und
Phase synchronisiert wird. Da das Farb-Subcarriersignal
(Farb-Zwischenträger) in einem Standard-Videosignalgemisch
unterdrückt wird, rastet die PLL, welche das Farb-
Subcarriersignal wiedererzeugt, auf die Farb-Referenzburst-
Komponenten der Videosignale ein. Diese Komponenten treten
nur während eines kurzen Abschnitts jeder Horizontalzeile
auf. Deshalb ist es für die Farb-Subcarrier-PLL
wünschenswert, Phasenfehler über eine relativ große Anzahl
von Horizontal-Zeilenperioden anzusammeln, um
sicherzustellen, daß jede gemessene Phasenabweichung
(Phasenfehler) genau und wenig durch Rauschen des
Videosignals gestört ist. Deshalb hat die Farb-Subcarrier-PLL
vorzugsweise eine wesentlich größere Zeitkonstante als die
zeilenfeste PLL (line-locked PLL), welche das System-
Taktsignal erzeugt. Diese Zeitkonstante kann beispielsweise
in der Größenordnung einer Vollbild-Periode liegen.
-
Wegen der Differenz in den Schleifen-Zeitkonstanten und weil
die Frequenz des - von der Digital-Farb-Subcarrier-PLL
erzeugten - Signals von der Frequenz des zeilenfesten
Taktsignals (line-locked clock signal) abhängt, kann die
Kombination der beiden PLLs Instabilitäten in dem
regenerierten Farb-Subcarriersignal erzeugen. Diese
Instabilitäten in dem wiedergewonnenen Subcarrier-Signal
können infolge unerwünschte Störungen der synchron
demodulierten Farbsignale bewirken.
-
Die DE 34 32 314 beschreibt eine Schaltungsanordnung zum
Ableiten von Digital-Farbsignalen aus Analog-Fernsehsignalen,
welche Anordnung eine erste zeilen-verriegelte POL
(linelocked PLL) zum Bilden von Taktsignalen zum Steuern der
Analog/Digital-Umsetzung des Analog-Fernsehsignals und eine
zweite burst-verriegelte POL (burst-locked PLL) hat zum
Steuern der Demodulation der Chrominanz-Komponente des
konvertierten Fernsehsignals, wobei die zweite PLL auf eine
Kombination von Steuerspannungen anspricht, die von beiden
PLLs gebildet werden. Ein Artikel von Fukinuki et al. in der
Dezemberausgabe von 1983 der IEEE Transactions on
Communications beschreibt eine Anordnung, in der ein
Mikroprozessor, ein stabiler Quarz-Oszillator und ein D/A-
Umsetzer miteinander gekoppelt sind, um eine digital
gesteuerte PLL zu bilden.
-
Die Erfindung bezieht sich auf eine PLL, welche in einem
digitalen Signal-Verarbeitungssystem mit einem Taktsignal
verwendbar ist, welches Frequenz-Instabilitäten aufweisen
kann. Die PLL beinhaltet einen Analog-Oszillator, welcher auf
ein Steuersignal zum Erzeugen eines Schwingungssignales
(oscillatory signal) mit variabler Frequenz anspricht. Ein
Analog/Digital-Umsetzer (ADC) bildet Viel-bit-Digital-
Abtastwerte (multi-bit samples), die das Schwingungssignal
repräsentieren, und zwar zu Zeitpunkten, die- von dem
Taktsignal bestimmt sind. Die Digital-Abtastwerte werden an
einen Phasenkomparator angelegt, welcher das digitale
Schwingungssignal mit einem digitalen Referenzsignal
vergleicht und ein Digital-Ausgangssignal zur Verfügung
stellt, das proportional zu der Phasendifferenz zwischen dem
Schwingungs- und Referenz-Signal ist. Dieses Phasendifferenz-
Signal wird als Eingangssignal an einen Tiefpaß angelegt. Das
Digital-Ausgangssignal des Tiefpasses wird an einen
Digital/Analog-Umsetzer (DAC) angelegt, welcher das analoge
Steuersignal für den Analog-Oszillator bildet. In einer
beispielhaften Gestaltung der vorliegenden Erfindung wird die
Anzahl der Bits und damit die Quantisierungs-Auflösung des
ADC reduziert und ein Nachführfilter (tracking filter)
zwischen dem ADC und dem Phasenkomparator eingefügt.
-
Fig. 1 ist ein Blockschaltbild einer PLL aus dem Stand der
Technik.
-
Fig. 2A ist ein Blockschaltbild eines Digital-Oszillators aus
dem Stand der Technik, welcher in der PLL von Fig. 1
eingesetzt werden kann;
-
Fig. 2B und 2C stellen Signalverläufe dar, die hilfreich bei
der Erläuterung des Betriebs des Digital-Oszillators sind.
-
Fig. 3 ist ein Blockschaltbild eines Abschnitts eines
Digital-Fernsehempfängers als Ausführungsbeispiel der
Erfindung.
-
Fig. 4 ist ein Blockschaltbild eines Nachführ-Filters,
welches in dem Abschnitt oder Teil des Digital-
Fernsehempfängers von Fig. 3 verwendet werden kann.
-
In den Zeichnungen stellen breite Pfeile Busse für parallele
Digitalsignale mit einer Vielzahl von Bits (multi-bit) dar
und Linienpfeile repräsentieren Verbindungen, die
Analogsignale oder Einzelbit-Digitalsignale führen. Abhängig
von der Signalverarbeitungs-Geschwindigkeit der Schaltungen
und Geräte können Kompensations-Verzögerungen in bestimmten
der Signal-Pfade erforderlich sein. Ein Fachmann des
digitalen Schaltungsdesigns würde wissen, wo solche
Verzögerungen in einem bestimmten System erforderlich sind.
-
Fig. 1 zeigt ein typisches PLL-System. Ein variabler
Oszillator 10 spricht auf ein Steuersignal C zum Erzeugen
eines Signales mit variabler Frequenz an. Ein Phasendetektor
20 vergleicht das Signal, das von dem Oszillator zur
Verfügung gestellt wurde, mit einem Referenzsignal und
erzeugt ein Ausgangssignal, das proportional zu der
Phasendifferenz zwischen den beiden Signalen ist. Dieses
Phasendifferenz-Signal wird an einen Tiefpaß 30 angelegt, der
das Steuersignal für den variablen Oszillator bildet. Der
Effekt des Steuersignales ist es, die Frequenz des
Oszillators in einer Richtung zu ändern, die dazu neigt, die
Phasendifferenz zwischen den beiden Signalen zu reduzieren.
-
Eine rein digitale PLL beinhaltet einen digitalen Oszillator,
wie einen zeitdiskreten Oszillator (DTO; discrete time
oscillator), den Fig. 2A zeigt. Dieser Oszillator hat drei
Komponenten, einen Addierer 210, ein Akkumulator-Register 220
und ein Nur-Lese-Speicher ROM 230. Der Wert, der von dem
Akkumulator-Register gehalten wird, wird von einem
Eingangssignal IN inkrementiert, zeitgleich mit jedem Puls
des Taktsignales CK. Die akkumulierten Werte in dem Register
220 werden als Adressen an den ROM 230 angelegt. Der ROM 230
ist so programmiert, daß er Digital-Abtastwerte einer
periodischen Ausgangsfunktion, z. B. einer Sinusfunktion, als
Ausgangssignal OUT zur Verfügung stellen kann, als Antwort
auf Adresswerte, die von dem Akkumulator-Register
bereitgestellt werden. Unter der Annahme, daß das Register
220 ein M-bit-Register ist und daß ein inkrementierendes
Signal IN an den DTO angelegt wird, kann die Frequenz (FDTO)
des Ausgangssignales, das von dem DTO abgegeben wird,
ausgedrückt werden als
-
fDTO = (IN/2M)·fCK (1),
-
wobei fCK die Frequenz des Taktsignales CK ist. In den
Fig. 2B bzw. 2C werden Beispiele des Signales V - welches
von dem Akkumulator-Register 220 zur Verfügung gestellt
wird - und des Signales OUT - welches von dem ROM 230
abgegeben wird - dargestellt, wenn IN/2M = ¼.
-
Aus Gleichung (1) kann erkannt werden, daß die Frequenz fDTO
sich abhängig von den Änderungen in der Taktfrequenz und den
Änderungen in dem Wert des Eingangs-Inkrementsignales IN
verändern kann. Wenn das an den DTO angelegte Taktsignal
nicht stabil ist und der DTO in einer PLL verwendet wird, die
eine Zeitkonstante hat, die zu groß ist, die Änderungen in
der Taktfrequenz nachzuführen, kann das Signal, das von der
PLL erzeugt wird, Frequenz-Instabilitäten haben.
-
Fig. 3 ist ein Blockschaltbild eines Teils eines
Fernsehsignal-Verarbeitungssystems, welches zwei PLLs 300 und
350 aufweist. Der PLL 300 bildet ein Abtast-Taktsignal CK,
welches phasenstarr zu den Horizontalzeilen-
Synchronkomponenten der eingehenden Videosignale ist (phase
locked). Die PLL-Schaltung 350 ist teilweise analog und
teilweise digital, wobei die Digitalkomponenten mit dem
Abtast-Taktsignal CK getaktet sind. PLL 350 bildet Digital-
Abtastwerte, die das Farb-Zwischenträger-Referenzsignal zu
vorbestimmten Phasen Φ repräsentieren und bildet Abtastwerte
eines Signales, das eine Phase von Φ+90º hat, das
quadraturphasen-bezogen zu diesem Signal ist. Diese beiden
Signale werden bei der synchronen Demodulation der
Chrominanz-Signalkomponenten der eingehenden Videosignale zum
Bilden zweier quadraturphasen-bezogenen Farbdifferenz-Signale
verwendet.
-
Fig. 3 zeigt eine Quelle eines Video-Signalgemisches 310, die
z. B. den Tuner, den ZF-Verstärker und Video-Detektor eines
konventionellen digitalen Fernsehempfängers beinhalten kann;
sie stellt ein Video-Signalgemisch einem Analog/Digital-
Umsetzer (ADC) 311 zur Verfügung. Der ADC bildet digitale
Abtastwerte, welche das Video-Signalgemisch zu Zeitpunkten
repräsentiert, die von dem Taktsignal CK bestimmt werden.
Dieses Digital-Videosignalgemisch wird an einen Synchron-
Trenner-Schaltkreis 312 angelegt. Die Schaltung 312 bildet
beispielsweise ein Signal HSYNC, welches die
Horizontalzeilen-Synchron-Signalkomponente des
zusammengesetzten Videosignals (composite video signals)
repräsentiert. Das Signal HSYNC wird an einen
Eingangsanschluß eines Phasenkomparators 314 angelegt. Ein
intern erzeugtes Horizontalzeilen-Synchronsignal HS wird an
einen zweiten Eingangsanschluß des Phasenkomparators 314
angelegt. Die Schaltung, welche das Signal HS bildet, wird
später beschrieben. Der Phasenkomparator 314 kann
beispielsweise ähnlich gestaltet sein, wie die in US
4,506,175 beschriebene Schaltung, welches Patent den Titel
trägt "Digital-Phasenkomparatorschaltung, die Vorzeichen- und
Größen-Ausgangssignale erzeugt"; sie soll durch Bezugnahme
hier einbezogen sein. Das Signal, welches von dem
Phasenkomparator 314 zur Verfügung gestellt wird, kann
beispielsweise mit der Zeitverzögerung zwischen der
Vorderflanke des jeweiligen Pulssignales HSYNC und HS
korrespondieren. Dieses Signal hat positive Werte, wenn die
Vorderflanken der HSYNC-Pulse vor den Vorderflanken der HS-
Pulse auftreten und weist negative Werte auf, wenn die
Vorderflanken der HSYNC-Pulse nach den Vorderflanken der HS-
Pulse auftreten.
-
Das Signal, das von dem Phasenkomparator-Schaltkreis 314 zur
Verfügung gestellt wird, wird einem Tiefpaß 316 zugeführt.
Der Filter 316 ist der Schleifenfilter der PLL 300. Die
tiefpaßgefilterten Phasendifferenz-Signale, die von dem
Filter 316 zur Verfügung gestellt werden, werden an einen
Digital/Analog-Umsetzer (DAC) 318 angelegt. DAC 318 bildet
Analog-Potentialwerte, welche die gefilterten
Phasendifferenz-Signale repräsentieren, und legt diese Werte
mit Horizontal-Zeilenrate an einen spannungsgesteuerten
Oszillator (VCO) 320 an. Der VCO 320, der konventionell
aufgebaut sein kann, erzeugt das Abtast-Taktsignal CK. VCO
320 wird so abgestimmt, daß er eine freilaufende Frequenz von
etwa R·fH hat. In dem vorliegenden Ausführungsbeispiel ist R
die Ordinalzahl einer Harmonischen der Horizontal-
Zeilenfrequenz fH, welche eine Vielfache der Farb-Subcarrier-
Frequenz annähert. Zum Beispiel im NTSC-System ist die
Frequenz fSC des Farb-Subcarriersignals für Standardsignale
die 455te Harmonische der Halben der Horizontal-
Zeilenfrequenz und die Frequenz fCK des Abtast-Taktsignals
ist nominell viermal der Frequenz des Farb-Subcarriersignal.
-
So hat die VCO, die in diesem Ausführungsbeispiel eingesetzt
wird, eine freilaufende Frequenz (free-running frequency) von
näherungsweise 910mal der Horizontal-Zeilenfrequenz (R =
910)
-
Das Ausgangssignal des VCO 320 wird an einen Schmitt-Trigger-
Schaltkreis 321 angelegt, welcher ein rechteckförmiges
Taktsignal CK mit der Frequenz ECK = R·fH bildet. Das Signal
CK wird an den Frequenzteiler-Schaltkreis 322 angelegt. Die
Schaltung 322 teilt die Frequenz des Signals CK durch R, um
ein Signal HS zu bilden, das eine Frequenz aufweist, die im
wesentlichen fH ist. Wie zuvor erläutert, wird das Signal HS
an den zweiten Eingangsanschluß des Phasenkomparators 314
angelegt.
-
Die Schaltung 322 kann beispielsweise einen 10-bit Zähler
(nicht dargestellt) aufweisen, der so konfiguriert ist, daß
er rückgesetzt (reset) wird, wenn ein Zählwert (Zählstand)
910 erreicht ist. Die Frequenzteiler-Schaltung 322 kann
weitere (nicht dargestellte) Schaltungselemente aufweisen,
die mit dem Zähler gekoppelt sind, zum Erfassen von
Zählerständen, die mit dem Beginn und dem Ende des Burst-
Intervalls korrespondieren, und zum Erzeugen eines Burst-
Gate-Signals (Burst-Steuersignals) BG, welches sich über das
Zeitintervall erstreckt, das von diesen Zählerständen in
jeder Horizontal-Zeilenperiode definiert wird.
-
Die PLL 300 erzeugt ein Taktsignal CK, welches die
variierende Zeilenfrequenz eines Nichtstandard-Signals
nachführt, um eine im wesentlichen gleichförmige Anzahl von
Abtast-Taktpulsen von Zeile zu Zeile zur Verfügung zu
stellen. In dem vorliegenden Beispiel sind die
Verstärkungsfaktoren des Phasenkomparators 314, des
Tiefpasses 316, des DAC 318, des VCO 320, des Schmitt-
Triggers 321 und der Frequenzteiler-Schaltung 322 so gewählt,
daß das Filter eine Zeitkonstante von etwa 15 Horizontal-
Zeilenperioden und einen Dämpfungsfaktor von 2 aufweist.
Diese Verstärkungswerte hängen von den Schaltungselementen
ab, die in der PLL zu verwenden sind, und können von einem
Fachmann in der Technik des Entwurfs von Phasenregelkreisen
einfach berechnet werden. Eine Erläuterung der Beziehung
zwischen den Verstärkungswerten, dem Dämpfungsfaktor und PLL-
Zeitkonstante kann gefunden werden in Gruen W. J. "Die
Theorie von AFC-Synchronisation" aus Proceedings of the IRE
vom August 1953, Seiten 1043 bis 1048, was durch Inbezugnahme
hier mit offenbart sein soll.
-
Das Gemisch der Videosignale (composite video signals) von
Quelle 310 wird auch der Y/C-Trennschaltung 330 zugeführt.
Die Schaltung 330 kann z. B. beinhalten: einen Tiefpaß, einen
Bandpaß zum Trennen der Luminanz- bzw. Chrominanz-Bandsignal-
Komponenten aus dem Gemisch der Videosignale. Diese Luminanz-
und Chrominanz-Bandsignale sind an den Ausgangsbussen YB bzw.
OB der Schaltung 330 verfügbar.
-
Die getrennten Chrominanz-Bandsignalkomponenten werden an die
Multiplizierer 332 und 334 angelegt, welche - unter
Verwendung der von der PLL 350 zur Verfügung gestellten
Signale - die Chrominanz-Signale in zwei
quadraturphasenbezogene Basisband-Farbdifferenz-Signale demodulieren, z. B.
I und Q.
-
Die Farbdifferenz-Signale werden an einen Phasenfehler-
Detektor 336 angelegt. Der Phasenfehler-Detektor 336 kann
beispielsweise ein Ausgangssignal bilden, das die
Phasendifferenz zwischen der Vektorsumme der demodulierten
Signale, die das Farb-Referenzburst-Signal repräsentieren,
und einem Referenz-Phasenwert repräsentiert. Der
Phasenfehler-Detektor 336 kann beispielsweise einen (nicht
dargestellten) Schaltkreis beinhalten, um separat Basisband-I
und -Q Abtastwerte während des Burst-Intervalls zu
akkumulieren und die akkumulierten I-Werte durch die
akkumulierten Q-Werte zu teilen, um Werte zu bilden, welche
die Phase des Burst-Signales relativ zu den Abtast-
Zeitpunkten der I- und Q-Abtastwerte repräsentieren. Diese
Werte können von einem Referenzwert subtrahiert werden,
welcher die erwünschte Burst-Phase repräsentiert, um einen
Phasenfehler-Wert zur Steuerung der PLL 350 zu erzeugen. Die
Phasenfehler-Werte, die von dem Detektor 336 gebildet werden,
werden einem Tiefpaß 338 zugeführt, und zwar mit einer Rate
eines Abtastwertes pro Horizontal-Zeilenperiode. Der Tiefpaß
338 ist der Schleifenfilter der PLL 350. Der Filter 338 wird
mit dem Signal HS, das von PLL 300 erzeugt wird, getaktet.
-
Das gefilterte Phasendifferenz-Signal, das von dem Tiefpaß
338 abgegeben wird, wird einem DAC 340 zugeführt. Dieser wird
von dem Signal HS getaktet und bildet ein analoges
Steuersignal für den VCO 342. Dieser - er kann konventionell
aufgebaut sein - beinhaltet ein Resonanzquarz 343, welches
bewirkt, daß der VCO 342 eine Freilauf-(Leerlauf-)Frequenz
hat, die im wesentlichen gleich der Farb-Subcarrier-Frequenz
ist. Unter der Steuerung des gefilterten Phasendifferenz-
Signales, das der DAC 340 abgibt, erzeugt der VCO 342 ein
regeneriertes Subcarrier-Signal, welches die Frequenz ändert,
um die Änderungen in der Phasenbeziehung zwischen den
demodulierten I- und Q-Farbdifferenz-Signalen während des
Burst-Intervalles nachzuführen. Das regenerierte Subcarrier-
Signal, welches der VCO 342 abgibt, wird von einem ADC 344
digitalisiert, welcher von dem Abtast-Taktsignal CK getaktet
wird. In einem ersten Ausführungsbeispiel der Erfindung
stellt der ADC 344 8-bit Abtastwerte zur Verfügung, die das
regenerierte Farb-Zwischenträger-Signal repräsentieren,
welche direkt einem Multiplizierer 334 und einem ROM 348
zugeführt werden. Das Nachführfilter 346 (schematisch
dargestellt) ist in dieser Ausführungsform nicht verwendet.
Das ROM 348, welches von dem Abtast-Taktsignal CK getaktet
wird, setzt das Digitalsignal, welches der ADC 344 liefert,
und welches mit der Gleichung sin(27rfsct) dargestellt werden
kann, in ein quadratur-phasenbezogenes Digitalsignal um,
welches mit der Gleichung cos(2πfSCt) dargestellt werden
kann. Das Signal, das von dem ROM 348 abgegeben wird, wird an
einen Multiplizierer 332 angelegt. Die Multiplizierer 332 und
334 multiplizieren die Chrominanz-Signale, welche von dem
Y/C-Trenner 330 bereitgestellt werden, mit den
90ºphasenverschobenen
Signalen, welche von dem ROM 348 bzw.
ADC 344 zur Verfügung gestellt werden, um die jeweiligen
Basisband-I- und -Q-Farbdifferenz-Signale zu erhalten.
-
Da die Frequenz des regenerierten Subcarrier-Signals, welches
der VCO 342 abgibt, im wesentlichen unabhängig von dem
Taktsignal CK ist, sind die I- und Q-Farbdifferenz-Signale
-
- welche von den Multiplizierern 332 und 334 abgegeben
werden - im wesentlichen ohne eine Störung bezüglich der
Frequenz-Instabilitäten in dem Taktsignal CK. Diese
reduzierte Störung wird mittels des DAC 340 und ADC 344
erreicht, die in dem PLL-System beinhaltet sind. In dem oben
beschriebenen Ausführungsbeispiel der Erfindung konvertiert
der DAC 340 die vier höchstwertigsten Bits (MSBs) des
Signales, das von dem Tiefpaß 338 abgegeben wird, in das
analoge Steuersignal für den VCO 342 und der ADC 344
konvertiert das regenerierte Subcarrier-Signal, welches von
dem VCO 342 zur Verfügung gestellt wird, in 8-bit Digital-
Abtastwerte.
-
Ein zweites Ausführungsbeispiel der Erfindung zeigt eine
geringere Quantisierungs-Auflösung des ADC 344, z. B. von 8
Bits auf 4 Bits durch Einsetzen eines Nachführfilters 346
zwischen dem ADC 344 und dem Multiplizierer 334 und dem ROM
348. Das Nachführfilter (tracking filter) 346 erhöht die
Auflösung des sinusförmigen Signales von vier auf acht
signifikante Bits, womit genaues Nachführen der Änderungen in
Phase und Frequenz erreicht werden. Da ein ADC mit 4 Bits nur
16 Komparatoren aufweist, gegenüber 256 Komparatoren eines
ADC mit 8 Bits, kann das zweite Ausführungsbeispiel der
Erfindung kosteneffektiver sein.
-
Der hier verwendete Begriff "tracking filter"
(Nachführfilter) bedeutet ein Filter, das eine Frequenz-
Antwortcharakteristik hat, die eine im wesentlichen feste
Bandbreite und eine variable Mittenfrequenz aufweist.
-
Fig. 4 ist ein Blockschaltbild einer Digital-PLL, welche als
Tracking-Filter 346 verwendet werden kann. Digitale
Abtastwerte mit 4 Bit repräsentieren das Analogsignal, das
von dem VCO 342 zur Verfügung gestellt wird, sie werden an
einen Eingangsport des Phasenkomparators 410 geführt. Der
Phasenkomparator 410, der z. B. ein konventioneller
Multiplizierer mit 4 Bit sein kann, vergleicht diese
Abtastwerte mit den 4 MSBs des Ausgangssignals der PLL, die
einem ROM 422 entspringen. Das Ausgangssignal des
Phasenkomparators 410 ist ein Digitalsignal, welches den
Unterschied der Phase zwischen dem Ausgangssignal des
Nachführfilters 346 und dem Referenzsignal, welches von dem
ADC 344 bereitgestellt wird, repräsentiert. Dieses
Phasendifferenz-Signal wird an ein Filter 412 angelegt,
welches das Schleifenfilter der PLL ist. Der Filter 412 zeigt
Tiefpaß-Frequenzantwort-Charakteristik über das Frequenzband,
das von dem Signal belegt ist, das der Phasenkomparator 410
abgibt. Das gefilterte Phasendifferenz-Signal, das der Filter
412 abgibt, wird an einen Addierer 414 gekoppelt, worin es zu
einem festen Inkrementwert K, der von einer Digitalwert-
Quelle 416 stammt, addiert wird. Das von dem Addierer 414
gebildete Digitalsignal wird als Eingangs-Inkrementsignal
einem DTO 430 zugeleitet. Der DTO 430 arbeitet in derselben
Weise, wie der unter Bezugnahme auf die Fig. 2A bis 2C
beschriebene DTO. Das Eingangs-Inkrementsignal wird in dem
Register 420 durch wiederholtes Addieren des
Eingangsinkrementes zu dem Inhalt des Registers 420
akkumuliert, und zwar im Addierer 418. Da das Register 420
eine feste Zahl von Bits hat, läuft es periodisch über und
erzeugt so ein periodisches Ausgangssignal, das mit einer
Sägezahn-Form korrespondiert. Dieses Ausgangssignal wird an
den ROM 422 angelegt, der so programmiert ist, daß er
beispielsweise den auf den Radianten 2π normalisierten Sinus
der Adressenwerte, die von dem Register 420 gebildet werden,
abgibt. Der ROM 422 stellt ein Digitalsignal mit einer
Auflösung von 8 Bit zur Verfügung. 4 Bits dieses Signals
werden - wie oben dargelegt - an einen Eingangsport des
Phasenkomparators 410 angelegt, um die Rückkopplungs-Schleife
zu vervollständigen.
-
In dem erläuterten obigen Beispiel kann das Register 420 z. B.
ein Register mit 24 Bits sein und der Wert K kann
beispielsweise 218 oder 262144 sein. Die Werte, die von dem
Tiefpaß 412 in diesem Ausführungsbeispiel der Erfindung zur
Verfügung gestellt werden, sind normalisiert, so daß die MSB
der gefilterten Phasendifferenz-Werte mit dem digitalen Wert
217 korrespondieren.
-
In der vorliegenden Ausführungsform sind die
Verstärkungsfaktoren der verschiedenen Komponententeile der
Digital-PLL so gewählt, daß eine Schleifen-Zeitkonstante von
etwa 15 Horizontal-Zeilenperioden erreicht wird. Diese
Zeitkonstante ist ausreichend, es der PLL zu erlauben,
Phasen- und Frequenz-Änderungen nachzuführen, sowohl in dem
Signal, das von dem ADC 344 zur Verfügung gestellt wird, als
auch jede Frequenz-Instabilität in dem Signal nachzuführen,
das von dem DTO 430 zur Verfügung gestellt wird, welches
Bezug auf das Taktsignal CK haben kann. Diese Zeitkonstante
ist darüberhinaus groß genug, eine genügende Anzahl von
Abtastwerten mit 4 Bits zu sammeln, die von dem ADC 344
bereitgestellt werden, um ein Ausgangssignal mit einer
Quantisierungs-Auflösung von 8 Bit zu erzeugen.