JPS6310823A - 位相ロックル−プ・システム - Google Patents

位相ロックル−プ・システム

Info

Publication number
JPS6310823A
JPS6310823A JP62131995A JP13199587A JPS6310823A JP S6310823 A JPS6310823 A JP S6310823A JP 62131995 A JP62131995 A JP 62131995A JP 13199587 A JP13199587 A JP 13199587A JP S6310823 A JPS6310823 A JP S6310823A
Authority
JP
Japan
Prior art keywords
signal
phase
digital
analog
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62131995A
Other languages
English (en)
Inventor
アルビン　リューベン　バラバン
チャンドラカント　バイラルバイ　パテル
ワルター　ハインリッヒ　デンマー
レオポルド　アルバート　ハーウッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS6310823A publication Critical patent/JPS6310823A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/45—Generation or recovery of colour sub-carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Coloring (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルの振動信号を発生する位相ロック
ループ・システムに関する。アナログ成分とディジタル
成分の両方を含んでいる位相ロックループは、周波数の
不安定性を示すクロック信号を有するディジタル・シス
テムにおいて使用される。
発明の背景 ライン固定のディジタル・テレビジボン受像機は、不安
定なりロック周波数を有するディジタルシステムの一例
である。この種のシステムは、入ってくるビデオ信号の
水平ライン同期信号成分に位相が固定されているクロッ
ク信号を発生する位相ロックルーグを含んでいる。
この入ってくる信号が、ビデオテープレコーダー　（Ｖ
ＴＲ）もしくはビデオディスクシレヤーのような非標準
の信号源から得られる時、水平ライン同期成分の周波数
および位相は、ラインからラインで変動する。この変動
は、ＶＴＲにおけるテープの伸びやテープ・ヘッドの不
整合、ディスクの偏心、もしくはＶＴＲやディスクシレ
ヤーにおけるモーター速度変動により発生する。ライン
固定の位相ロックループから発生されるクロック信号の
周波数は、水平ライン同期信号の周波数、もしくは位相
の変化に追従するように変わる。一般に、との種の位相
ロックループは比較的短い時定数を有し、例えば、１０
〜１５の水平ライン期間の大きさである。この時定数に
より、位相ロックループは変化するライン周波数に速や
かに追従することができ、１フイールドもしくは１フレ
ームニ亘ってライン当たシはぼ一定のサンプル数を確保
することができる。この機能は、フィールド蓄積メモリ
もしくはフレーム蓄積メモリを含んでいるテレビジョン
信号処理システムにおいて望ましい。
しかしながら、この追従機能により、ディジタルのビデ
オ信号処理システムに望ましくない色信号の歪みが発生
する。これらのシステムは、ディジタルの位相ロックル
ープから発生される再生色副搬送波信号を使って、ビデ
オ信号のクロミナンス成分を同期的に復調する。
非標準のビデオ信号に関する色副搬送波周波数は、それ
がＶＴＲもしくはディスクシレヤーの水晶制御発振器か
ら発生されるから、比較的安定している。ビデオ信号中
のカラー情報は、複合ビデオ信号のクロミナンス信号成
分を形成するために、この色副搬送波信号に対して直角
振幅変調されている。このクロミナンス信号を復調する
ために、位相ロックループから発生される再生副搬送波
信号は、元の副搬送波信号と周波数および位相が同期化
されていることが望ましい。色副搬送波信号は、標準の
複合ビデオ信号においては抑圧されているから、色副搬
送波信号を再生する位相ロックループは、ビデオ信号の
色基準バースト成分に固定する。これらの成分は、各水
平ラインの小さな部分の間でのみ発生する。従って、色
副搬送波用の位相ロックループが比較的多数の水平ライ
ン期間に亘って位相誤差を累積し、測定された如何なる
位相誤差も正確であり、ビデオ信号中の雑音がより少量
しか混入しないことを確実にすることが望ましい。従っ
て、色副搬送波用の位相ロックループは、システムのク
ロック信号を発生するライン固定の位相ロックループよ
りずっと長い時定数を有することが好ましい。この時定
数は、例えば、１フレ一ム期間の大きさでよい。
ループの時定数における差のため、および、ディジタル
の色副搬送波用の位相ロックループから発生される信号
の周波数がライン固定のクロック信号の周波数に依存す
るため、２つの位相ロックループの組み合わせにより再
生された色副搬送波信号中に不安定性が生じる。再生さ
れた色副搬送波信号中のこれらの不安定性は、同期的に
復調された色信号中に望ましくない歪みを発生させる。
発明の概要 本発明は、周波数の不安定性を示すクロック信号を有す
るディジタル信号処理システムに使われる位相ロックル
ープに関する。この位相ロックループは、制御信号に応
答して可変周波数の振動信号を発生するアナログの発振
器を含んでいる。アナログ・ディジタル変換器（ＡＤＣ
、以下、ＡＤ変換器という。）は、クロック信号によっ
て決まる時点において振動信号を表わす多ビットのディ
ジタル・サンプルを発生する。これらのディジタル・サ
ンプルは、ディジタルの振動信号とディジタルの基準信
号とを比較し、振動信号と基準信号間の位相差に比例す
るディジタルの出力信号を発生する位相比較器に供給さ
れる。この位相差信号は、低域通過フィルタに入力信号
として供給される。
低域通過フィルタのディジタル出力信号は、アナログの
発振器に対してアナログの制御信号を発生するディジタ
ル・アナログ変換器に供給される。
本発明のもう１つの実施例では、ＡＤ変換器のビット数
、従って、量子化解像度が減少し、トラッキングフィル
タがＡＤＫ換器と位相比較器の間に挿入される。
実施例 各図において、太い矢印は、多ピットの並列ディジタル
信号用のバスを表わし、細い矢印は、アナログ信号もし
くは単一ピットのディジタル信号を伝える結線を表わす
。各装置の処理速度により、ある信号経路には補償用遅
延要素が必要である。
個々のシステムにおいて、このような遅延がどこで必要
であるかは、ディジタル回路の設計分野の当業者は容易
に理解することができる。
第１図は、典型的な位相ロックループのシステムを示す
。可変発振器１０は、制御信号Ｃに応答して可変周波数
信号を発生する。位相検出器２゜は、この発振器１０か
ら発生される信号と基準信号とを比較し、これら２つの
信号間の位相差に比例する出力信号を発生する。この位
相差信号は、可変発振器１０に対する制御信号を発生す
る低域通過フィルタ３０に供給される。制御信号の作用
は、これら２つの信号間の位相差を減少させる傾向の向
きに発振器の周波数を変えることである。
完全にディジタルの位相ロックループは、第２Ａ図に示
される離散時間発振器（ｄｉｓｃｒｅｔｅ　ｔｉｍｅｏ
ｓｃｉｌｌａｔｏｒ　、　ＤＴＯと略す。）のようなデ
ィジタルの発振器を含んでいる。この発振器は、３つの
構成要素、すなわち、加算器２１０、累算器レジスター
２２０および読出し専用メモリ（ＲＯＭ　）　２３０を
含んでいる。累算器レジスター２２０にょシ保持される
値は、クロック信号ＣＫの各／’Ｐルスと一致して入力
信号ＩＮにより増加される。レノスター２２０に累積さ
れる値は、アドレスとしてＲＯＭ、２３０に供給される
。ＲＯＭ　２３０は、累算器レジスターから発生される
アドレス値に応答して、周期的出力関数、例えば、正弦
波のディジタル・サンプルを出力信号ＯＵＴとして発生
するようにプログラムされている。レジスター２２０は
、Ｍビットのレジスターであシ、増分信号ＩＮが離散時
間発振器ＤＴＯに供給されるものと仮定する。この発振
器ＤＴＯにより発生される信号の周波数（ｆＤＴｏ）は
、次式で表わされる。
ｆＤＴｏ＝（ｌＮ／２Ｍ）ｆｃＫ（１）ここで、ｆｃＫ
はクロック信号ＣＫの周波数である。
ＩＮ／２Ｍ＝１／４のとき、累算器レジスター２２０か
ら発生される信号Ｖの一例およびＲＯＭ　２３０から発
生される信号ＯＵＴが、第２Ｂ図および第２Ｃ図にそれ
ぞれ示されている。
（１）式から、周波数ｆＤＴＯが、入力増分信号ＩＮの
の値の変化だけでなく、クロック周波数の変化にも応答
して変化することが分る・このＤＴＯに供給されるクロ
ック信号は不安定であシ、かつ、ＤＴＯが、変化するク
ロック周波数を追従するには大きすぎる時定数を有する
位相ロックループにおいて使用される時、位相ロックル
ープから発生される信号は周波数の不安定性を示す。
第３図は、２つの位相ロックループ（以下、ＰＬＬと略
す。）、ＰＬＬ３００およびＰＬＬ　３５０を含むテレ
ビジョン信号処理システムの一部のブロック図である。
ＰＬＬ　３００は、入ってくるビデオ信号の水平ライン
同期成分に位相固定されるサンプリング・クロック信号
ＣＫを発生する。ＰＬＬ３５０は、ディジタル成分がサ
ンプリング・クロック信号ＣＫによりクロツク制御され
る、一部分がアナログで一部分がディジタルのＰＬＬで
ある。
このＰＬＬ　３５０は、色副搬送波基準信号を表わすデ
ィジタル・サンプルを予め定められる位相φで発生し、
また、この信号に対して直角位相、すなわちφ＋９０°
の位相を有する信号のサンプルを発生する。これら２つ
の信号は、入ってくるビデオ信号のクロミナンス信号成
分を同期的に復調するために使われ、２つの直角位相関
係にある色差信号を発生する。
第３図において、複合ビデオ信号源３１０は、例えば、
通常のディジタル・テレビジョン受像機におけるチー−
す、中間周波増幅器およびビデオ検波器を含んでおシ、
複合ビデオ信号をアナログ・ディジタル変換器（ＡＤＣ
）　３１１に供給する。
このＡＤ変換器３１１は、複合ビデオ信号を表わすディ
ジタル・サンプルをクロック信号ＣＫで決まる時点にお
いて発生する。これらのディジタルの複合ビデオ信号は
、同期分離回路３１２に供給される。この回路３１２は
、例えば、複合ビデオ信号の水平ライン同期信号成分を
表わす信号Ｈ５ＹＮＣを発生する。この信号Ｈ５ＹＮＣ
は、位相比較器３１４の第１の入力端子に供給される。
内部的に発生される水平ライン同期信号Ｈ３は、位相比
較器３１４の第２の入力端子に供給される口信号）（Ｓ
を発生する回路については、以下に説明する。
位相比較器３１４は、例えば、“符号出力および大きさ
出力を発生するディジタルの位相比較器回路”という名
称の米国特許第４，５０６，１７５号明細書に開示され
ている回路と同様のものでよい。
位相比較器３１４により発生される信号は、例えば、ノ
クルス信号Ｈ８ＹＮＣおよびＨ８の各前縁間の時間遅延
に対応するものである。この信号は、Ｈ８ＹＮＣＡ’ル
スの前縁がＨＳ　）４ルスの前縁より先に生じると正の
値をとり、Ｈ８ＹＮＣパルスの前縁がＨＳパルスの前縁
よυ後に生じると負の値をとる。
位相比較器３１４により発生される信号は、低域通過フ
ィルタ３１６に供給される。フィルタ３１６は、ＰＬＬ
　３００のループフィルタである。フィルタ３１６から
発生される低域通過の濾波を受けた位相差信号は、ディ
ジタル・アナログ変換器（ＤＡＣ，以下、ＤＡ変換器と
いう。）３１８に供給される。このＤＡｆｉ換器３１８
は、濾波済みの位相差信号を表わすアナログの電位値を
発生し、この値を電圧制御発振器（以下、ＶＣＯと略す
。）３２０に水平ライン周波数で供給する。
通常の設計のＶＣＯ３２０は、サンプリング・クロック
信号ＣＫを発生する。ＶＣＯ３２０は、はぼＲｘ　八な
る自走周波数を有するように同調される。この実施例に
おいて、Ｒは、色副搬送波周波数の倍数に近い、水平ラ
イン周波数への高調波の順序数である。例えば、ＮＴＳ
Ｃ方式の場合、標準信号についての色副搬送波信号の周
波数ｆｓｃは、水平ライン周波数の差の４５５番目の高
調波であシ、サンプリング・クロック信号の周波数ｆｃ
Ｋは、通常、色副搬送波信号の周波数の４倍である。従
って、この実施例で使われるｖＣＯは、水平ライン周波
数の約９１０倍（Ｒ＝９１０）の自走周波数を有する。
ＶＣＯ３２０の出力信号は、ＲｘｆＨに等しい周波数ｆ
ＣＫを有する方形波のクロック信号ＣＫを発生するシー
ミツト・トリが一回路３２１に供給される。信号ＣＫは
、分周器３２２に供給される。分周器３２２は、信号Ｃ
Ｋの周波数をＲで割シ、八にほぼ等しい周波数を有する
信号Ｈ８を発生する。
先に説明したように、信号Ｈ８は、位相比較器３１４の
第２の入力端子に供給される。
分周器３２２は、例えば、９１０の計数値になるとリセ
ットされるように構成される１０ビツトのカウンタ（図
示せず）を含んでいる。分周器３２２は、このカウンタ
に結合され、バースト期間の始まりと終わシに対応する
計数値を検出し、各水平ライン期間における計数値によ
って決まる時間間隔を測るバースト・ダート信号ＢＧを
発生する回路要素（図示せず）も含んでいる。
ＰＬＬ　３００は、非標準信号の変化するライン周波数
に追従するクロック信号ＣＫを発生し、ラインからライ
ンでほぼ一定数のサンプリング・クロック・ノヤルスを
発生させる。この実施例において、位相比較器３１４、
低域通過フィルタ３１８、ＤＡＤ換器３１８、ＶＯＣ３
２０、’／−ミツト・トリガー回路３２１、および分周
器３２２の利得係数は、フィルタの時定数が約１５水平
ライン期間であシ、減衰定数が２となるように選定され
る。
これらの利得係数は、ＰＬＬに使われる回路要素によっ
て決まシ、位相ロックループの設計分野の当業者は、容
易に計算することができる。利得値、減衰定数およびＰ
ＬＬの時定数間の関係に関する説明については、１９５
３年８月に発行された、アイ・アール・イーのプロシー
ディング（Ｐｒｏｃｅｅｄｉｎｇｓｏｆ　ｔｈｅ　ＩＲ
Ｅ　）の第１０４３頁−第１０４８頁に掲載された、グ
ルーエン・ダブりｍ−・ジェイ（Ｇｒｕｅｎ　、　Ｗ、
Ｊ・）氏による１自動周波数制御による同期理論（Ｔｈ
ｅｏｒｙ　ｏｆ　ＡＦＣ５ｙｎｃｈｒｏｎｉｚａｔｉｏ
ｎ　）”という論文を参照されたい。
信号源３１０からの複合ビデオ信号は、Ｙ／Ｃ分離回路
３３０にも供給される。分離回路３３０は、例えば、複
合ビデオ信号からルミナンス帯域信号成分とクロミナン
ス帯域信号成分とをそれぞれ分離する低域通過フィルタ
および帯域通過フィルタを含んでいる。これらのルミナ
ンス帯域信号およびクロミナンス帯域信号は、分離回路
３３０の出力バスＹＢおよびＣＢにそれぞれ得られる。
分離されたクロミナンス帯域信号成分は、乗算器３３２
および３３４に供給される。この乗算器３３２および３
３４は、ＰＬＬ　３５０により発生される信号を使って
、クロミナンス信号を直角位相関係にある２つのベース
バンドの色差信号、例えば、■およびＱに復調する。
色差信号は、位相誤差検出器３３６に供給される。位相
誤差検出器３３６は、例えば、色基準バースト信号を表
わす復調された信号のベクトルの和および基準位相値間
の位相差を表わす出力信号を発生する。位相誤差検出器
３３６は、例えば、バースト期間の間、ベースバンドの
工およびＱのサンプル値を別々に累積し、またＩおよび
Ｑのサンプルのサンプリング時点に対するバースト信号
の位相を表わす値を発生するために、累積された工の値
を、累積されたＱの値で割る回路（図示せず）を含んで
いる。これらの値は、所望のバースト位相を表わす基準
値から引き算され、ＰＬＬ　３５０を制御する位相誤差
値を発生する。検出器３３６から発生される位相誤差値
は、水平ライン期間につき１サンプルの割合で低域通過
フィルタ３３８に供給される。低域通過フィルタ３３８
は、ＰＬＬ３５０のループフィルタである。フィルタ３
３８は、ＰＬＬ３００から発生される信号Ｈ３によりク
ロック制御される。
低域通過フィルタ３３８から発生される濾波済みの位相
差信号は、ＤＡｉ換器３４０に供給される。ＤＡ変換器
３４０は、信号Ｈ３によりクロック制御され、　ＶＣＯ
３４２に対するアナログの制御信号を発生する。通常設
計のＶＣＯ３４２は、共振水晶３４３を含んでいる。こ
の共振水晶３４３によ５、ＶＣＯ３４２が、色副搬送波
周波数ｆｓｃにほぼ等しい自走周波数を有するようにさ
れる。ＤＡ変換器３４０から発生される濾波済みの位相
差信号の制御の下に、ＶＣＯ３４２は、バースト期間の
間、復調された工およびＱの色差信号間の位相関係の変
化に追従するように周波数を変える再生副搬送波信号を
発生する。ＶＣＯ３４２から発生される再生副搬送波信
号は、サンプリング・クロック信号ＣＫによりクロツク
制御されるＡＤ変換器３４４によりディジタル化される
。本発明の第１の実施例において、ＡＤ変換器３４４は
、乗算器３３４およびＲＯＭ　３４８に直接供給される
再生色副搬送波信号を表わす８ビツトのサンプルを発生
する。トラッキングフィルタ３４６（図示せず）は、こ
の実施例では使われない。サンプリング・クロック信号
ＣＫによりクロツク制御されるＲＯＭ３４８は、ＡＤ変
換器３４４から発生され、５ＩＮ（２πｆｓｏｔ）で表
わされるディジタル信号を、Ｃ０８（２πｆ８ｃｔ）で
表わされ、直角位相関係にあるディジタル信号に変換す
る。ＲＯＭ　３４８から発生される信号は、乗算器３３
２に供給される。乗算器３３２および３３４は、Ｙ／Ｃ
分離回路３３０から発生されるクロミナンス信号に、Ｒ
ＯＭ　３４８およびＡＤ変換器３４４からそれぞれ供給
される直角位相関係にある信号を掛け、ベースバンドの
ＩおよびＱの色差信号をそれぞれ発生する。
ＶＣＯ３４２から発生される再生副搬送波信号の周波数
は、実質的にクロック周波数ＣＫに左右されないから、
乗算器３３２および３３４から発生される工およびＱの
色差信号は、クロック信号ＣＫの周波数の不安定性に関
係する歪みを実質上受けない。この減少された歪みは、
ＰＬＬシステムに含まれるＤＡ変換器３４０およびＡＤ
変換器３４４によって達成される。先に説明した本発明
の実施例において、ＤＡ変換器３４０は、低域通過フィ
ルタ３３８から発生される信号の上位４ビツトを、ＶＣ
Ｏ３４２に対するアナログの制御信号Ｋｉ換し、ＡＤｆ
ｉ換器３４４は、ＶＣＯ３４２から発生される再生副搬
送波信号を、８ビツトのディジタル・サンプルに変換す
る。
本発明の第２の実施例において、ＡＤ変換器３４４の量
子化解像度は、例えば、ＡＤ変換器３４４と、乗算器３
３４およびＲＯＭ　３４８との間にトラッキングフィル
タ３４６を挿入することにより、８ビツトから４ビツト
に減少される。トラッキングフィルタ３４６は、位相お
よび周波数の変化に正確に追従する一方、正弦波信号の
解像度を４ビツトから８ビツトに増加する。４ビツトの
ＡＤ変換器は、８ビツトのＡＤ変換器が２５６個の比較
器を使用するのとは対照的に、１６個の比較器を使うだ
けであるから、本発明の第２の実施例は、コスト面でよ
り効果がある。
ここで使っているように、′トラッキングフィルタ”と
いう用語は、はぼ一定の帯域幅および可変の中心周波数
を有する周波数応答特性のフィルタを意味する。
第４図は、トラッキングフィルタ３４６として使われる
ディジタルＰＬＬのブロック図である。
ＶＣＯ３４２から発生されるアナログ信号を表わす４ビ
ツトのディジタル・サンプルは、位相比較器４１０の一
方の入力Ｉ−トに供給される。位相比較器４１０は、例
えば、通常の４ビツトの乗算器であり、このディジタル
・サンプルと、ＲＯＭ　４２２から発生されるＰＬＬの
出力信号の上位４ビツトとを比較する。位相比較器４１
０の出方信号は、トラッキングフィルタ３４６の出力信
号およびＡＤ変換器３４４から発生される基準信号間の
位相差を表わすディジタル信号である。この位相差信号
ハ、ＰＬＬのループフィルタであるフィルタ４１２に供
給される。フィルタ４１２は、位相比較器４１０かも発
生される信号により占有される周波数の帯域に亘って低
域通過の周波数応答特性を示す。フィルタ４１２から発
生される濾波済みの位相差信号は、加算器４１４に結合
され、ここで、ディジタル値供給源４１６から発生され
る一定の増分値Ｋに加えられる。加算器４１４から発生
されるディジタル信号は、入力増分信号としてＤＴＯ４
３０に供給される。ＤＴＯ４３０は、第２Ａ図−第２Ｃ
図に関連して説明したＤＴＯと同様な動作を行なう。入
力増分信号は、加算器４１８において、レジスター４２
０中の値に入力増分を繰シ返し加えることにより、レジ
スター４２０中に累積される。レジスター４２０は、一
定のビット数を有するから、周期的にオーバーフローし
、従って、鋸波形に類似する周期的出力信号を発生する
。この出力信号は、例えば、２πラジアンに正規化され
るレジスター４２０かも発生されるアドレス値の正弦を
発生するようにプログラムされているＲＯＭ４２２に供
給される。ＲＯＭ　４２２は、８ビツトの解像度を有す
るディジタル信号を発生する。先に説明したように、こ
の信号の上位４ビツトは、フィードバラクルージを完成
するために位相比較器４１０の入力部分に供給される。
前記の例において、レジスター４２０は、例えば、２０
ビツトのレジスターであシ、Ｋの値は、例えば、２　、
すなわち、２６２．１４４である。
本発明のこの実施例において、低域通過フィルタ４１２
から発生される値は、濾波された位相差の値がディジタ
ル値２　に対応するように正規化される。
この実施例において、ディジタルＰＬＬの種々の構成要
素部の利得係数は、約１５の水平ライン期間のループ時
定数を達成するように選定される。
この時定数は、クロック信号ＣＫに関連するＤＴＯ４３
０から発生される信号中の如何なる周波数の不安定性だ
けでなく、ＡＤ変換器３４４から発生される信号におけ
る位相および周波数の変化に、ＰＬＬが追従するのに十
分である。また、この時定数は、ＡＤ変換器３４４から
発生される４ビツトのサンプルを十分な数だけ累積し、
８ビツトの量子化解像度を有する出力信号を発生するの
に十分な長さである。
【図面の簡単な説明】
第１図は、従来技術による位相ロックループのブロック
図である。 第２Ａ図は、第１図に示す位相ロックループで使われる
従来技術によるディジタル発振器のブロック図であシ、
第２Ｂ図および第２Ｃ図は、このディジタル発振器の動
作を説明するのに有用な波形図である。 第３図は、本発明を具体化するディジタル・テレビジョ
ン受像機の一部のブロック図である。 第４図は、第３図に示すディジタル・テレビジョン受像
機の一部分に使われるトラッキングフィルタのブロック
図である。 ３３６・・・位相誤差検出器、３４０・・・ディジタル
・アナログ変換器（ＤＡＣｓ　ｐ　Ａ変換器）、３４２
・・・電圧制御発振器（ＶＣＯ）、３４４・・・アナロ
グ・ディジタル変換器（ＡＤＣ，ＡＤ変換器）、３４６
・・・トラッキングフィルタ。

Claims (1)

    【特許請求の範囲】
  1. （１）周波数不安定性を示すクロック信号源を含むディ
    ジタル信号処理システムにおける位相ロックループ・シ
    ステムであって、 アナログの制御信号に応答して可変周波数の振動信号を
    発生するアナログの可変発振器と、前記可変発振器に結
    合され、前記クロック信号によって決まる時点において
    前記振動信号を表わすＮビット（但し、Ｎは１より大き
    い整数である。）のディジタル・サンプルを含んでいる
    ディジタル信号を発生するアナログ・ディジタル変換器
    を含むディジタル化手段と、 前記アナログ・ディジタル変換器に結合され、前記ディ
    ジタル化手段により発生される信号および基準信号間の
    位相差に比例するディジタル信号を発生する位相比較手
    段と、 前記位相比較手段から発生されるディジタル信号に応答
    し、前記位相比較手段から発生される信号が予め定めら
    れる値に収束する傾向の方向に前記振動信号の周波数を
    変えるように前記可変発振器を条件づける前記アナログ
    の制御信号を発生するディジタル・アナログ変換手段を
    含んでいる位相ロックループ・システム。
JP62131995A 1986-05-30 1987-05-29 位相ロックル−プ・システム Pending JPS6310823A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US868567 1986-05-30
US06/868,567 US4686560A (en) 1986-05-30 1986-05-30 Phase locked loop system including analog and digital components

Publications (1)

Publication Number Publication Date
JPS6310823A true JPS6310823A (ja) 1988-01-18

Family

ID=25351933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62131995A Pending JPS6310823A (ja) 1986-05-30 1987-05-29 位相ロックル−プ・システム

Country Status (10)

Country Link
US (1) US4686560A (ja)
EP (1) EP0247891B1 (ja)
JP (1) JPS6310823A (ja)
KR (1) KR960001313B1 (ja)
AT (1) ATE91832T1 (ja)
AU (1) AU597665B2 (ja)
CA (1) CA1257381A (ja)
DE (1) DE3786605T2 (ja)
ES (1) ES2041684T3 (ja)
FI (1) FI89433C (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694327A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop
MY102145A (en) * 1986-08-26 1992-04-30 Nippon Denki Home Electronics Digital color demodulator.
US4858142A (en) * 1987-08-05 1989-08-15 Tektronix, Inc. Digitizer effective resolution measurement system using sinewave parameter estimation
US4817150A (en) * 1987-08-31 1989-03-28 Rca Licensing Corporation Oscillator frequency control arrangement for a stereo decoder
NL8800557A (nl) * 1988-03-07 1989-10-02 Philips Nv Kleurentelevisiestandaardidentificatieschakeling.
JPH0770994B2 (ja) * 1989-01-12 1995-07-31 松下電器産業株式会社 位相同期回路
DE3910703A1 (de) * 1989-04-03 1990-10-04 Philips Patentverwaltung Hybrider phasenregelkreis
JP2896901B2 (ja) * 1989-05-26 1999-05-31 アールシーエー トムソン ライセンシング コーポレーション 位相固定された副搬送波再生回路
DE4108415A1 (de) * 1991-03-15 1992-09-17 Thomson Brandt Gmbh Schaltung zum erzeugen eines farbtraegers aus dem farbsynchronsignal
JP3241079B2 (ja) * 1992-02-24 2001-12-25 株式会社日立製作所 ディジタル位相同期回路
JP2850643B2 (ja) * 1992-06-09 1999-01-27 松下電器産業株式会社 ディジタル色信号復調装置
DE4336240A1 (de) * 1993-10-23 1995-04-27 Sel Alcatel Ag Schaltungsanordnung für einen digitalen Phasenkomparator
US5832048A (en) * 1993-12-30 1998-11-03 International Business Machines Corporation Digital phase-lock loop control system
EP0710033A3 (en) * 1994-10-28 1999-06-09 Matsushita Electric Industrial Co., Ltd. MPEG video decoder having a high bandwidth memory
GB2295935B (en) * 1994-12-09 1999-05-12 Plessey Semiconductors Ltd Oscillatory signal generator arrangement
JP3320576B2 (ja) * 1994-12-22 2002-09-03 株式会社東芝 発振回路
US6097440A (en) * 1995-11-17 2000-08-01 Sony Corporation Synchronous processing device
JP3304036B2 (ja) * 1996-04-22 2002-07-22 モトローラ株式会社 ディジタル映像処理装置のクロック発生回路
US5786865A (en) * 1996-06-28 1998-07-28 Zilog, Inc. Apparatus and method for digital amplitude and phase detection
US5760617A (en) * 1996-08-20 1998-06-02 Analog Devices, Incorporated Voltage-to-frequency converter
US5796392A (en) * 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US6704382B1 (en) 1997-07-11 2004-03-09 Tellabs Operations, Inc. Self-sweeping autolock PLL
US6330034B1 (en) * 1997-10-31 2001-12-11 Texas Instruments Incorporated Color phase-locked loop for video decoder
US6747495B1 (en) * 1999-01-21 2004-06-08 Infineon Technologies Ag Low jitter analog-digital locker loop with lock detection circuit
DE10033109C2 (de) * 2000-07-07 2002-06-20 Infineon Technologies Ag Taktsignalgenerator
TW200727591A (en) * 2006-01-06 2007-07-16 Realtek Semiconductor Corp Phase lock loop (PLL) for rapid lock-in
DE102006007094B3 (de) * 2006-02-15 2007-08-16 Infineon Technologies Ag Verfahren zur Synchronisation eines Taktsignals auf ein Referenzsignal und Phasenregelkreis
US8274317B2 (en) * 2009-12-21 2012-09-25 Electronics And Telecommunications Research Institute Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127735A (en) * 1976-04-19 1977-10-26 Nec Corp Irregular control phase synchronous unit
JPS59207746A (ja) * 1983-04-26 1984-11-24 ドイチエ・トムソン−ブラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 安定した固定周波数を発生する回路装置
JPS6171722A (ja) * 1984-09-03 1986-04-12 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 同期回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2059711B (en) * 1979-09-12 1983-07-20 British Broadcasting Corp Digital demodulation or modulation of television chrominance signals
DE3027828A1 (de) * 1980-07-23 1982-03-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Frequenz/phasenregelschleife
US4380742A (en) * 1980-08-04 1983-04-19 Texas Instruments Incorporated Frequency/phase locked loop circuit using digitally controlled oscillator
JPS6051312B2 (ja) * 1981-03-20 1985-11-13 日本ビクター株式会社 水平走査周波数逓倍回路
NL8103437A (nl) * 1981-07-21 1983-02-16 Philips Nv Synchroniseerschakeling voor een televisie-ontvanger.
US4415918A (en) * 1981-08-31 1983-11-15 Rca Corporation Digital color television signal demodulator
US4500909A (en) * 1982-01-21 1985-02-19 Victor Company Of Japan, Ltd. Synchronizing signal generating apparatus
US4447826A (en) * 1982-03-18 1984-05-08 Rca Corporation Digital television receiver automatic chroma control system
NL8204936A (nl) * 1982-12-22 1984-07-16 Philips Nv Demodulatieschakeling voor een gedigitaliseerd chrominantiesignaal.
DE3345142C1 (de) * 1983-12-14 1985-02-14 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Schaltung zur Zeitkompression oder Zeitexpansion eines Videosignals
DE3432314A1 (de) * 1984-09-03 1986-03-13 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum ableiten digitaler farbsignale aus einem analogen fernsehsignal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127735A (en) * 1976-04-19 1977-10-26 Nec Corp Irregular control phase synchronous unit
JPS59207746A (ja) * 1983-04-26 1984-11-24 ドイチエ・トムソン−ブラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 安定した固定周波数を発生する回路装置
JPS6171722A (ja) * 1984-09-03 1986-04-12 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 同期回路

Also Published As

Publication number Publication date
FI872259A (fi) 1987-12-01
EP0247891A2 (en) 1987-12-02
DE3786605T2 (de) 1994-02-17
KR960001313B1 (ko) 1996-01-25
EP0247891A3 (en) 1989-07-05
ES2041684T3 (es) 1993-12-01
KR870011755A (ko) 1987-12-26
AU7339687A (en) 1987-12-03
AU597665B2 (en) 1990-06-07
US4686560A (en) 1987-08-11
FI89433B (fi) 1993-06-15
CA1257381A (en) 1989-07-11
FI872259A0 (fi) 1987-05-22
DE3786605D1 (de) 1993-08-26
EP0247891B1 (en) 1993-07-21
ATE91832T1 (de) 1993-08-15
FI89433C (fi) 1993-09-27

Similar Documents

Publication Publication Date Title
JPS6310823A (ja) 位相ロックル−プ・システム
JP2547563B2 (ja) 安定化装置
JP2547562B2 (ja) 周波数安定化回路
US4700217A (en) Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal
JP2587633B2 (ja) 信号処理装置
KR930011590B1 (ko) Pll 회로
JPH0591522A (ja) デイジタル発振器及びこれを用いた色副搬送波再生回路
JP3304036B2 (ja) ディジタル映像処理装置のクロック発生回路
US5323242A (en) Carrier signal generating circuit in video signal recording/reproducing apparatus
JPH11252580A (ja) ビデオデコーダ及びこれに用いるカラー位相ロックループ
JPS5912048B2 (ja) 標本化パルス発生回路
JPS647556B2 (ja)
JPH08265798A (ja) タイムベースコレクタ回路
JPH01175480A (ja) ディジタルテレビジョン受像機
JPS61161092A (ja) デイジタルテレビジヨン受像機
JPS6260397A (ja) アナログテレビジヨン信号からデイジタルカラ−信号を取り出す回路
JPH02260887A (ja) デジタル移相器