DE69415620T2

DE69415620T2 - Gerät zur automatischen Phasensteuerung

Info

Publication number: DE69415620T2
Application number: DE69415620T
Authority: DE
Inventors: Hirofumi Neyagawa-Shi Osaka-Fu 572 Nakagaki
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-09-13
Filing date: 1994-09-13
Publication date: 1999-05-20
Anticipated expiration: 2014-09-14
Also published as: JPH0787525A; EP0643540A3; DE69415620D1; EP0643540B1; US5631708A; EP0643540A2

Description

Hintergrund der Erfindung

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Einrichtung zur automatischen Phasenregelung, die für die Frequenzwandlung von Chrominanzsignalen in Videokassetten- Aufzeichnungsgeräten (VCR) des Konsumgüterbereiches verwendet wird, die mit einer Video-Farbsignal-Wiedergabefunktion ausgestattet sind.

2. Beschreibung des Standes der Technik

Bei der Chrominanzsignalbearbeitung in Video-Aufzeichnungs- und -wiedergabegeräten des Konsumgüterbereiches wird das Chrominanzsignal für die Aufzeichnung in ein Tiefbandsignal umgewandelt, und während der Wiedergabe wird die Frequenz des Chrominanzsignals wiederhergestellt. Im NTSC-System beträgt die Trägerfrequenz des ins Tiefband gewandelten Chrominanzsignals bei VHS-formatigen Video-Aufzeichnungsgeräten das Vierzigfache der horizontalen Abtastfrequenz und im PAL-System das 40, 125-fache. Die Wiederherstellung des ins Tiefband gewandelten Chrominanzsignals wird automatisch von einer automatischen Phasenregelschleife (nachfolgend APC-Schleife genannt) durchgeführt, die ein Schwingungssignal erzeugt, dessen Frequenz und Phase mit der Trägerwelle des wiedergegebenen, ins Tiefband gewandelten Chrominanzsignals synchronisiert sind. Ein bekanntes Problem bei dieser APC-Schleife wird als Nebenrastung (side lock) bezeichnet, ein Phänomen, bei dem, weil das Burst-Signal ein intermittierendes Signal ist, die APC-Schleife einrastet, obwohl die APC-Schleife auf eine Frequenz regelt, die sich von der Trägerfrequenz des wiedergegebenen, ins Tiefband konvertierten Chrominanzsignals um ein ganzes Vielfaches der Horizontal-Abtastfrequenz unterscheidet.
Eine bekannte automatische Phasenregeleinrichtung wird in JP-A-3-65893 beschrieben, die am 20. Mai 1991 veröffentlicht wurde. Bei dieser Einrichtung wird die Phase der kontinuierlichen Schwingung des Oszillators variabler Frequenz in der APC-Schleife mit der Phase der kontinuierlichen Schwingung des wiedergegebenen, ins Tiefband konvertieren Chrominanzsignals aus der automatischen Frequenzregelschleife (nachfolgend AFC-Schleife genannt) verglichen, um festzustellen, ob die APC-Schleife in eine Nebenrastung eingetreten ist, und ob, wenn dies so ist, für die Schwingungsfrequenz des Oszillators variabler Frequenz eine Nebenrastung auf der gegenüber der Trägerfrequenz des wiedergegebenen, ins Tiefband konvertierten Chrominanzsignals höheren Frequenzseite oder der entsprechenden niedrigeren Frequenzseite eingetreten ist. Um eine Korrektur der APC-Schleife aus der Nebenrastungsfrequenz in den korrekten Frequenzsynchronzustand durchzuführen, wird dann dem Oszillator variabler Frequenz ein "Frequenzerhöhungssignal" oder "Frequenzverringerungssignal" zugeführt.
Für die Durchführung des genannten Verfahrens muß jedoch eine AFC-Schleife eine Schaltung zum Erkennen einer Nebenrastung enthalten, was die Komplexität der Schaltung erhöht. Die Nebenrastung-Korrekturschaltung umfaßt außerdem eine Schleife, die aus einem Oszillator variabler Frequenz, einem Phasenkomparator und einem Frequenz-Nichtsynchron-Detektor besteht; weiterhin ist Verarbeitungszeit erforderlich, um eine Korrektur der APC-Schleife aus dem Nebenrastungszustand in den normalen Synchronisationszustand durchzuführen.
Ein weiteres Problem mit der APC-Schleife liegt darin, daß bei einer schnellen und plötzlichen Veränderung der Trägerfrequenz des wiedergegebenen, ins Tiefband konvertierten Chrominanzsignal während besonderer Video-Wiedergabemodi die APC-Schleife sich vom Synchronzustand absetzt und das Chrominanzsignal nicht normal reproduziert wird, bis der Synchronzustand wiederhergestellt ist (d. h. während des vorübergehenden Asynchronzustandes beim Synchronisationsprozeß). Allgemein gesprochen besteht dieser Synchronisationsprozeß aus einem Frequenzsynchronisationsprozeß und einem Phasensynchronisationsprozeß, und die zur Resynchronisation erforderliche Zeit hängt von dem Übergangsverhalten ab, das von der natürlichen Frequenz und dem Dämpfungsfaktor der APC-Schleife bestimmt wird. Es ist auch bekannt, daß sich bei einer Veränderung von natürlicher Frequenz und Dämpfungsfaktor der APC-Schleife zur Verbesserung des Übergangsverhaltens die Eigenschaften des Synchronzustandes im Dauerbetrieb, eingeschlossen Stör- und Jittercharakteristika, verschlechtern.

Zusammenfassung der Erfindung

Es ist darum eine Aufgabe der vorliegenden Erfindung, eine Einrichtung zur automatischen Phasenregelung zu schaffen, bei der ein verhältnismäßig einfacher Schaltungsaufbau ohne automatische Frequenzregelschleife den Frequenzsynchronisationsprozeß sowie Fehlfunktionen wie Nebenrastung der automatischen Phasenregelschleife erkennt, die Synchronfrequenz sofort korrigieren und das Übergangsverhalten ohne Minderung des Dauerzustandverhaltens der APC-Schleife verbessern kann.
Zur Lösung dieser Aufgabe umfaßt eine Einrichtung zur automatischen Phasenregelung nach der vorliegenden Erfindung die Merkmale des Anspruches 1.
Mit der beanspruchten automatischen Regeleinrichtung ist es mit einer verhältnismäßig einfachen Schaltung ohne Verwendung einer AFC-Schleife möglich, Frequenz-Nichtsynchronzustände sowie Fehlfunktionen, einschließlich Nebenrastung, der APC-Schleife zu erkennen und zu korrigieren. Aufgrund der sofortigen vollständigen Durchführung dieses Korrekturvorganges wird das Übergangsverhalten der APC-Schleife ebenfalls verbessert.

Kurzbeschreibung der Zeichnungen

Zum besseren Verständnis der vorliegenden Erfindung wird diese nachfolgend detailliert beschrieben, wobei die Beschreibung auf die beigefügten Diagramme Bezug nimmt:
Fig. 1 zeigt ein Blockschaltbild des Aufbaus einer Einrichtung zur automatischen Phasenregelung nach der ersten Ausführungsform dieser Erfindung;
Fig. 2 zeigt ein Blockschaltbild eines Details eines in Fig. 1 dargestellten Oszillators variabler Frequenz
Fig. 3A, 3B und 3C sind Diagramme von Wellenformen der Ausgangswelle des in Fig. 2 dargestellten Oszillators variabler Frequenz;
Fig. 4A, 4B und 4C sind Diagramme von Wellenformen verschiedener Signale der Schaltung nach Fig. 1;
Fig. 5 zeigt ein Vektordiagramm, das insbesondere eine Phase θ eines erkannten Burst-Signals darstellt;
Fig. 6A und 6B sind Diagramme von Wellenformen von Signalen der Schaltung nach Fig. 1;
Fig. 7 zeigt ein Blockschaltbild mit einem Detail eines in Fig. 1 dargestellten Detektors;
Fig. 8 zeigt ein Blockschaltbild des Aufbaus einer Einrichtung zur automatischen Phasenregelung nach einer zweiten Ausführungsform der Erfindung und
Fig. 9 zeigt ein Blockschaltbild eines Details eines in Fig. 8 dargestellten Detektors.

Beschreibung bevorzugter Ausführungsformen

Nachfolgend wird die erste Ausführungsform einer Einrichtung zur automatischen Phasenregelung nach der Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben; Fig. 1 ist ein Blockschaltbild, das den Aufbau einer Einrichtung zur automatischen Phasenregelung nach dieser Ausführungsform darstellt.
In dieser Figur wird die automatische Phasenregelschleife (APC-Schleife) durch eine Chrominanzsignalquelle 20 mit einem Tiefpaßfilter, einer Luminanzsignalquelle 21 mit einem Hochpaßfilter und einem Horizontal-Sync-Impulsseparator 22 (H-Sync) gebildet. Außerdem weist die APC-Schleife einen Frequenzwandler 1, ein Tiefpaßfilter 2, ein Burst-Gate 3, einen Phasendifferenzdetektor 4, ein Schleifenfilter 5 sowie einen Oszillator 6 variabler Frequenz auf.
Schleifenfilter 5 ist ein Sekundärschleifenfilter mit einem Integrator 5g, Multiplikationseinrichtungen 5b und 5f und einer Addiereinrichtung 5a. Der Integrator 5g umfaßt eine Addiereinrichtung 5c, einen Schalter 5d und D-Flip-Flop 5e. Die Addiereinrichtung 5a addiert vorzugsweise Daten von 5b und von 5f und addiert weiterhin die Summe dieser beiden Daten zu einem vorbestimmten konstanten Wert, um freilaufende Schwingungen des Oszillators 6 zu bewirken.
Nach der vorliegenden Erfindung enthält die APC-Schleife außerdem einen Frequenz-Nichtsynchron-Detektor 9, um den nichtsynchronen Zustand der Frequenz und Funktionsfehler der APC-Schleife zu erkennen; eine Zähleinrichtung 7 sowie einen Rechner 8. Diese Schaltungen 7, 8 und 9 bilden eine Schaltung zur Korrektur von Fehlfunktionen der APC-Schleife und von Frequenz-Nichtsynchron-Zuständen.
Die Betriebsweise der wie beschrieben aufgebauten Einrichtung zur automatischen Phasenregelung nach der vorliegenden Erfindung wird nachfolgend beschrieben.
Ein Wiedergabe-Videosignal in digitaler Form wird der Chrominanzsignalquelle 20 zugeführt, die dann ein Chrominanzsignal S1, wie in Fig. 4A dargestellt, erzeugt, das im NTSC-System eine Trägerwellenfrequenz von 40fH (fH stellt eine Frequenz eines Horizontal-Sync-Impulses dar) hat und im PAL-System 40, 125fH. Das Wiedergabe-Videosignal wird ebenfalls der Luminanzsignalquelle 21 zugeführt, die daraufhin das Luminanzsignal erzeugt. Unter Verwendung des Luminanzsignals trennt und erzeugt der Sync-Impulsseparator 22 H-Sync-Impulse mit einer Impulsperiode von 1 H.
Es wird darauf hingewiesen, daß die 1 H-Impulsperiode der H-Sync-Impulse vom Sync-Impulsseparator 22 im strengen Sinne nicht konstant ist, weil das Wiedergabesignal des Video-Aufzeichnungsgerätes Jitter enthält, wie sie beispielsweise durch die Schwankungen der Bandgeschwindigkeit verursacht werden.
Unter Verwendung der Sinuswelle mit einer Frequenz von 40fH des Oszillators 6 variabler Frequenz konvertiert der Frequenzwandler 1 das Chrominanzsignal S1 und trennt es in R-Y-Basisbandsignal und B-Y-Basisbandsignal. Um den Frequenzwandler 1 zweckmäßig betreiben zu können, ist es erforderlich, Frequenz und Phase der Trägerwelle des Chrominanzsignals S1 mit Frequenz und Phase der Sinuswelle vom Oszillator 6 variabler Frequenz abzustimmen. Es wird nachfolgend beschrieben, wie diese Abstimmung mit der vorliegenden Erfindung durchgeführt wird.
R-Y-Basisbandsignal und B-Y-Basisbandsignal vom Frequenzwandler 1 werden dem Tiefpaßfilter 2 zugeführt, das unnötige Frequenzkomponenten entfernt und das digitale Basisband-Chrominanzsignal demoduliert. Das Tiefpaßfilter 2 erzeugt dann ein R-Y-Signal S2 und B-Y-Signal S3, wie dies aus den Fig. 4B und 4C hervorgeht. Wie in Fig. 4B dargestellt, enthält das R-Y-Signal S2 ein Burst-Signal mit der Amplitude Br. In ähnlicher Form weist Fig. 4C auf, daß das B-Y-Signal S3 ein Burst-Signal mit der Amplitude -Bb enthält. Durch die Verwendung von Burst-Gate- Impulsen werden die Burst-Signale am Burst-Gate 3 extrahiert. Die extrahierten Burst-Signale werden dem Phasendifferenzdetektor 4 zugeführt, der eine Phase θ eines kombinierten Burst-Signals erkennt. In Fig. 5 ist zu erkennen, daß das R-Y- Signal und B-Y-Signal eine Phasendifferenz von 90º haben, so daß das kombinierte Burst-Signal eine Vektorsumme von Burst-Signalen Br und -Bb darstellt.
Die Phasendifferenz zwischen der Phase der Trägerwelle im Signal S1 und der Phase der Sinuswelle vom Oszillator 6 variabler Frequenz kann mit Hilfe der Phase des kombinierten Burst-Signals festgestellt werden. Beim NTSC-System wäre die Phasendifferenz Null, wenn die Phase des kombinierten Burst-Signals 180º beträgt. Die Phasendifferenz kann also ausgedrückt werden durch 180º - θ.
Im PAL-System sollte die Phase des kombinierten Burst-Signals gleich 135º und 225º für die alternierenden Zeilen sein, um zwischen der Phase der Trägerwelle im Signal S1 und der Phase der Sinuswelle vom Oszillator 6 variabler Frequenz eine Phasendifferenz von Null zu erreichen. In diesem Fall ist die Phasendifferenz durch 135º - θa und 225º - θb für die alternierenden Zeilen auszudrücken. Der Durchschnitt der Phasendifferenzen in zwei aufeinanderfolgenden Zeilen wird ausgedrückt durch 1/2(135º - θa + 225º - θb) = 180º - 1/2(θa + θb).
Handelt es sich um das NTSC-System, wird das Phasendifferenzdatum 180º - θ der Addiereinrichtung 5c zugeführt und ebenfalls der Multiplikationseinrichtung 5b, wo das Phasendifferenzdatum 180º - θ mit einem vorbestimmten Koeffizienten multipliziert wird. Ähnlich wird beim PAL-System verfahren. Schalter 5d ist normalerweise in der in Fig. 1 dargestellten Weise geschaltet, so daß die Summe der Addiereinrichtung einem Dateneingang des Flip-Flop 5e zugeführt wird. Dieses Flip-Flop 5e erzeugt ein integriertes Datum, das wieder in die Addiereinrichtung 5c eingegeben wird und ebenso in die Multiplikationseinrichtung 5f, wo das integrierte Datum mit einem vorbestimmten Koeffizienten multipliziert wird. Das neue Phasendifferenzdatum, das der Addiereinrichtung 5c vom Phasendifferenzdetektor 4 zugeführt wird, wird mit dem vorher gespeicherten und integrierten Phasendifferenzdatum des Flip-Flops 5e addiert. Dann addiert die Addiereinrichtung 5a das neu erzielte Phasendifferenzdatum, das mit einem vorbestimmten Koeffizienten multipliziert wurde, mit dem mit einem vorbestimmten Koeffizienten multiplizierten integrierten Phasendifferenzdatum, und das Summensignal wird als Regelsignal des Oszillators 6 variabler Frequenz ausgegeben.
Nachfolgend wird der Zustand betrachtet, in dem Frequenz und Phase der APC- Schleife mit der Trägerwelle des wiedergegebenen, ins Tiefband konvertierten Farbsignals synchronisiert wird. In diesem Zustand ist der Phasenfehlersignalausgang vom Phasenfehlerdetektor 4 gleich Null und das Phasenfehler-Proportionalsignal, das die Koeffizienten-Multiplikationseinrichtung 5b erzielt, ist ebenfalls gleich Null. Darum wird das Phasenfehler-Integrationssignal dem Oszillator 6 als ein der Differenz der Schwingungsfrequenz des Oszillators 6 und der Trägerfrequenz des wiedergegebenen, ins Tiefband konvertierten Farbsignals äquivalentes Regelsignal zugeführt. Das heißt, das Ausgangsignal der Integrationsschaltung 5g regelt die Schwingungsfrequenz des Oszillators 6 variabler Frequenz. Daraus ergibt sich, daß es durch die Verwendung des Ausgangsignals der Integrationsschaltung 5g möglich ist, den Synchronisationszustand der APC-Schleifenfrequenz zu überwachen. Da weiterhin die Trägerfrequenz des ins Tiefband konvertierten Farbsignals im NTSC-System gleich 40fH ist und 40, 125fH im PAL-System, kann die Schwingungsfrequenz, die vom Oszillator 6 variabler Frequenz im normalen Synchronisationszustand ausgegeben wird, durch die Bestimmung der Horizontal- Abtastfrequenz des wiedergegebenen Signals erkannt werden, womit der Wert, der von der Integrationsschaltung 5g ausgegeben werden sollte, erkannt ist.
In den Fig. 6A und 6B ist ein Beispiel für Signale S4 und S5 während des Überganges vom nichtsynchronen in den synchronen Zustand dargestellt.
In Fig. 2 ist ein Detail des Oszillators 6 variabler Frequenz dargestellt, das einen Integrator 6b sowie einen Sinuswellengenerator 6a enthält. Nachdem der Oszillator 6 stabilisiert ist, integriert der Integrator 6b das Datum des konstanten Wertes aus der Addiereinrichtung 5a und läuft nach dem Erreichen eines vorbestimmten Wertes über. So erzeugt der Integrator 6b, wie aus Fig. 3B hervorgeht, ein Sägezahnsignal mit einer Frequenz, die gleich 40fH ist. Das Sägezahnsignal wird dem Sinuswellengenerator 6a zugeführt, wo das Sinuswellensignal mit der Frequenz von 40fH erzeugt wird, was in Fig. 3A dargestellt ist.
Bei der hier beschriebenen Schaltung ergibt sich ein Problem, wenn sich im Betrieb die Rückkopplungsschaltung in einem Zustand der sogenannten Nebenrastung stabilisiert. Im Zustand der Nebenrastung ist die Frequenz der Trägerwelle 40fH, aber der Oszillator 6 variabler Frequenz kann Sinuswellen mit der Frequenz 39fH oder 41fH erzeugen, ohne daß am Phasendifferenzdetektor 4 eine Phasendifferenz erkannt wird. Es sind Schaltungen 7, 8 und 9 vorgesehen, um den Nebenrastungszustand zu erkennen und den Oszillator 6 so zu korrigieren, daß er Sinuswellen mit der Frequenz 40fH erzeugt, was nachfolgend beschrieben wird.
Der Integrator 6b integriert das konstante Signal aus der Addiereinrichtung 5a und erzeugt ein allmählich ansteigendes Signal, wie in Fig. 3B dargestellt. Bei der bevorzugten Ausführungsform wird zur Integration eine vorbestimmte Abtastfrequenz des Digitalsignals verwendet, die viel höher ist als die Frequenz 40fH. Das integrierte Ergebnis wird ebenfalls durch ein digitales Signal gegeben. In diesem Fall wird, wie Fachleuten ohne weiteres ersichtlich ist, das höchstwertige Bit (MSB) des integrierten Ergebnisses so sein, daß es nur einmal während eines Integrationszyklus von "0" nach "1" wechselt, wie in Fig. 3C dargestellt. Nach jedem Integrationszyklus werden alle Bits, einschließlich des MSB, auf Null zurückgestellt und können den konstanten Wert des nächsten Zyklus integrieren. Der Integrator 6B wird nachfolgend näher beschrieben.
Die tatsächlichen Ausgangsignale des Integrators 6b sind diskrete Digitalsignale, sind jedoch in Fig. 3B der Einfachheit halber als fortlaufendes Wellensignal dargestellt. Der Integrator 6b gibt eine sägezahnförmige periodische Welle aus, weil die Schaltung überläuft, wenn ein oberer Grenzwert, der von der Ausgangbitzahl des Integrators 6b bestimmt wird, überschritten wird. Diese periodische Welle entspricht der Phase des Oszillationssignals, das vom Oszillator 6 variabler Frequenz ausgegeben wird, und ein Zyklus entspricht Phase Null bis Phase 2π. Das MSB im Phasensignal verändert sich nur einmal pro Zyklus von 0 nach 1. Schwingt der Oszillator 6 variabler Frequenz beispielsweise mit 40 fH, ändert sich der Wert des MSB von 0 nach 1 vierzigmal während einer Horizontalabtastperiode. Deshalb ist durch ein Zählen der Anzahl von Wechseln zwischen zwei aufeinanderfolgenden H- Sync-Impulsen die Schwingungsfrequenz des Oszillators 6 variabler Frequenz zu erfahren. Außerdem ändert sich der Wert des n-ten Bits unterhalb der MSB-Wechsel pro Zyklus 2N Mal von 0 nach 1. Durch ein Zählen der Wechsel des Wertes des niedrigeren Bits von 0 nach 1 kann die Schwingungsfrequenz des Oszillators 6 mit noch genauerer Präzision festgestellt werden. Da die Trägerfrequenz des ins Tiefband konvertieren Chrominanzsignals im NTSC-System 40fH und 40, 125fH im PAL-System ist, wie oben beschrieben wurde, kann festgestellt werden, ob die APC-Schleife mit der Trägerfrequenz des wiederzugebenden, ins Tiefband konvertierten Chrominanzsignals korrekt synchronisiert ist.
Das MSB-Datum des Integrationsergebnisses wird dem Frequenz-Nichtsynchron- Detektor 9 zugeführt.
In Fig. 7 ist dargestellt, daß der Frequenz-Nichtsynchron-Detektor 9 einen Flankendetektor 9a enthält, um die Vorderflanke (die Flanke, bei der der Wert von "0" nach "1" wechselt) des MSB-Datums aus dem Integrator 6b zu erkennen; sowie eine Zähleinrichtung 9b zum Zählen der festgestellten Flanken; eine 8H-Zähleinrichtung zum Zählen einer 8H-Periode mit Hilfe eines H-Sync-Impulses, und einen Komparator 9d zum Vergleichen des Zählergebnisses mit einem vorbestimmten, vom Referenzgenerator 9e ausgegebenen Referenzwert. Der vorbestimmte Referenzwert beträgt im Falle des NTSC-Systems 320 und für das PAL-System 321. Für das NTSC-System muß die Trägerwelle 40 Zyklen in 1H Periode aufweisen und im PAL-System 40, 125 Zyklen pro 1H Periode. In 8H Perioden muß also die Trägerwelle 321 Zyklen aufweisen. Der Komparator 9d erzeugt bei einem Nebenrastungszustand oder einem anderen nichtsynchronen Zustand, wenn das in der Zähleinrichtung 9b gezählte Ergebnis nicht gleich dem Referenzwert ist, ein Signal, das einen hohen Pegel anzeigt (HIGH), und ein Signal, das einen niedrigen Pegel anzeigt (LOW), wenn das in der Zähleinrichtung 9b gezählte Ergebnis gleich dem Referenzwert ist. Das Ausgangsignal des Frequenz-Nichtsynchron-Detektors 9 wird dem Schalter 5d zur Steuerung der Schaltposition zugeführt. Der Frequenz-Nichtsynchron-Detektor 9 wird zusammen mit der Zähleinrichtung 7 und dem Rechner 8 wie nachfolgend beschrieben verwendet.
Wieder Bezug nehmend auf Fig. 1 empfängt die Zähleinrichtung 7 H-Sync-Impulse und zählt die Länge der Zeitspanne der 1H Periode des wiedergegebenen Video- Signals mit Hilfe von Taktimpulsen (Frequenz fCK) vom Taktgenerator 23. Wie bereits gesagt, variiert die 1H Periode des wiedergegebenen Video-Signals ent sprechend der Bandgeschwindigkeit. Nach der bevorzugten Ausführungsform zählt die Zähleinrichtung 7 8H Perioden, dividiert das gezählte Ergebnis durch acht und erhält so den Durchschnitt einer 1H Periode.
Der Rechner 8 errechnet ein zu erwartendes integriertes Phasendifferenzdatum S5' (nachfolgend als errechnetes Phasendifferenzdatum S5' bezeichnet), das nach Multiplikation mit dem vorbestimmten Koeffizienten in der Multiplikationseinrichtung 5f für die Erzeugung der Sinuswelle mit einer Frequenz von 40fH im Oszillator 6 variabler Frequenz erforderlich ist.
Anschließend soll die im Rechner 8 durchgeführte Berechnung beschrieben werden. Dabei sind die Parameter wie folgt definiert: C ist das gezählte Ergebnis der Zähleinrichtung 7; fU ist die freischwingende Schwingungsfrequenz des Oszillators 6 variabler Frequenz; Kv ist die Frequenzmodulationsempfindlichkeit, die das Verhältnis zwischen dem Eingangssignal in den Oszillator 6 variabler Frequenz und der Schwingungsfrequenzänderung gegenüber dem Eingangssignal darstellt; und Kf ist der Koeffizient der Koeffizientenmultiplikatoreinrichtung 5f.
Die Frequenz der Sync-Impulse aus dem Wiedergabe-Video-Signal kann durch fCK/C ausgedrückt werden. Die Rechenschritte, die im Rechner 8 zum Erzielen des errechneten Phasendifferenzdatums S5' durchgeführt werden, sind folgende:
Im NTSC-System wird gerechnet
und im PAL-System
Es wird bemerkt, daß der Rechner 8 ohne weiteres mit einem ROM aufgebaut werden kann, in dem die ausgangsignal-äquivalenten Werte S5' des Integrators 5g für jede Zählung C als Daten gespeichert werden und Zählung C die Adresse der Daten im ROM ist.
Im Betrieb wird, wenn der Frequenz-Nichtsynchron-Detektor 9 einen Nebenrastungszustand oder einen anderen nichtsynchronen Zustand erkennt, vom Komparator 9d ein HIGH-Pegelsignal erzeugt. Auf die Weise wird der Schalter 5d aus der in Fig. 1 dargestellten Position in eine andere Stellung geschaltet, so daß der Eingang des Flip-Flops 5e mit dem Ausgang des Rechners 8 verbunden ist. Dann wird das vom Rechner 8 errechnete Phasendifferenzdatum S5' im Flip-Flop 5e gespeichert und wird als neu errechnetes Phasendifferenzdatum S5 abgenommen. Dieses neu errechnete Phasendifferenzdatum S5 wird in der Multiplikationseinrichtung 5f mit einem vorbestimmten Koeffizienten multipliziert und dem Oszillator 6 variabler Frequenz zugeführt. Der Oszillator 6 wird so wieder darauf eingestellt, mit der korrekten, mit der Trägerfrequenz des wiedergegebenen, ins Tiefband konvertierten Chrominanzsignals synchronisierten Schwingungsfrequenz zu schwingen. Daraus ergibt sich, daß die Synchronisationsfrequenz einer APC-Schleife in einem Zustand der Nebenrastung oder einer anderen fehlerhaften Betriebsart sofort korrigiert wird.
Außerdem wird eine APC-Schleife im Frequenzsynchronisationsprozeß sofort in den Zustand einer synchronisierten Frequenz zurückgesetzt und die für den Frequenzsynchronisationsprozeß erforderliche Zeit wird verkürzt. Daher wird das Übergangsverhalten verbessert, ohne daß sich das Verhalten der APC-Schleife im stationären Zustand verschlechtert.
Wenn der Oszillator 6 mit der Produktion von Sinuswellen mit einer Frequenz 40fH beginnt, stellt der Frequenz-Nichtsynchron-Detektor 9 fest, daß der Nebenrastungszustand behoben ist; also wird vom Komparator 9d ein LOW-Pegelsignal erzeugt. Dann wird Schalter 5d in die in Fig. 1 dargestellte Position zurückgesetzt, um die Integration, wenn erforderlich, des Phasendifferenzdatums S4 aus dem Phasendifferenzdetektor 4 mit den bereits im Flip-Flop 5e gespeicherten Daten zu beginnen.
Aus der Beschreibung geht hervor, daß es so möglich ist, die Fehlfunktionen der APC-Schleife sofort zu korrigieren, indem die Einrichtung zur automatischen Phasenregelung ausgerüstet ist mit einer Zähleinrichtung 7 zum Zählen der H-Sync- Impuls-Intervallperioden; einem Rechner 8 zum Errechnen des Wertes, der dem Integrator-Ausgangssignal für die von der Zähleinrichtung 7 eingegangene Zählung äquivalent ist; einem Schalter 5d im Integrator 5g; und einem Detektor 9 zum Erkennen des Frequenzsynchronzustandes und der Nebenrastung oder anderer Funktionsfehlerzustände der APC-Schleife aus der Schwingungsfrequenz des Oszillators 6 variabler Frequenz und indem die Einrichtung zur automatischen Phasenregelung auf eine Weise aufgebaut ist, daß das Ausgangssignal des Rechners 8 auf der Basis des Steuersignalausgangs vom Detektor 9 selektiv als Eingangssignal für den Integrator 5g verwendet wird.
Mit dieser Ausführungsform der Erfindung wird ebenfalls das Übergangsverhalten verbessert und darum wird selbst bei besonderen Wiedergabemodi eine gute Bildqualität erreicht, denn die für die Frequenzsynchronisierung der APC-Schleife erforderliche Zeit wird verkürzt.
In Fig. 8 ist ein Blockdiagramm einer Einrichtung zur automatischen Phasenregelung nach einer zweiten Ausführungsform der Erfindung dargestellt. Die zweite Ausführungsform unterscheidet sich von der ersten darin, daß eine andere Art von Frequenz-Nichtsynchron-Detektor, 10, anstelle des Detektors 9 zum Erkennen des Frequenzsynchronzustandes und von Fehlfunktionen der APC-Schleife verwendet wird. In Fig. 8 sind Komponenten, die in beiden Ausführungsformen gleich sind, durch die gleichen Bezugszeichen gekennzeichnet.
In Fig. 9 ist ein Detail des Frequenz-Nichtsynchron-Detektors 10 dargestellt. Dieser Detektor 10, der den Frequenzsynchronzustand feststellt, enthält eine Subtraktionseinrichtung 10a, eine Absolut-Schaltung 10b, einen Komparator 10c und einen Referenzgenerator 10d. Die Subtraktionseinrichtung 10a errechnet die Differenz zwischen dem integrierten Phasendifferenzdatum S5 aus dem Flip-Flop 5e und dem errechneten Phasendifferenzdatum S5' aus dem Rechner 8. Die Absolut- Schaltung 10b entnimmt der Differenz aus der Subtraktionseinrichtung 10 einen absoluten Wert. Im Referenzgenerator 10d wird vorher ein Referenzwert gespeichert, der einen Grenzwert für die Abweichung vom Sollwert des integrierten Phasendifferenzdatums S5' darstellt.
Liegt das integrierte Phasendifferenzdatum S5 verhältnismäßig nahe am Sollwert für das errechnete Phasendifferenzdatum S5', wird vorausgesetzt, daß der Oszillator 6 variabler Frequenz ein Sinussignal der richtigen Frequenz erzeugt, wie im NTSC-System. In einem solchen Fall wird davon ausgegangen, daß weder ein Zustand der Nebenrastung noch eine andere Fehlfunktion vorhanden ist. Der Komparator 10c erzeugt also LOW-Pegelsignale, um den Schalter 5d in der in Fig. 8 dargestellten Position zu halten.
Unterscheidet sich dagegen das integrierte Phasendifferenzdatum S5 vom errechneten Phasendifferenzdatum S5' um einen den Referenzwert des Referenzgenerators 10d übersteigenden Wert, kann davon ausgegangen werden, daß der Oszillator 6 variabler Frequenz ein Sinussignal mit ungeeigneter Frequenz erzeugt. Dann erzeugt der Komparator 10c ein HIGH-Pegelsignal, um die Schaltposition des Schalters 5d zu ändern.
Die Betriebsweise der so aufgebauten Einrichtung zur automatischen Phasenregelung nach der zweiten Ausführungsform wird nachfolgend beschrieben, wobei besonderes Augenmerk auf den Frequenz-Nichtsynchron-Detektor 10 gelegt wird.
Der Frequenz-Nichtsynchron-Detektor 10 erkennt, ob die APC-Schleife mit der Trägerfrequenz des wiedergegebenen, ins Tiefband konvertierten Chrominanzsignals korrekt synchronisiert ist, indem er das Ausgangsignal des Integrators 5g mit dem Ausgangsignal des Rechners 8 vergleicht. Befindet sich die APC-Schleife im korrekten Frequenzsynchronzustand, dann ist der Wert des Ausgangsignals vom Rechner 8 gleich dem Wert, der vom Integrator 5g gehalten wird. Unterscheiden sich diese Werte stark voneinander, dann erkennt der Detektor 10 eine Frequenz- Nichtsynchronisation oder eine Fehlfunktion der APC-Schleife und steuert den Schalter 5d so, daß dieser das Ausgangsignal des Rechners 8 wählt. Damit wird das Ausgangsignal des Rechners 8 als Ausgangsignal des Integrators 5g eingesetzt, das Ausgangsignal des Schleifenfilters 5 wird sofort wieder auf den Wert des korrekten Frequenzsynchronzustandes gesetzt und der Oszillator 6 schwingt mit einer Frequenz, die mit der Trägerfrequenz des wiedergegebenen, ins Tiefband konvertierten Chrominanzsignals korrekt synchronisiert ist.
Wie bei der ersten Ausführungsform ist es also möglich, Nebenrastungen und andere Fehlfunktionen zu korrigieren und das Übergangsverhalten zu verbessern, ohne das Verhalten im Dauerzustand zu verschlechtern.
Durch die Verwendung des Frequenz-Nichtsynchron-Detektors 10, der das Ausgangsignal des Schleifenfilters 5 mit dem Ausgangsignal des Rechners 8 vergleicht, um auf die für die zweite Ausführungsform beschriebene Weise den Frequenzsynchronzustand der APC-Schleife zu erkennen, ist es möglich, Fehlfunktionen und den Frequenzsynchronisationsprozess der APC-Schleife durch einen einfachen Schaltungsaufbau zu erkennen.
In der ersten und der zweiten Ausführungsform kann der Frequenz-Nichtsynchron- Detektor 9 bzw. 10 als Abweichungsdetektor zum Erkennen einer Abweichung bei den Eingangsdaten für den Oszillator 6 variabler Frequenz gegenüber den Sollwerten dieser Eingangsdaten betrachtet werden.
Offensichtlich kann die so beschriebene Erfindung auf mancherlei Weise variiert werden. Solche Abänderungen gelten nicht als Abweichung vom Geist der Erfindung, und solche Modifikationen, die einer fachlich gebildeten Person offensichtlich sind, gelten als im Bereich der nachfolgenden Ansprüche enthalten.

Claims

1. Einrichtung zur automatischen Phasenregelung mit

einem Horizontal-Sync-Separator zum Erzeugen eines von einem reproduzierten Luminanzsignal getrennten Horizontal-Sync-Signals;

einer Chrominanzsignalquelle (20) zum Extrahieren eines Chrominanzsignals aus einem Wiedergabe-Videosignal und zum Erzeugen eines mit einem Trägersignal modulierten Chrominanzsignals (S1);

variablen Frequenzoszillatormitteln (6) zum Erzeugen eines Wellensignals mit einer von einem Eingangsfrequenz-Steuerdatum bestimmten Frequenz;

Zeitdauer-Zählmitteln (7, 23) zum Zählen einer von dem Horizontal-Sync-Signal bestimmten Einheitszeit;

Rechenmitteln zum Berechnen eines auf der Einheitszeit basierenden Sollfrequenzsteuerdatums;

Frequenzwandlermitteln (1, 2) zur Demodulation des Chrominanzsignals, um durch die Verwendung des Wellensignals das Trägersignal zu entfernen;

Phasendifferenzdetektormitteln (3, 4) zum Erkennen einer Phasendifferenz zwischen dem Wellensignal und dem Trägersignal;

Abweichungsdetektormitteln (9; 10) zum Feststellen einer Abweichung der Frequenzsteuerdaten gegenüber den Sollfrequenzsteuerdaten;

Frequenzsteuerdaten erzeugende Mittel (5) zum Erzeugen von Frequenzsteuerdaten entsprechend der festgestellten Phasendifferenz, wenn die genannte Abweichung unter einem vorbestimmten Wert liegt, und entsprechend den Sollfrequenzsteuerdaten, wenn die genannte Abweichung über dem vorbestimmten Wert liegt.

2. Einrichtung zur automatischen Phasenregelung nach Anspruch 1, bei dem die Rechenmittel

einen Horizontal-Sync-Impulsdetektor (22) zum Feststellen von Horizontal-Sync- Impulsen aus dem Wiedergabe-Videosignal;

eine Zählvorrichtung (7) zum Zählen einer Impulsintervallspanne der festgestellten Horizontal-Sync-Impulse und

einen Rechner (8) zum Berechnen der Sollfrequenzsteuerdaten auf der Basis der festgestellten Impulsintervallspannen enthalten.

3. Einrichtung zur automatischen Phasenregelung nach Anspruch 1, bei dem die Abweichungsdetektormittel (9)

Zählmittel (9a, 9b) zum Zählen einer Anzahl von Zyklen des Wellensignals pro Einheitsperiode, die von den Horizontal-Sync-Impulsen bestimmt wird, und einen Komparator (9d, 9e) zum Vergleichen der gezählten Anzahl von Zyklen mit einer vorgewählten Zyklenanzahl enthalten.

4. Einrichtung zur automatischen Phasenregelung nach Anspruch 1, bei dem die Abweichungsdetektormittel (10)

einen Differenzdetektor (10a, 10b) zum Feststellen einer Differenz zwischen den Sollfrequenzsteuerdaten und einem integrierten Datum, das durch Integration der festgestellten Phasendifferenz erzielt wird, sowie

einen Komparator (10c, 10d) zum Vergleichen der genannten Differenz mit einer vorausgewählten erlaubten Differenz enthalten.

5. Einrichtung zur automatischen Phasenregelung nach Anspruch 1, bei dem die die Frequenzsteuerdaten erzeugenden Mittel (5) einen Integrator (5e) zum Integrieren der genannten Phasendifferenz enthalten.