DE3786506T2

DE3786506T2 - Elektronische Schaltung mit Komplementärsignale tragenden Datenleitungen.

Info

Publication number: DE3786506T2
Application number: DE87201714T
Authority: DE
Inventors: De Grift Robert Emile Joha Van; Der Veen Martien Van
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1986-09-11
Filing date: 1987-09-10
Publication date: 1994-02-10
Anticipated expiration: 2007-09-11
Also published as: KR950002089B1; JP2641215B2; DE3786506D1; US4812816A; EP0259932B1; NL8602294A; EP0259932A1; JPS6374216A; KR880004646A

Description

Die Erfindung betrifft eine elektronische Schaltungsanordnung, in der Selektionsmittel unter der Steuerung eines Eingangssignals einen Transistor aus einer Gruppe von (2n-1) Mehrfachemittertransistoren, die je n Emitter haben, selektieren und in den Leitungszustand bringen, wobei eine Auswahl dieser Emitter mit n Datenleitungen verbunden ist, und diese Datenleitungen außerdem jeweils einerseits mit einer Stromquelle und andererseits mit einer Ausgangsschaltung verbunden sind, um am Ausgang der Ausgangsschaltung ein zu einem gegebenen Eingangssignal gehörendes binäres Ausgangssignal zu erzeugen.
Eine solche Schaltungsanordnung ist aus der britischen Patentschrift GB- PS 1.547.918 bekannt, in der ein vollständig parallel arbeitender Analog-Digital-Umsetzer beschrieben wird. In diesem A/D-Umsetzer werden die Daten auf den Datenleitungen von einer Ausgangsschaltung mit einer Bezugsspannung verglichen, um festzustellen, ob die Datenleitungen ein Signal mit hohem oder niedrigem Logikpegel führen.
Eine solche Schaltungsanordnung hat im allgemeinen einen kleinen Logikhub (Spannungsdifferenz zwischen dem "hohen" und dem "niedrigen" Logiksignal) und demzufolge auch einen geringen Störungsspielraum. Ein Vergrößern des Logikhubs ist im allgemeinen nicht möglich, weil in der häufig für diese Art von Schaltungsanordnungen verwendeten, sehr schnell arbeitenden Bipolarlogik nur ein kleiner Spannungsbereich zur Verfügung steht.
Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Schaltungsanordnung zu verschaffen, in der die Störungsempfindlichkeit verringert und die Verwendung einer Bezugsspannung zur Detektion der Logikpegel auf den Datenleitungen überflüssig ist.
Eine erfindungsgemäße elektronische Schaltungsanordnung ist dadurch gekennzeichnet, daß n Paare von Datenleitungen vorgesehen sind, wobei eine erste bzw. eine zweite Datenleitung innerhalb eines Paares zu einer ersten bzw. einer zweiten Gruppe von n Datenleitungen gehört, der i-te Emitter jedes Transistors entweder mit der i-ten Datenleitung der ersten Gruppe oder der i-ten Datenleitung der zweiten Gruppe verbunden ist und die i-ten Datenleitungen eines der n Datenleitungspaare bilden, mit 1 ≤ i ≤ n, so daß jedes Paar Datenleitungen immer komplementäre Logiksignale führt.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine elektronische Schaltungsanordnung nach dem Stand der Technik und
Fig. 2 eine erfindungsgemäße elektronische Schaltungsanordnung.
Fig. 1 zeigt summarisch eine Analog-Digital-Umsetzer-Schaltungsanordnung nach dem Stand der Technik.
Fig. 1 zeigt eine ausgewählte Logikschaltungsanordnung 3, mit der keiner oder einer der sieben Transistoren T1 bis T7 anhand eines an den Eingang 5 gelegten Eingangssignals selektiert wird. Hierzu sind die Basen der Transistoren T1 bis T7 mit Ausgängen U1 bis U7 verbunden. Die Kollektoren der Transistoren T1 bis T7 sind gemeinsam mit der Versorgungsspannung VCC verbunden. Die Emitter der Transistoren T1 bis T7 sind selektiv mit den Datenleitungen D1 bis D3 verbunden, die außerdem einerseits mit Stromquellen 11 bis 13 und andererseits mit Ausgangsschaltungen L1 bis L3 verbunden sind. Die Stromquellen I1 bis I3 sind außerdem mit einer zweiten Versorgungsspannungsquelle VDD verbunden, die eine niedrigeres Potential als VCC hat. Die Ausgangsschaltungen L1 bis L3 haben jeweils einen weiteren Eingang, dem eine Bezugsspannung zugeführt wird, die von dem Bezugsspannungsgenerator VR erzeugt wird.
Wenn die an den Eingang 5 gelegte Eingangsspannung einen ersten Schwellenwert überschreitet, wird der Transistor T1 leitend. Wenn von der Eingangsspannung eine zweite, dritte, . . . , siebente Schwellenspannung überschritten wird, wird der zweite, bzw. dritte, . . . bzw. siebente Transistor T7 leitend. Der eine der sieben leitenden Transistoren T1 bis T7 aktiviert eine oder mehr Datenleitungen D1, D2, D3. Die Aktivierung erfolgt so, daß die Transistoren T1 bis T7 die Binärcodes 001 bis 111 auf die Datenleitungen D1 bis D3 geben und diese Codes in die Ausgangsschaltungsanordnungen L1 bis L3 übernommen werden. Die Ausgangsschaltungen L1, L2, L3 sind vorzugsweise Latch-Schaltungen, die die Daten auf den Datenleitungen D1 bis D3 nach der Übernahme festhalten und sie an ihre Ausgänge O1, O2 und O3 weitergeben.
Der Spannungsschritt auf den Datenleitungen D1 bis D3 von den "hohen" zu den "niedrigen" Logiksignalen ist bei der verwendeten bipolaren Transistortechnik ziemlich klein, bei der die von der Quelle VR zu erzeugende, angelegte Bezugsspannung auf der Hälfte zwischen dem hohen und dem niedrigen Logikpegel liegen sollte. Demzufolge hat die bekannte Schaltungsanordnung eine hohe Störungsempfindlichkeit.
Fig. 2 zeigt eine erfindungsgemäße Schaltungsanordnung, in der die Fig. 1 entsprechenden Elemente gleiche Bezugszeichen haben. Eine zweite Gruppe Datenleitungen , und wird zu der Gruppe Datenleitungen D1, D2 und D3 gefügt, wobei die erste Gruppe Datenleitungen und die zweite Gruppe Datenleitungen immer komplementäre Logiksignale führen. Die Emitter der Transistoren T1 bis T7 sind mit den Datenleitungen D1 bis D3 in gleicher Weise verbunden wie in Fig. 1. Die Emitter der Transistoren T1 bis T7, die in Fig. 1 nicht mit Datenleitungen verbunden sind, sind jetzt mit der zweiten Gruppe Datenleitungen bis verbunden. Ein erster Emitter des Transistors T1 ist mit der Datenleitung D1 und ein zweiter bzw. dritter Emitter ist mit der zweiten Datenleitung bzw. dritten Datenleitung der zweiten Gruppe verbunden. Jede Datenleitung der ersten und der zweiten Gruppe ist über eine Stromquelle I&sub1;&sub1;, I&sub1;&sub2;, I&sub2;&sub1;, . . . , I&sub3;&sub2; mit dem zweiten Versorgungsquellenpunkt VDD verbunden. Andererseits sind die Datenleitungen D1, und D2, und D3, mit den jeweiligen Ausgangsschaltungen L21, L22 L23 verbunden. Beispielsweise empfängt die Ausgangsschaltung L21 die Logiksignale an der Ausgangsleitung D1 und der Ausgangsleitung . Da diese Signale komplementär sind, empfängt die Ausgangsschaltung an ihrem Eingang die Spannungsdifferenz zwischen dem hohen und dem niedrigen Logikpegel, die zweimal so groß ist wie die Spannungsdifferenz an den Eingängen der Ausgangsschaltung L1 von Fig. 1. Infolgedessen "sieht" die Ausgangsschaltung L21 an ihrem Eingang einen zweimal so großen Spannungsschritt und ist daher weniger störungsempfindlich. Die gleiche Situation gilt für die Ausgangsschaltungen L22 und L23. Die Ausgangsschaltungen L21 bis L23 sind vorzugsweise Latch-Schaltungen, die die Logiksignale der Datenleitungen nach Empfang speichern und an ihre Ausgänge O1, O2 und O3 weitergeben.

Claims

1. Elektronische Schaltungsanordnung, in der Selektionsmittel unter der Steuerung eines Eingangssignals einen Transistor aus einer Gruppe von (2n-1) Mehrfachemittertransistoren, die je n Emitter haben, selektieren und in den Leitungszustand bringen, wobei eine Auswahl dieser Emitter mit n Datenleitungen verbunden ist, und diese Datenleitungen außerdem jeweils einerseits mit einer Stromquelle und andererseits mit einer Ausgangsschaltung verbunden sind, um am Ausgang der Ausgangsschaltung ein zu einem gegebenen Eingangssignal gehörendes binäres Ausgangssignal zu erzeugen, dadurch gekennzeichnet, daß n Paare von Datenleitungen vorgesehen sind, wobei eine erste bzw. eine zweite Datenleitung innerhalb eines Paares zu einer ersten bzw. einer zweiten Gruppe von n Datenleitungen gehört, der i-te Emitter jedes Transistors entweder mit der i-ten Datenleitung der ersten Gruppe oder der i-ten Datenleitung der zweiten Gruppe verbunden ist und die i-ten Datenleitungen eines der n Datenleitungspaare bilden, mit 1 ≤ i ≤ n, so daß jedes Paar Datenleitungen immer komplementäre Logiksignale führt.

2. Analog-Digital-Umsetzer mit einer elektronischen Schaltung nach Anspruch 1.