DE2417054B2 - Schaltungsanordnung mit zwei miteinander verknuepften schaltkreissystemen - Google Patents

Schaltungsanordnung mit zwei miteinander verknuepften schaltkreissystemen

Info

Publication number
DE2417054B2
DE2417054B2 DE19742417054 DE2417054A DE2417054B2 DE 2417054 B2 DE2417054 B2 DE 2417054B2 DE 19742417054 DE19742417054 DE 19742417054 DE 2417054 A DE2417054 A DE 2417054A DE 2417054 B2 DE2417054 B2 DE 2417054B2
Authority
DE
Germany
Prior art keywords
signal
circuit
circuit system
signal swing
swing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742417054
Other languages
English (en)
Other versions
DE2417054C3 (de
DE2417054A1 (de
Inventor
Werner 8521 Bubenreuth; Dröscher Walter Dipl.-Ing.; Winter Kurt Dipl.-Ing.; Wien Meier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2417054A priority Critical patent/DE2417054C3/de
Priority to AT697674A priority patent/AT333895B/de
Priority to NL7501768A priority patent/NL7501768A/xx
Priority to FR7504632A priority patent/FR2328325A1/fr
Priority to SE7503528A priority patent/SE399349B/xx
Priority to CH414575A priority patent/CH585486A5/xx
Priority to GB13984/75A priority patent/GB1503698A/en
Priority to BE155081A priority patent/BE827555A/xx
Priority to US05/565,678 priority patent/US4032800A/en
Priority to IT22039/75A priority patent/IT1034869B/it
Priority to CA223,939A priority patent/CA1027643A/en
Priority to JP4272075A priority patent/JPS5542782B2/ja
Publication of DE2417054A1 publication Critical patent/DE2417054A1/de
Publication of DE2417054B2 publication Critical patent/DE2417054B2/de
Application granted granted Critical
Publication of DE2417054C3 publication Critical patent/DE2417054C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Description

60
Die Erfindung bezieht sich auf eine Schaltungsanordnung mit zwei miteinander verknüpften Schaltkreissystemen zur Verarbeitung von logischen Signalen, von denen das eine Schaltkreissystem einen großen Signalhub aufweist und an eine vorgegebene Versorgungsspannung angeschlossen ist und von denen das andere Schaltkreissystem einen demgegenüber kleineren Signalhub aufweist und eine kleinere Versorgungsspannung benötigt.
Bekannte Schaltkreissysteme wurden jeweils für die Bedürfnisse einer speziellen Anwendertechnik entwickelt, beispielsweise für den Einsatz in der Industrie oder in der Rechnertechnik. Die für den Industrieeinsatz entwickelten Schaltkreissysteme sind robust, störsicher oder gar zerstörsicher aufgebaut und arbeiten mit hoher Versorgungsspannung und großem Signalhub zwischen den Pegelbereichen für die Logiksignale H (High) und L (Low). Der große Signalhub bringt den Vorteil eines großen Störabstandes mit sich. Die für die Rechnertechnik entwickelten Schaltkreise sind ohne ausgeprägte Maßnahmen für die Stör- und Zerstörsicherheit an ihren Ein- und Ausgängen aufgebaut und arbeiten mit niedriger Versorgungsspannung und einem entsprechend kleinen Signalhub zwischen den Pegelbereichen für die Logikiignale H und L. Sie besitzen daher nur einen kleinen Störabstand.
Der zunehmende Einsatz der Rechnertechnik in industriellen Steuerungen erfordert eine Verknüpfung zwischen den genannten unterschiedlichen Schaltkreissystemen. Umfangreiche Steuerungen mit hoher Signalverarbeitungstiefe bestehen aus einem Kern mit hochintegrierten Schaltkreissystemen mit niedriger Versorgungsspannung und kleinem Signalhub, der von Schaltkreissystemen mit hoher Versorgungsspannung, großem Signalhub und großem Störabstand umgeben ist. Die peripheral Schaltkreissysteme mit großem Signalhub nehmen die von außen kommenden Signale auf und geben die nach außen gehenden Signale ab. Zwischen den Schaltkreissystemen im Kern und den sie umgebenden Schaltkreissystemen ist eine Pegelumsetzung erforderlich, die üblicherweise mittels geeigneter Pegelumsetzer vorgenommen wird (Elektronik 1971, Heft 4, S. 111 bis 116, Bild 21).
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung mit zwei miteinander verknüpften logischen Schaltkreissystemen mit unterschiedlichen Signalhüben und unterschiedlichen Versorgungsspannungen zu schaffen, die mit geringem Schaltungsaufwand einen ausgewogenen Störabstand zwischen den Pegeln der logischen Signale der beiden Schaltkreissysteme ermöglicht.
Erfindungsgemäß wird hierzu vorgeschlagen, daß die Versorgungsspannung des Schaltkreissytems mit kleinem Signalhub über einer von zwei zwischen dem Potential und dem Bezugspotential des Schaltkreissystems mit großem Signalhub in Reihe geschalteten Zenerdioden abgegriffen ist und die andere Zenerdiode das Bezugspotential des Schaltkreissystems mit kleinem Signalhub um eine Stufenspannung gegenüber dem Bezugspotential des Schaltkreissystems mit großem Signalhub anhebt, wobei die Signalausgänge und die Signaleingänge beider Schakkreissysteme unter Ausschluß von Pegelumsetzern miteinander verknüpft sind.
Die Erfindung ermöglicht es, ein Schaltkreissystem mit kleinem Signalhub—beispielsweise ein hochintegriertes Schaltkreissystem — ohne zusätzliche Pegelumsetzer in ein Schaltkreissystem mit großem Signalhub und störsicheren Schaltkreisen einzubauen. Durch geeignete Wahl der Stufenspannung, um die das Bezugspotential des Schaltkreissystems rn't kleinem Signalhub gegenüber dem Bezugspotential des Schaltkreissystems mit großem Signalhub durch die
eine der beiden Zenerdioden angehoben wird, kann ein unmittelbarer Signalverkehr zwischen den unterschiedlichen Schaltkreissystemen bei verbessertem Störabstand durchgeführt werdea.
Aus der DT-AS 12 91365 ist zwar bekannt, daß eine Reihenschaltung von Zenerdioden als Spannungsteiler benutzt werden kann. Zur Lösung der hier gestellten Aufgabe kann diese Druckschrift jedoch nichts beitragen.
Ein Ausführungsbeispiel der Erfindung, ihre Vorteile und ihre in den Unteransprüchen näher gekennzeichneten Ausgestaltungen sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt
F i g. 1 eine schematische Darstellung der Signalpegelbereiche von unterschiedlichen Schaltkreissystemen,
F i g. 2 ein Prinzipschaltbild einer erfindungsgemäßen Schaltungsanordnung,
F i g. 3 und 4 spezielle Ausgestaltungen von erfindungsgemäßen Schaltungsanordnungen.
In F i g. 1 sind die Signalpegelbereiche für die Logiksignale eines Schaltkreissystems 1 bzw. Γ mit großem Signalhub und eines Schaltkreissystems 2 mit kleinem Signalhub dargestellt. Die Versorgungsspannung für das Schaltkreissystem 1 bzw. 1' mit großem Signalhub liegt zwischen dem Potential Pl und dem Bezugspotential Ml. Seine Eingangssignalpegelbereiche für die Signale H und L sind mit £1 bzw. EY und seine Ausgangssignalpegelbereiche mit A 1 bzw. A Y bezeichnet. Zwischen den Eingangssignalpegelbereichen liegt ein Undefinierter Bereich öEv in dem ein Eingangssignal nicht eindeutig als H- oder L-Signal erkannt wird. Die Versorgungsspannung für das Schaltkreissystem 2 mit kleinem Signalhub liegt zwischen einem Potential Pl und einem Bezugspotential Nl. Seine Eingangssignalpegelbereiche sind mit El, seine Ausgangssignalpegelbereiche mit A 2 und der Undefinierte Bereich zwischen den Eingangssignalpegelbereichen mit δΕ2 bezeichnet. Das Bezugspotential N1 für das Schaltkreissystem 2 mit kleinem Signalhub ist um eine Stufenspannung Us gegenüber dem Bezugspotential Ml des Schaltkreissystems 1 mit großem Signalhub angehoben.
Die Stufenspannung Us zwischen den Schaltkreissystemen kann so gewählt sein, daß der Undefinierte Bereich δΕ 2 zwischen den Eingangssignalpegelbereichen im System 2 kleiner ist als der kleinste Signalhub zwischen den Ausgangssignalpegclbereichen im System 1. Dann ist es möglich, Ausgangssignale des Systems 1 unmittelbar im System 2 zu verarbeiten.
Wird die Stufenspannung Us so gewählt, daß der Undefinierte Bereich (5'£-, zwischen den Eingangssignalpegelbereichen im System 1' kleiner ist als der kleinste Signalhub zwischen denAusgangssignalpegelbereichen im System 2, so ist es möglich, Ausgangssignale des Systems 2 unmittelbar im System 1' zu verarbeiten.
Bei einer geeigneten Abstimmung der Stufenspannung U$ auf die Systemdaten der Schaltkreissysteme 1 bzw. 1' und 2 ist es möglich, einen direkten Signalverkehr aus dem System 1 in das System 2 und aus dem System 2 in das System 1' zu führen.
Ein besonders wesentlicher Vorteil der erfindungsgemäßen Schaltungsanordnung wird deutlich, wenn man die Störabstände der einzelnen Schaltkreissysteme betrachtet. Die Störabstände des Schaltkreissystems 1 mit großen Signalhuben sind mit oH, und mit aL x und die Störabstände des Schaltkreissystems 2 mit kleinem Signalhub mit oHt und aL.2 bezeichnet. Man erkennt, daß die großen Störabstände des Systems 1 auf das System 2 weitergegeben werden. Dies bedeutet im praktischen Einsatz, daß das Schaltkreissystem 2 mit systemspezifisch kleinem Störabstand jetzt die Störsicherheit des Systems 1 mit systemspezifisch großem Störabstand aufweist.
F i g. 2 zeigt eine schematische Darstellung einer ίο erfindungsgemäßen Schaltungsanordnung. Die Schaltkreissysteme 1 bzw. 1' mit großem Signalhub erhalten ihre Versorgungsspannung zwischen dem Potential Fl und dem Bezugspotential M1. Zwischen Pl und Ml sind zwei Zenerdioden Z1, Zl mit einem WiderstandÄl in Reihe geschaltet. Die Versorgungsspannung für das Schaltkreissystem 2 mit kleinem Signalhub ist über der ZenerdiodeZ2 abgegriffen und mit P2, Nl bezeichnet. Die untere ZenerdiodeZl hebt das Bezugspotential Nl des Schaltkreissystems 2 um eine Stufenspannung t/s gegenüber dem Bezugspotential M1 des Schaltkreissystems 1 an.
Eine erfindungsgemäße Schaltungsanordnung wird zweckmäßigerweise in der Weise eingesetzt, daß innerhalb einer räumlichen Anordnung mit begrenztem Störklima—beispielsweise in einem Schaltschrank— Baugruppen des Schaltkreissystems 2 eingesetzt werden, die ihre Eingangssignale von externen Baugruppen des Schaltkreissystems 1 erhalten. Die Ausgangssignale der Baugruppen des Systems 2 werden über räumlich eng benachbarte Baugruppen des Schaltkreissystems Y auf die Pegelkonvention dieses Systems umgesetzt. Die Störungen bei der Signalübergabe vom System 2 auf das System 1' können besonders gering gehalten werden, weil diese Signalübergäbe zwischen räumlich eng benachbarten Baugruppen erfolgt und daher wegen der kleinen Leitungslängen die Möglichkeit kapazitiver oder induktiver Einstreuungen gering ist. Bei einer derartigen Anordnung kann somit eine Verbesserung der Störabstände durch geeignete Wahl der Stufenspannung in der Weise erfolgen, daß bei der Signalübertiagung von System 1 auf System 2 besonders große Störabstände entstehen und die Signalübertragung innerhalb des genannten räumlichen Bereichs (Schaltschrank) besonders sicher wird.
F i g. 3 zeigt ein Ausführungsbeispiel der Erfindung, bei dem das Schaltkreissystem 2 mit kle:nem Signalhub in COS/MOS-Technih ausgeführt ist. Die Versorgungsspannung des Schaltkreissystems 2 ist durch die Reihenschaltung der Zenerdioden Z1, Z 2, auf eine Stufenspannung angehoben und wird über der Zenerdiode Z 2 abgegriffen. Das Ausgangssignal H von System 1 wird durch die in COS/MOS-Schaltkreisen üblicherweise vorgesehenen Uberlaufdioden Dl, Dl auf das Versorgungspotential P2 abgeleitet. Die Begrenzung des Überlaufstromes geschieht durch den Längswiderstand Rl im Signaleingang des Schaltkreissystems 2. Wenn der Signalausgang des Schaltkreissystems 1 für das Logiksignal L stromziehend ist, so wird dieses Logiksignal über die Überlaufdiode D 3 auf das Bezugspotential N1 abgeleitet. ■ Die Begrenzung des Uberlaufstromes übernimmt ebenfalls der Widerstand R1.
Im Signalausgang des Schaltkreissystems 2 sind komplementäre Ausgangstransistoren Tl, Tl angeordnet. Bei einer derartigen Anordnung fließt während des Umschaltens des Ausgangssignals ein Querstrom über beide Transistoren, dessen Höhe von der
Größe der Versorgungsspannung abhängig ist. Bei COS/MOS-Schaltkreisen nimmt dieser Querstrom quadratisch mit der Versorgungsspannung zu. Bei einer langsamen Signalumschaltung besteht daher die Gefahr, daß durch einen zu hohen Querstrom eine thermische Überlastung des Schaltkreises eintritt, die zu seiner Zerstörung führen kann. Die erfindungsgemäße Lösung erlaubt es jedoch, das COS/MOS-System mit niedriger Versorgungsspannung zu betreiben und damit den Querstrom klein zu halten. Obwohl die Störabstände zu den Signalen der Pegelkonvention des Systems 1 eingehalten werden, tritt auch bei langsamen Umschaltvorgängen keine unzulässige Belastung der Transistoren und keine Stoßbelastung der Stromversorgung auf.
In der Schaltung der Fig. 3 ist im Signaleingang des Schaltkreissystems 2 ein gegenüber dem Längswiderstand Rl niederohmiger Belastungswiderstand
R 3 gegen das Bezugspotential M1 des Schaltkrcissyslems 1 geschaltet. Diese Schaltung kann dann eingesetzt werden, wenn der Signalausgang des Systems 1 beim Logiksignal L nicht stromziehend ist und eine Verschleppung der Stufenspannung vermieden werden soll. Der Widersland R 3 erfüllt auch die Funktion eines Entladewiderstandes für einen kapazitiv gestörten Signaleingang.
In der Schaltungsanordnung der F i g. 4 ist der Signalausgang des Schaltkreissystems 1 über eine Diode D 4 mit dem Längswiderstand Λ 2 im Signaleingang des Schaltkreissystems 2 verbunden. Ein Belastungswiderstand R 4 liegt zwischen dem Verbindungspunkt von Diode DA und Längswiderstand Rl und dem Mittelpunkt der beiden Zenerdioden Zl, Zl. Hierdurch wird eine Verschleppung der Stufenspannung verhindert und ein definierter Abschluß des Signaleinganges sichergestellt.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Schaltungsanordnung mit zwei miteinander verknüpften Schaltkreissystemen zur Verarbeitung b von logischen Signalen, von denen das eine Schaltkreissystem einen großen Signalhub aufweist und an eine vorgegebene Versorgungsspannung angeschlossen ist und von denen das andere Schaltkreissystem einem demgegenüber kleineren Signalhub aufweist und eine kleinere Versorgungsspannung benötigt, dadurch gekennzeichnet, daß die Versorgungsspannung des Schaltkreissystems (2) mit kleinem Signalhub über einer von zwei zwischen dem Potential (Fl) und dem Bezugspotential (Ml) des Schaltkreissystems (1) mit großem Signalhub in Reihe geschalteten Zenerdioden (Z 1, Z 2) abgegriffen ist und die andere Zenerdiode (Zl) das Bezugspotential (N 2) des Schaltkreissystems (2) mit kleinem Signalhub um eine Stufenspannung (U5) gegenüber dem Bezugspotential (M 1) des Schaltkreissystems (1) mit großem Signalhub anhebt, wobei die Signalausgänge und die Signaleingänge beider Schaltkreissysteme (1, 2) unter Ausschluß as von Pegelumsetzern miteinander verknüpft sind.
2. Schaltungsanordnung nach Anspruch 1, bei der im Schaltkreissystem mit kleinem Signalhub komplementäre Ausgangstransistoren im Signalausgang angeordnet sind, dadurch gekennzeichnet, daß der Signalausgang des Schaltkreissystems (1) mit großem Signalhub über einen Längswiderstand (R 2) mit dem Signaleingang des Schaltkreissystems (2) mit kleinem Signalhub verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß im Signaleingang des Schaltkreissystems (2) mit kleinem Signalhub ein gegenüber dem Längswiderstand (R 2) niederohmiger Belastungswiderstand (R 3) gegen das Bezugspotential (Ml) des Schaltkreissystems (1) mit großem Signalhub geschaltet ist.
4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Signalausgang des Schaltkreissystems (1) mit großem Signalhub über eine Diode (D 4) mit dem Längswiderstand (R 2) im Signaleingang des Schaltkreissystems (2) mit kleinem Signalhub verbunden ist und daß ein Belastungswiderstand (R 4) zwischen dem Verbindungspunkt von Diode (D 4) und Längswiderstand (R 2) und dem Mittelpunkt der beiden Zenerdioden (Zl, Z2) geschaltet ist (F i g. 4).
5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das Schaltkreissystem (2) mit kleinem Signalhub in COS/MOS-Technik ausgeführt ist.
DE2417054A 1974-04-08 1974-04-08 Schaltungsanordnung mit zwei miteinander verknüpften Schaltkreissystemen Expired DE2417054C3 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE2417054A DE2417054C3 (de) 1974-04-08 1974-04-08 Schaltungsanordnung mit zwei miteinander verknüpften Schaltkreissystemen
AT697674A AT333895B (de) 1974-04-08 1974-08-29 Schaltungsanordnung mit zwei miteinander verknupften schaltkreissystemen
NL7501768A NL7501768A (nl) 1974-04-08 1975-02-14 Schakeling met twee schakelketenstelsels.
FR7504632A FR2328325A1 (fr) 1974-04-08 1975-02-14 Montage comportant deux systemes de commutation
SE7503528A SE399349B (sv) 1974-04-08 1975-03-26 Kopplingsanordning med tva med varandra koordinerade kopplingskretssystem for bearbetning av logiska signaler
CH414575A CH585486A5 (de) 1974-04-08 1975-04-02
GB13984/75A GB1503698A (en) 1974-04-08 1975-04-04 Electrical switching assemblies
BE155081A BE827555A (fr) 1974-04-08 1975-04-04 Montage comportant deux systemes de cummutation
US05/565,678 US4032800A (en) 1974-04-08 1975-04-07 Logic level conversion system
IT22039/75A IT1034869B (it) 1974-04-08 1975-04-07 Dispositivo circuitale comprendente due sistemi circuitalicon caratteristiche diverse
CA223,939A CA1027643A (en) 1974-04-08 1975-04-07 Logic level conversion system
JP4272075A JPS5542782B2 (de) 1974-04-08 1975-04-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2417054A DE2417054C3 (de) 1974-04-08 1974-04-08 Schaltungsanordnung mit zwei miteinander verknüpften Schaltkreissystemen

Publications (3)

Publication Number Publication Date
DE2417054A1 DE2417054A1 (de) 1975-10-16
DE2417054B2 true DE2417054B2 (de) 1976-02-05
DE2417054C3 DE2417054C3 (de) 1983-02-10

Family

ID=5912472

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2417054A Expired DE2417054C3 (de) 1974-04-08 1974-04-08 Schaltungsanordnung mit zwei miteinander verknüpften Schaltkreissystemen

Country Status (12)

Country Link
US (1) US4032800A (de)
JP (1) JPS5542782B2 (de)
AT (1) AT333895B (de)
BE (1) BE827555A (de)
CA (1) CA1027643A (de)
CH (1) CH585486A5 (de)
DE (1) DE2417054C3 (de)
FR (1) FR2328325A1 (de)
GB (1) GB1503698A (de)
IT (1) IT1034869B (de)
NL (1) NL7501768A (de)
SE (1) SE399349B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
JPS52121729A (en) * 1976-04-05 1977-10-13 Omron Tateisi Electronics Co Power circuit
JPS52122062A (en) * 1976-04-05 1977-10-13 Omron Tateisi Electronics Co Interface circuit
US4096398A (en) * 1977-02-23 1978-06-20 National Semiconductor Corporation MOS output buffer circuit with feedback
JPS5856531A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 論理回路
CA1163691A (en) * 1982-02-26 1984-03-13 David E. Dodds Dataset apparatus
CA1197641A (en) * 1983-08-26 1985-12-03 David E. Dodds Telephone line interface circuit
JPS60157332A (ja) * 1984-12-10 1985-08-17 Nec Corp Ｃｍｏｓインバ−タ回路
US4786826A (en) * 1986-02-19 1988-11-22 International Rectifier Corporation Power interface circuit with control chip powered from power chip
JPS6350209A (ja) * 1986-08-20 1988-03-03 Matsushita Electric Ind Co Ltd レベルシフト回路
US4894562A (en) * 1988-10-03 1990-01-16 International Business Machines Corporation Current switch logic circuit with controlled output signal levels
WO1991002408A1 (en) * 1989-07-28 1991-02-21 Dallas Semiconductor Corporation Line-powered integrated circuit transceiver
US5032742A (en) * 1989-07-28 1991-07-16 Dallas Semiconductor Corporation ESD circuit for input which exceeds power supplies in normal operation
FR2676870B1 (fr) * 1991-05-24 1994-12-23 Sgs Thomson Microelectronics Structure de protection dans un circuit cmos contre le verrouillage.
US5970255A (en) * 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
US6836151B1 (en) * 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6271679B1 (en) 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
GB2437568B (en) 2006-04-24 2009-02-11 Univ Sheffield Electrical machines

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6402853A (de) * 1964-03-18 1965-09-20
US3581107A (en) * 1968-03-20 1971-05-25 Signetics Corp Digital logic clamp for limiting power consumption of interface gate
DE1762118A1 (de) * 1968-04-11 1970-04-09 Telefunken Patent Spannungsdiskriminator zur UEberwachung beider Grenzwerte eines Spannungsbereiches
US3739200A (en) * 1971-09-27 1973-06-12 Agostino M D Fet interface circuit

Also Published As

Publication number Publication date
GB1503698A (en) 1978-03-15
DE2417054C3 (de) 1983-02-10
NL7501768A (nl) 1975-10-10
JPS5542782B2 (de) 1980-11-01
ATA697674A (de) 1976-04-15
AT333895B (de) 1976-12-10
CH585486A5 (de) 1977-02-28
SE399349B (sv) 1978-02-06
SE7503528L (sv) 1975-10-09
FR2328325B1 (de) 1979-08-17
IT1034869B (it) 1979-10-10
BE827555A (fr) 1975-07-31
DE2417054A1 (de) 1975-10-16
CA1027643A (en) 1978-03-07
JPS50149244A (de) 1975-11-29
FR2328325A1 (fr) 1977-05-13
US4032800A (en) 1977-06-28

Similar Documents

Publication Publication Date Title
DE2417054B2 (de) Schaltungsanordnung mit zwei miteinander verknuepften schaltkreissystemen
DE4205241A1 (de) Potentialfreie datenschnittstelle
DE2514462A1 (de) Schaltungsanordnung zur umwandlung eines spannungspegels
DE2906524C2 (de) Schaltung zur Erzeugung von Zeitsteuersignalen
DE3122527A1 (de) Stromversorgungsanordnung mit einer hochpegel-schaltverstaerkeranordnung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
EP0905892B1 (de) RS-Flip-Flop mit Enable-Eingängen
DE3718001C2 (de)
DE1943205A1 (de) Logischer Gatterschaltkreis in ECL-Schaltkreistechnik
DE3137285C2 (de) Umcodierer für quaternäre digitale Signale hoher Schrittgeschwindigkeit
EP0822662A2 (de) Schnittstellenschaltung
EP0210506B1 (de) Sende-/Empfangsanordnung
DE2139312C3 (de) Temperaturkompensierter ECL-Schalt-kreis
DE2805541C2 (de) Schaltungsanordnung für eine störungssichere unsymmetrische Übertragung digitaler Signale
EP1014379B1 (de) Integrierte Schaltung mit einem Decoderelement
DE2339492A1 (de) Analog-digital-umsetzer
DE19740108A1 (de) Schaltungsanordnung für eine digitale Schaltung in differentieller Logik
EP0759658A1 (de) Pegelwandler
DD288040A5 (de) Programmierbare anordnung zum erzeugen von pegelwandlungsschaltungen in asic's
DE2034630A1 (de) Baustein für digitale Signalverarbeitung
DE1276711B (de) Bistabile Speicherschaltungsanordnung
DD132099B1 (de) Schaltungsanordnung zum erkennen und auswerten von schaltzustaenden mit unterschiedlichem potentialcharakter einer fernsprechverbindungsleitung
DE1800334B2 (de) Elektronische relaisanordnung
DE1245420B (de) Schaltungsanordnung zur Durchfuehrung logischer Funktionen
EP0729242A1 (de) Schaltung zum Ein- und/oder Ausgeben von Daten unter Verwendung von Optokopplern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee