DE2034630A1 - Baustein für digitale Signalverarbeitung - Google Patents
Baustein für digitale SignalverarbeitungInfo
- Publication number
- DE2034630A1 DE2034630A1 DE19702034630 DE2034630A DE2034630A1 DE 2034630 A1 DE2034630 A1 DE 2034630A1 DE 19702034630 DE19702034630 DE 19702034630 DE 2034630 A DE2034630 A DE 2034630A DE 2034630 A1 DE2034630 A1 DE 2034630A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- diodes
- output
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/12—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using diode rectifiers
Description
Baustein für digitale Signalverarbeitung
Die Erfindung bezieht sich auf einen Baustein für digitale Signalverarbeitung.
.■·...'
Bausteine zur Verarbeitung digitaler Signale sind insbesondere vom
Aufbau digitaler Rechenmaschinen her bekannt. Neben Bausteinen, die eine durch eine Funktion der logischen Algebra beschreibbare Verknüpfung der Signale an ihren Eingängen herstellen, gibt es Bausteine,
die mono- oder bistabiles Kippverhalten zeigen.
In digitalen Rechenmaschinen sind große Mengen gleichartiger Bausteine
enthalten, die vielfach als Schaltkreise in integrieter Technik ausgeführt
sind, da mittels integrieter Technik die Schaltzeiten der Schaltkreise vermindert und dadurch die Arbeitsgeschwindigkeit der
Rechenmaschinonerhöht werden kann. Schaltkreise mit kurzen Schalt zeiten
sind unter der Bezeichnung "Transistor - Transistor - Logik"
(Digital Equipment Company "Logic Handbook" 1968 Edition, S. 26 bis 38) und "Emittergekoppelte Logik" (DT- Auslegeschrift 1 2*f6 o2.7)
bekannt geworden.
Bei der Verwendung von Bausteinen zur digitalen Signalverarbeitung in
der industriellen Steuerungstechnik, insbesondere zur Steuerung mechanischer Vorgänge, bestehen keine Forderungen nach sehr kurzen
Schaltzeiten. Dieses Anwendungsgebiet verlangt demgegenüber Bausteine,
die unempflindlich gegen die durch elektrische, magnetische oder
elektromagnetische Felder hervorgerufenen Störspannungen sind. Um die
Empfindlichkeit gegenüber Störspannungen zu vermindern, sind sogar
Bausteine mit längeren Ansprechzeiten zweckmäßig.
1098847 155
- 2■ -
Bei bekannten, in integrieter Technik ausgeführten Bausteinen für industrielle Steuerungszwecke sind zur Verbesserung der Störunempfindlichkeit
Zenerdioden in die Schaltkreise eingefügt, die eine Spannungsschwelle von etwa 5 his 8 Volt erzeugen. Die Bausteine
arbeiten mit über dieser Spannungsschwelle liegenden großen Signalpegeln. Um die Ansprechzeiten zu verlängern, enthalten die integrierten
Schaltkreise Transistoren mit niedriger Grenzfrequenz.
Zur noch größeren Verschiebung der Ansprechzeit sind bei bekannten,
in integrieter Technik ausgeführten Bausteinen als diskrete Bauelemente aufgebaute Kondensatoren parallel zur Basis - Kollektor Strecke
jeweils eines Transistors eines Bausteins geschaltet. Diese Maßnahme bewirkt einen flachen Verlauf der Anstiegs- und Abfallflanke des Ausgangssignals. Flach verlaufende Flanken digitaler
Signale stören dann, wenn Bausteine aus unterschiedlich aufgebauten Schaltkreisen mit verschieden langen Schaltzeiten miteinander gekoppelt
werden sollen. Derartige Kopplungen treten bei der Verbindung von digitalen Rechenmaschinen mit Peripheriegeräten häufig auf.
Der Erfindung liegt die Aufgabe zugrunde, einen Baustein für digitale
Verarbeitung der Eingangssignale zu entwickeln, der mit niedrigen
Signalpegeln arbeitet, unempfindlich gegen Störspannungen ist und bei beliebigen Flankensteilheiten der Eingangssignale eine konstante
Flankensteilheit seiner Ausgangssignale aufweist.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein mitgekoppelter
Differenzverstärker vorgesehen ist, dessen Differenzeingänge einerseits kapazitiv verbunden sind und andererseits mit Schaltungen
zur logischen Verknüpfung von binären Eingangsvariäblen versehen sind.
Als Schaltungen zur logischen Verknüpfung von Eingangsvariablen können
UND- und ODER - Schaltkreise verwendet werden, die vorzugsweise als' Diodengatter ausgebildet sind. Es können auch mehrstufige Gatter
an die Differenzeingänge angeschlossen werden.
Gelangen die meist kurzzeitigen Störspannungen von großer Amplitude
auf einen der Differenzeingänge des Differenzverstärkers, dann entsteht
am anderen Differenzeingang infolge der Kondensatorkopplung eine etwa gleich große Spannungsänderung. Da der Differenzverstärker
109884/155 4 ■■ - 3 -
EbFSEL - 7o/l2
eine hohe Gleichtaktunterdrückung besitzt, bewirken die Störspannungen
keine Anderunp des Ausgangssignals. Mittels des Kondensators läßt
rieh'die Ansprechzeit des Differenzverstärkers in vorteilhafter Weise
Eo verlängern, daß kurzzeitige Störspannungen keinen Einfluß auf die
Ausgangssignale ausüben. Durch den Kondensator wird auch die Flankensteilheit
des Ausgangssignals nicht beeinflußt, da. die Mitkopplung
für ein schnelles Umschalten des Ausgangssignals sorgt.
Die erfindungsgemäße Schaltung zeigt eine große Störunempfi&dlichkeit
auch bei niedrigen Signalpegeln. Niedrige Signalpegel bedeuten gleichzeitig eine geringe Verlustwärme in den Schaltkreisen, die sich deshalb
vorteilhaft für einen Aufbau in integrieter Technik eignen. '
In einer bevorzugten Ausführungsform ißt vorgesehen, daß die Differenz- d
einginge mit bezüglich ihrer zueinander komplementären Eingangsvariablen
gleiches Verknüpfungsverhalten zeigenden Schaltungen verbunden sind.
Die vorgeschalteten Schaltkreise können aus mehrstufigen Diodengattern
aufgebaut sein. Mit dieser Ausführungsform läßt sich mit dem gleichen
Baustein sowohl eine UND- bzw. ODER- als auch eine NAND- bzw. NOR-Verknüpfung
der Eingangsvariablen herstellen. Bei mehrstufigen Gattern können darüber hinaus verwickeitere logische Verknüpfungen unter Benutzung
der UND-, ODER-, NAND- und NOR - Eigenschaften des Bausteins
erzeugt werden.
Eine zweckmäßige Ausführungsform besteht darin, daß die Schaltungen J
zur logischen Verknüpfung von Eingangsvariablen mit an Vereorgungs- ^
spannungen angeschlossenen Widerständen in zwei gegenüberliegenden
Zweigen einer Brückenschaltung in Reihe mit Brückenwiderständen geschaltet Bind und daß an die Diagonale dτ Brückenschaltung die
Differenzeingänge angeschlossen sind.
Ein Vorteil dieser Ausführungeform ist darin zu sehen, daß auf die
Zuleitungen der Versorgungsspannung eingekoppelte Störspannungen, auch solange die Potentiale an den Ausgängen der dem Differenzverstärker
vorgeschalteten Schaltkreise nicht durch entsprechende. EingangBsifrnale
niederohmig festgelegt sind, keinen störenden Einfluß auf das Schaltverhalten des Bausteins ausüben können.
-109884/1SSi - k r
Eb FSEL - 70/12
H 203Λ630
Weitere Einzelheiten der Erfindung sind an Hand von durch eine Zeichnung
näher erläuterten Ausführungsbeispielen in Verbindung mit Unteransprüchen
ersichtlich.
Ea zeigen:
Fig. 1 einen Baustein mit einem Differenzverstärker, dem mehrstufige
Diodengatter vorgeschaltet sind,
Fig. 2 einen Baustein mit einem Differenzverstärker, dem eine
Fig. 2 einen Baustein mit einem Differenzverstärker, dem eine
Brückenschaltung vorgeschaltet ist, Fig. 3 einen Baustein mit Speicherverhalten,
Fig. k einen Baustein, der als steuerbarer Taktgenerator ausgebildet
ist.
Ein Differenzverstärker 1 ist über Leitungen 2 bzw, 3 an den positiven
Pol k bzw. negativen Pol 5 einer Spannungsquelle angeschlossen. Der
Ausgang 6 des Differenzverstärkers 1 ist über einen .Widerstand 7 auf
einen Eingang 8 des Differenzverstärkers 1 zurückgekoppelt. Die Rückkopplung ist positiv. Der Ausgang 8 steht mit dem anderen Eingang 9
dee Differenzverstärkers 1 über einen hochohmigen Widerstand Io in
Verbindung.
An den Eingang 9 ist ein Diodengatter angeschlossen, das aus den
Dioden 11,12 besteht, deren Arbeitswiderstand 13 vom positiven Pol 4
gespeist wird. Der Eingang 8 ist über einen Widerstand lk mit einem
Diodengatter verbunden, das zwei Dioden 15,16 enthält, deren Arbeitsfe
widerstand 17 auf den negativen Pol 5 geführt ist. Der Eingang 9 ist
weiterhin über einen Kodensator l8 und den Widerstand Ik mit dem
Eingang 8 des Differenzverstärkers 1 verbunden,.
An die Kathode der Diode 12 ist. die Kathode einer Diode 19 angeschlossen.
Die Diode 19 steht feVner über den Arbeitswiderstand 2o mit dem negativen Pol 5 in Verbindung. Die Anode der Diode 19 erhält
einen Vorstcom über den Widerstand 21 vom positiven Pol k.
Dem Eingang des durch die Diode 19 und die Widerstände 2o,21 gebildeten
Diodengatters eind Signalpegel zuführbar, die durch ein logisches O- oder L - Signal gekennzeichnet sind. Die am Eingang der' Diode 19
anstehende logische Variable, die entweder ein O- oder L - Signal einnimmt let mit dem Buchstaben A bezeichnet.
109884/1554 ~ 5 "
-I-
Der Diode 11 ist ein aus den drei Dioden 22,23,24 bestehendes Gatter
vorgeschaltet, dessen Arbeitswiderstand 25 an den negativen Pol 5
angeschlossen ist. Die Anoden der Dioden 22,23,24 erhalten ihre Vorströrae
durch mit dem positiven Pol verbundene Widerstände 50»26,27.
Die Anoden der Dioden 22,23,24 sind ferner durch Signalpegel beaufschlagbar, denen ein logisches 0- oder L- Signal zugeordnet ist.
Die an den Anoden der Dioden 22,23,24 anstehenden logischen Variablen
sind mit Buchstaben B, C und D bezeichnet.
Der Anode der Diode 16 ist ein aus der Diode 28 und dem an den positiven
Pol 4 angeschlossenen Widerstand 29 bestehendes Gatter vorgeschaltet.
Die Diode 28 erhält einen Vorstrom über den Widerstand 3.3, der mit dem
negativen Pol 5 verbunden ist. Den der Kathode der Diode 28 zufuhr- Λ
baren Spannungspegeln ist ein logisches 0- oder L- Signal zugeordnet.
Die an der Anode der Diode 28 anstehende logische Variable ist durch
den Buchstaben E gekennzeichnet.
Die Anode der Diode 15 ist mit einem aus den Dioden 3o,31,32 bestehenden
Gatter verbunden, dessen Arbeitswiderstand 34 am positiven Pol 4,
anliegt. Die Dioden 3o,^l,32 erhalten Vorströme über die Widerstände
35,36,37» die an den negativen Pol 5 angeschlossen sind. Die an den
Kathoden der Dioden 3o,^1,32 anstehenden Spannungspegel sind einem
logischen 0- oder L - Signal zugeordnet. Die den Kathoden der Dioden
3o,31, 32 zuführbaren logischen Variablen erhalten die Bezeichnungen
F,G,H.
Λ Der Eingang 9 ist ferner mit der Kathode einer Diode 38 und der Ein- ·"
gang 8 mit der Anode einer Diode 39 verbunden. Die Diode 38 ist mit
ihrer Anode und die Diode 39 Mit ihrer Kathode an einen aus den Widerständen
4ot 4l bestehenden Spannungsteiler angeschlossen. Die aus den
Dioden 38,39 und den Widerständen 4o, 4l aufgebaute Schaltung dien*-
zur Begrenzung des Spannungshubs an den Eingängen 8 und 9.
Der Differenzverstärker 1 gibt am Ausgang 6 ein positives Signal ab,
wenn das Signal am Eingang 8 positiv gegenüber dem Signal am Eingang
9 ist. Für die Schaltung gemäß Fig. 1 wird ein positiver Signalhub angenommen (K. Steinbuch! "Taschenbuch der Nachrichtenverarbeitung",
Springer Verlag, 1962, S. 443, Absatz 2). Die am Auegang 6 auftretende
1 09884/15B4
/\ Eb FSEL - 70/12
logische Variable wird mit dem Buchstaben Ϊ bezeichnet. Für die
folgende Beschreibung gilt ein positiver Signalpegel als ein logisches "L", während ein negativer Signalpegel eine logische "0" kennzeichnet.
An den Anoden der Dioden 15» 16 entsteht ein positives Potential, wenn
die Anode einer der Dioden 15«l6 einen positiven Signalpegel führt.
Die Dioden 15, l6 bilden deshalb ein ODER - Gatter. Die Diode l6 ist
nur mit einem Eingang verbunden. Die Anoden der Dioden 3o,31»32 führen
ein positives Signal, wenn an allen Kathoden der Dioden Jo,31,32 ein
positiver Signalpegel herrscht. Die Dioden 3o,31,32 bilden daher ein
UND - Gatter bei positivem Signalhub,
An der Kathode der Diode 11 liegt negatives Potential an, wenn die
Anoden der Dioden 22,23,2A- einen negativen Signalpegel aufweisen. Die
Dioden 22,23,24 bilden ein UND - Gatter für negativen Signalhub. An
die Diode 12 ist nur eine Eingangsleitung angeschlossen. Der Eingang 9
führt negatives Potential, wenn die Kathoden der Dioden 11 oder 12 negative Signalpegel aufweisen. Die Dioden 11 und 12 bilden ein ODER-Gatter
für negativen Signalhub. Voraussetzung für ein positives Signal am Ausgang 6 ist ein negatives Potential am Eingang.9. Überträgt man
unter Berücksichtigung dieser Tatsache die Eigenschaften der die
Dioden 11,12,19,22,23,2Jf,enthaltenden Schaltkreise auf das Verhalten
bei positivem Signalhub, dann stellen die Dioden 11,12 ein ODER Gatter für invertierte logische Signale und die Dioden 22,23,24 ein
UND - Gatter für invertierte logische Signale dar. Mit dem Symbol Λ
für die UND - Verknüpfung und dem Symbol V für die ODER - Verknüpfung ergibt sich, ausgedrückt in der Schreibweise der logischen Algebra,
folgende Funktion für den in Fig. 1 dargestellten Schaltkreis:
Y= [(AV(BACAD)J A [(EV(FAGAH)]
Dem erfindungsgemäßen Baustein stehen an den Eingängen binäre Signale
zur Verfügung. Aus der obigen Gleichung geht hervor, daß die beiden an die Eingänge 8,9 angeschlossenen Schaltungen bezüglich ihrer zueinander
komplementären Eingangsvariablen gleichartiges Verknüpfungsverhalten zeigen.
Störepannungen, die an eine der beiden Zuleitungen des Kondensators l8
gelangen, bewirken eine Änderung der Spannungen an den Eingängen 8 und
9 mit gleicher Polarität. Durch die Gleichtaktunterdrückung des Dif-
10 9 8 8 4/1554 -7-
-T-
Eb - FSEL - 7o/12
ferenzverstärkers 1 können diese Störspannungen das Signal am Ausgang
nicht beeinflussen. Änderungen eines oder mehrerer Signale A,B,C,D,E,
F,G sind von längerer Dauer als eingekoppelte Störspannungen. Die durch
diese Signale an den Eingängen 8 und 9 erzeugten Potentiale stehen deshalb
noch nach dem Ladungsausgleich auf dem Kondensator 18 an und können einen Wechsel des Signals am Ausgang herbeiführen, wenn ein entsprechender Unterschied der Potentiale an den Eingängen 8 und 9 vorhanden
ist. Der Zeitverzug bis zum Wechsel des Signals am Ausgang 6 ist vorwiegend durch den Kondensator und die Widerstände Io,-l4 bestimmt.
Bei der in Fig. 2 gezeigten Schaltung ist den Eingängen des Differenzverstärkers eine Brückenschaltung vorgeschaltet. Gleiche Elemente sind j
in den Fig. 1 und 2 mit gleichen Bezugsziffern versehen. Mit den Ein- -
g-ingen 8,9 sind Widerstände A-2,^3 verbunden, die die Eingangswiderstßnde
der Differenzeingänge 8 und 9 einander angleichen. Der Kondensator
18 liegt parallel zu den nicht mit den Eingängen 8,9 verbundenen Anschlußenden der Widerstände 42,^3. Die beiden Anschlüsse des Kondensators l8 stehen mit den Anschlußpunkten der Brückendiagonale einer
aus den Widerständen 13» 17 und Widerständen Mf,^5*^6 und k7 aufgebauten
Brücke in Verbindung. Die Widerstände 13 und 17 sind übereinstimmend
mit der Anordnung geaäß Fig. 1, an den positiven Pol 4 und den negativen
Pol 5 angeschlossen. Der Widerstand kS verbindet den negativen Pol 5
mit dem Widerstand hj>. Der Wideretand k7 ist an den positiven Pol k
und den Widerstand ^2 angeschlossen. Die Serienschaltung der Wider- ·
stände 13 und hk bildet einen Brückenzweig. Ein weiterer Brückenzweig M
wird durch die Serie,., ichaltung der Widerstände 17 und h$ hergestellt.
Mit der gemeinsamen Anschlußstelle der Widerstände 13 und Mf sind die
Anoden der Dioden 11 und 12 verbunden. Den Dioden 11, 12 können, entsprechend der in Fig. 1 dargestellten Anordnung, weitere Gatter vorgeschaltet
sein, die in Fig. 2 nicht gezeigt sind. Die Kathoden der Dioden 15, 16 sind auf die gemeinsame Anschlußstelle der Widerstände
17 und ^5 geführt. Die Dioden 15, 16 können mit weiteren Gattern verbunden sein, die gemäß der in Fig. 1 gezeigten Anordnung aufgebaut sind.
-■:ei der in Fig. 2 dargestellten Schaltung richtet sich die Polarität
der Spannung an der mit dem Kondensator 18 verbundenen Brückendiagonale nach dem Spanaungspegel an den Anoden der Dioden 11, 12 und den Kathoden
der Dioden 15»"16. Ein negatives Potential an den Anoden der Dioden 11,12
109884/1554
I-
Eb FSEL - 7o/l2
verursacht ein negatives Potential am Eingang 8. Durch einen positiven
Spannungspegel an den Kathoden der Dioden 15, 16 entsteht ein positiver
Signalpegel am Eingang 9· Über die Gatter oder die SpannungsversorgUBgsleitungen
bei positiven Spannungspegeln an den Kathoden der Dioden
15,16 oder negativen Spannungspegeln an den Anoden der Dioden 11, 12
eingekoppelte Störspannungen führen zu übereinstimmenden Potentialverschiebungen
an beiden Anschlüssen des Kondensators l8. Infolge der Gleichtaktunterdrückung des Differenzverstärkers 1 bewirken diese
Störspannungen keinen Wechsel des Signals am Ausgang 6. Nach dem Auftreten
einer Störspannung erfolgt der Ausgleich der Ladungen auf den beiden Platten des Kondensators vorwiegend über die Widerstände 1?,
in Parallelschaltung mit den Widerständen 44,13,47,46. Die Zeitkonstante
für den Ladungsausgleich ist durch die Kapazität des Kondensators l8 und die Größe der Widerstände 13,17,44,45,46,47 einstellbar.
Bei postivem Potential an den Kathoden der Dioden 11, 12 und negativem
Potential an den Anoden der Dioden 15, l6 sperren diese Dioden. Das Potential an der Brückendiagonale ist durch Dimensionierung der Widerstände
13,17,44,45,46,47 so gewählt, daß am-Eingang 8 ein negativer
Spannungspegel gegenüber dem Eingang 9 anliegt. Am Ausgang 6 herrscht dadurch ein positiver Spannungspegel. Die Spannungsdifferenz an der .
Brückendiagofcale ist jedoch klein. Die Brücke ist demnach nahezu abgeglichen.
Über die Spannungsversorgungsleitungen eingekoppelte Störspannungen werden durch die Brückenschaltung stark gedämpft. Die noch
an der Brückendiagonale auftretenden kleinen Störspannungsamplituden werden mittels dee Kondensators l8 unwirksam gemacht.
In Fig. 3 ißt ein Baustein mit Speicherverhalten dargestellt. Übereinstimmende
Elemente in den Figuren 1 und 3 sind mit den gleichen Bezugsziffern versehen. Der negative und positive Pol 4, 5 der Spannüngsquelle,
die Spannungsversorgungsleitungen 1, 2 zum Differenzverstärker 1 und die an den positiven oder negativen Pol angeschlossenen Widerstände
13,17,2o,21,25,26,27,29,33,34,35,36,37,4o,41,50 sind in Fig. 3
nicht gezeigt, da die Anordnung dieser Elemente mit der Anordnung gemäß Fig. 1 übereinstimmt. Gegenüber der Schaltung gemäß Fig. 1 unterscheidet
sich die in Fig. 3 dargestellte Schaltung durch eine zusätzliche Leitung 48, die den Ausgang 6 des Differenzverstärkers 1 mit der
Kathode der Diode 28 verbindet. Der Ausgang 6 ist demnach auf einen
109884/1554 " 9 "
Eingang zur ODER - Verknüpfung bei positivem Signalhub zurückgeführt.
Bei L - Signal der Variablen F, G und H entsteht am Ausgang 6 ein
L - Signal, das durch die Rückkopplung auch nach dem Verschwinden der L - Signale an den Dioden 3o, 3I1 32 aufrecht erhalten wird.
Durch ein L - Signal der Variablen A oder L - Signalen der Variablen
B, C und D wird die Spannungsdifferenz an den Eingängen 8 und 9 abgebaut,
so daß ein Wechsel des Ausgangssignals Y auftritt. Der Ausgang 6 führt demnach 0 - Signal. Bei L - Signal am Ausgang 6 Und
Übergang der Variablen F, Q und H auf L - Signal bleibt das Ausgangssignal:
erhalten. Ebenso tritt bei 0 - Signal am Ausgang 6 und Übergang der Variablen A oder B, C und D zu L- Signal keine Änderung
des Ausgangssignals ein. Die in Fig. 3 gezeigte Schaltung zeigt demnach
das Verhalten eines R-S- Flip - Flops.
In Fig. ^f ist ein Baustein dargestellt, der als steuerbarer Taktgenerator
arbeitet, übereinstimmende Elemente in den Figuren 1 und k
sind mit den gleichen Bezugsziffern versehen. Der negative und posi«·
ti ve Pol 4, 5 der Spannungsquelle, die Leitungen 1, 2 zum Differenz·*
verstärker 1 und die an den positiven oder negativen Pol angeschlossenen Widerstände 13,17,2o,21,25,26,27,29,33,34,35,36,37,^0,^1 und 50 sind in
Fig. if nicht gezeigt, da die Anordnung dieser Elemente mit der Anordnung
gemäß Fig. 1 übereinstimmt. Gegenüber der Schaltung gemäß Fig. 1
unterscheidet sich die in Fig. k dargestellte Schaltung durch eine zusätzliche
Leitung ^9» die den Ausgang des Differenzverstärkers 1 mit
der Anode der Diode 19 verbindet. Der Ausgang 6 ist demnach auf einen
Eingang zur ODER - Verknüpfung von gegenüber durch positiven Signalhub gekennzeichneten Signalen invertierten Signalen zurückgeführt.
Nimmt die Variable E ein L - Signal ein, dann wird ebenso wie bei L
- Signal der Variablen F, G und H der Eingang 8 positiv, so daß am Ausgang 6 ein L - Signal entsteht. Dieses L- Signal wird über die
Dioden 19, 12 mit einer durch den Kondensator l8 und die Widerstände
Io, Ik bestimmten Zeitverzögerung am Eingang 9 wirksam. Ein L - Signal
am Eingang 9 verursacht ein O - Signal am Ausgang 6, das nach einer
Verzögerungszeit am Eingang 9 ansteht. Sobald am Eingang 9 ein O-Signal
herrscht, bewirkt das L - Signal am Eingang 8 das Entstehen eines L - Signals am Ausgang 6. Der oben beschriebene Vorgang wiederholt eich
109884/1554
Eb FSTHL - 7o/l2
Liegen demgegenüber an der Diode 28 oder an den Dioden Jo, 31 und
32 0 - Signale an, dann führt der Ausgang 6 ein Q-"- Signal.
Die Schaltung gemäß Fig. k stellt einen Taktgenerator dar, der durch
L - Signal der Variablen E oder F, 6 und H einschaltbar ist.
11
10988Λ/155Λ
Claims (1)
- LICENTTA
Patent-Verwaltungs-G.m.b.H. Frankfur t/Maint Theodor-Stern-Kai 1Eb FSEL- 7o/l2 Patentansprüche1l) Baustein für digitale Signalverarbeitung, dadurch gekennzeichnet, daß ein mitgekoppelter Differenzverstärker (1) vorgesehen ist, dessen Differenzeingänge (8,9) einerseits kapazitiv verbunden sind und andererseits mit Schaltungen zur logischen Verknüpfung von binären Eingangsvariablen (A,B,C,D,E,F,G,H) versehen sind.2. Baustein nach Anspruch 1, dadurch gekennzeichnet, dal?, die Differenzeingänge (8,Q) mit bezüglich ihrer zueinander komplementären Eingangsvariablen gleichee Verknüpfungsverhalten zeigenden Schaltungen (11,12,13,19,20,21,22,23,24,25,26,27,50; 15,16,17,28,29,30,31,32,33, 3^,35,36,37) verbunden sind.3. Baustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltungen zur logischen Verknüpfung von Eingangevariablen (A,B,C, D,E,F,G,H) mit an Versorgungsspannungen angeschlossenen Widerständen (13? 17) in zwei gegenüberliegenden Zweigen einer Brückenschaltung in Reihe mit Brückenwiderständen (44,^5) geschaltet sind und daß an die Diagonale der Brückenechaltung die Differenzeingänge (8,9) angeschlossen sind.k. Baustein nach Anspruch 2 oder 3» dadurch gekennzeichnet, daß der Ausgang (6) des Differensverstärkers (1) mit einem Eingang (28) zur ODER - Verknüpfung bei positivem Signalhub verbunden ist.5. Baustein nach Anspruch 2 oder 3» dadurch gekennzeichnet, daß der Ausgang (6) des DifferenzVerstärkers (l) mit einem Eingang (19) zur ODER - Verknüpfung von gegenüber durch positiven Signalhub gekennzeichneten Signalen invertierten Signalen verbunden ist.1098.84/155*
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702034630 DE2034630C3 (de) | 1970-07-13 | 1970-07-13 | Schaltglied für digitale Signalverarbeitung |
CH986971A CH531814A (de) | 1970-07-13 | 1971-07-06 | Baustein für digitale Signalverarbeitung |
SE902371A SE368653B (de) | 1970-07-13 | 1971-07-12 | |
FR7125769A FR2101690A5 (de) | 1970-07-13 | 1971-07-13 | |
NL7109632A NL7109632A (de) | 1970-07-13 | 1971-07-13 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19702034630 DE2034630C3 (de) | 1970-07-13 | 1970-07-13 | Schaltglied für digitale Signalverarbeitung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2034630A1 true DE2034630A1 (de) | 1972-01-20 |
DE2034630B2 DE2034630B2 (de) | 1975-01-30 |
DE2034630C3 DE2034630C3 (de) | 1975-09-11 |
Family
ID=5776587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702034630 Expired DE2034630C3 (de) | 1970-07-13 | 1970-07-13 | Schaltglied für digitale Signalverarbeitung |
Country Status (5)
Country | Link |
---|---|
CH (1) | CH531814A (de) |
DE (1) | DE2034630C3 (de) |
FR (1) | FR2101690A5 (de) |
NL (1) | NL7109632A (de) |
SE (1) | SE368653B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2555297A1 (de) * | 1974-12-20 | 1976-07-01 | Ibm | Digitalschaltung mit feldeffekttransistoren |
-
1970
- 1970-07-13 DE DE19702034630 patent/DE2034630C3/de not_active Expired
-
1971
- 1971-07-06 CH CH986971A patent/CH531814A/de not_active IP Right Cessation
- 1971-07-12 SE SE902371A patent/SE368653B/xx unknown
- 1971-07-13 NL NL7109632A patent/NL7109632A/xx unknown
- 1971-07-13 FR FR7125769A patent/FR2101690A5/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2555297A1 (de) * | 1974-12-20 | 1976-07-01 | Ibm | Digitalschaltung mit feldeffekttransistoren |
Also Published As
Publication number | Publication date |
---|---|
DE2034630B2 (de) | 1975-01-30 |
NL7109632A (de) | 1972-01-17 |
FR2101690A5 (de) | 1972-03-31 |
CH531814A (de) | 1972-12-15 |
DE2034630C3 (de) | 1975-09-11 |
SE368653B (de) | 1974-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2414917C2 (de) | Leseverstärker | |
DE2323478A1 (de) | Datenuebertragungsanordnung | |
DE2514462B2 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2855925C2 (de) | Logikschaltkreis | |
DE3045366C2 (de) | Schwellwertschalter | |
DE3035631A1 (de) | Binaerer mos-paralleladdierer | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2543403B2 (de) | Schaltungsanordnung zur pegelabhängigen Veränderung der Eingangsimpedanz eines Verstärken für bipolare Signale | |
DE3713687C2 (de) | ||
DE2034630A1 (de) | Baustein für digitale Signalverarbeitung | |
DE2719200A1 (de) | Schaltungsanordnung zum steuern eines gleichstrommotors | |
DE2803099C3 (de) | Digital-Analog-Umsetzer in integrierter Schaltungstechnik | |
DE2748571B2 (de) | ||
DE3718001C2 (de) | ||
DE2055487A1 (de) | Statisches mehrstufiges Schiebe register | |
DE1299684B (de) | Anordnung zur stoerungsunempfindlichen UEbertragung von binaeren Signalen | |
DE1162602B (de) | Mehrstufiger Binaeraddierer | |
DE2324692A1 (de) | Digital-analog-wandler | |
DE1132968B (de) | Schaltung zur Bildung der íÀOder-AberíÂ-Funktion aus zwei Eingangssignalen | |
DE1230079B (de) | Bistabiler Multivibrator mit Emitteranzapfung | |
DE1933370C3 (de) | Asynchrone RS-Kippstufe in ECL-Technik | |
EP0822656B1 (de) | Schaltungsanordnung mit einem Operationsverstärker | |
DE1158291B (de) | Logisches Element zur Ausfuehrung logischer Mehrheitsoperationen | |
DE2343805C3 (de) | Logische Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |