DE2324692A1 - Digital-analog-wandler - Google Patents
Digital-analog-wandlerInfo
- Publication number
- DE2324692A1 DE2324692A1 DE2324692A DE2324692A DE2324692A1 DE 2324692 A1 DE2324692 A1 DE 2324692A1 DE 2324692 A DE2324692 A DE 2324692A DE 2324692 A DE2324692 A DE 2324692A DE 2324692 A1 DE2324692 A1 DE 2324692A1
- Authority
- DE
- Germany
- Prior art keywords
- digital
- pulse shaper
- shaper stage
- analog
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
- Anlage zur Patentanmeldung Digital-Analog-Wandler Die Erfindung betrifft einen Digitai-iLnalog-Waniler mit einer Impulsformerstufe, der zur Umsetzung einer binor-codierten Zahl, vorzugsweise einer Dualzahl oder einem BCD-Code, bzw. einer Frequenz,in einen analogen Ausganswert dient.
- Es ist eine Schaltungsanordnung bekannt, tei der sowohl das Ausgangsignal eines Pseudo-Rauschgenerators als auch eine zu wandelnde Digitalzahl einer Vergleichsstufe zugeführt wird.
- Der Pseudo-Rauschgenerator erzeugt dabei eine stochastische Impulsfolge, bei der mit der gleichen Wahrscheinlichkeit die einzelnen Werte auftreten. Je nachdem die zu wandelnde Digitalzahl grösser oder kleiner als die augenblicklich im Pseudo-Rauschgenerator erzeugte Zahl ist, liefert die Vergleichsstufe ein Ausgangssignal mit den zarten 0 oder L. Entsprechend der Grösse der zu wandelnden Digitalzahl im Vergleich zum Xittelwertsignal des Pseudo-Rauschgenerators ergibt sich demnach ein Ausgangssignal der Vergleichsstufe. Dieses Vergleichsstufensignal besitzt jedoch naturgemäss nur eine kleine Gleichverteilung und zur Bestimmung seiner Ausgangsfrequenz ist ein grosses Zeitintervall abzuwarten, das sich nach der Stellenzahl des Pseudo-Rauschgenerators richtet. Für viele Anwendungen ist diese notwendige Zeit zur Frequenzbestimmung jedoch zu gross.
- Aufgabe der Erfindung ist es daher, eine Schaltungsanqrdnung eines Digital-Analog-Wandlers mit einer wesentlich günstigeren Gleichverteilung zu schaffen, um das Analogsignal schneller zu erhalten.
- Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass einem Tiefpass ein Parallel-Multiplizierer in Inkrementrechentechnik vorgeschaltet ist und dem Parallel-Multinlizierer eine binärcodierte Zahl und eine Taktfrequenz zuführbar ist.
- Schaltungen in Inkrementrechentechnik sind in der englichsprachigen Literatur unter dem Begriff "Digital Differential Analyser" (DDA) bekannt.
- In weiterer Ausgestaltung der Erfindung bilden ein Binärzahlen-Addierer zusammen mit einem Summenregister den Parallel-Multiplizierer, und zwischen dem Übertragausgang des Summenregisters und dem Tiefpass ist eine Impulsformerstufe mit amplitudenbegrenzender Wirkung vorgesehen.
- Bei dieser Schaltungsanordnung wird die binär-codierte Zahl jeweils zum Inhalt des Summenregisters im Rhytmus der Taktfrequenz hinzuaddiert. Der Übertrag des Summenregisters steht dann nach der Impulsformerstufe über einem Kondensator des Tiefpasses als Analogsignal zur Verfügung.
- Die fortlaufende Addition der zu wandende Dualzahl zum Summenregister bedeutet eine Mittelwertbildung. Dadurch besitzt die Folge der Registerüberläufe eine optimale Gleichverteilung.
- Zur Frequanzbestimmung sind damit wesentlich weniger Impulse notwendig. Der nachfolgende Tiefpass kann daher für eine kleinere Zeitkonstante ausgelegt werden.
- Ein Ausführungsbeispiel der ErfindunOr ist in der Zeichnung dargestellt und wird im folgenden beschrieben und näher erläutert. Es zeigen: Fig. 1 ein Digital-Analog-Wandler mit Inkrementrechenschaltungen, Fig. 2 eine Impulsformerstufe mit kompiementären Transistoren, Fig. 3 eine Impulsformerstufe mit zwei Feldeffekttransistoren, Fig. 4a eine Impuisfolge eines im Stand der Technik erwähnten Digital-Analog-Wandlers (6 Bit, 2 Perioden), und Fig. 4b eine Impulsfolge als Ergebnis des erfindungsgemässen Dieita'-Analog-Sandlers mit Inkrementrechenschaltungen.
- In Fig. 1 wird eine Zaktfrequenz fo einer Addierstufe (12) und einem Summenregister (14) zugeführt. ist (10) ist ein Dualzahlenregister am Eingang der Addierstufe (12) gekennzeichnet.
- Der Ausgang (15) für den übertrag des Summenregisters (14) führt über die Impulsformerstufe (20) zu einem Tiefpass (42) mit einem Widerstand (40) und einem Kondensator (41).
- Die Impulsformerstufe :iach Fig. 2 enthält einen NPN-Transistor (21), dessen Basis über einen Inverter (27) den Eingang E der Impulsformerstufe (20) bildet und dessen Emitter an einer Minusleitung (25! anaeschlossen ist. Ferner ist der Kollektor dieses Transistors (21) sowohl mit der Basis eines NPN-Transistors (23) als auch mit der Basis eines PNP-Transistors (24) verbunden. Die Emitter der beiden Komplementärtransistoren (23 und 24) sind miteinander verbunden und bilden den Ausgang A der Impulsformerstufe, während die beiden Kollektoren zwischen der Plusleitung (25) und der Minusleitung (26) liegen.
- Fig. 3 zeigt eine weitere Schaltungsanordnung einer Impulsformerstufe. Ihr Eingang E ist hier einmal mit der Gateelektrode eines an der Plusleitung (25) angeschlossenen Feldeffekttransistors (30) verbunden, und ferner über einen Inverter (31) mit der Gateelektrode eines zweiten Feldeffekttransistors (32). Die beiden Feldeffekttransistoren (30 und 32) liegen in Reihe zwischen der ilusleitung (25) und der Minusleitung (26). Von ihrer Verbindungsstelle führt ein Widerstand (33) zum Ausgang A der Impulsformerstufe (20).
- Im folgenden wird die Funktionsweise des Ausführungsbeispieles nach Fig. 1 mit der Impulsformerstufe nach Fig. 2 erläutert.
- Die zu wandende binär-codierte Zahl steht im Dualzahlenregister (10) zur Verfügung. M£t jedem Taktimpuls von fo wird die ursprünglich im Dualzahlenregister stehende Zahl zum Inhalt des Summenregisters (14) addiert. Am Ausgang (15) des Summenregisters (14) ergibt sich damit ein periodisch wiederkehrender Übertrag. In der nachfolgenden Impulsformerstufe (20) bewirkt ein als L-Signal erscheinender Übertrag des Summenregisters (20) eine Sperrung des Transistors (21). Der dadurch verkleinerte Stromfluss durch diesen Transistor (21) zieht einen verringerten Spannungsabfall am Widerstand (22) nach sich, wodurch die Spannung sowohl an der Basis des Transistors (23) als auch an der des Transistors (24) erhöht wird.
- Der Transistor (23) leitet dadurch, während der Transistor (24) sperrt. Damit entsteht ein positives Ausgangssignal der Impulsformerstufe an der Stelle A. Umgekehrt bewirkt ein 0-Signal am Eingang E der Impulsformerstufe (20) einen Abfall der Ausgangsspannung an-der Stelle A. Die Impulsformerstufe (20) kann daher eine Amplitudenbegrenzung des Ausgangssignals des Summenregisters (14) bewirken.
- Die Impulsformerstufe nach Fig. 3 arbeitet nach einem ähnlichen Prinzip wie die Impulsformerstufe nach Fig. 2; auch sie besitzt eine amplitudenbegrenzende wirkung. Ein Spannungsanstieg am eingang E bewirkt ein Durchsshalten des Feldeffekttransistors (30). Zusätzlich verkleinert der Invarter (31) die Spannung am Gate des Feldeffekttransistors (52), so dass dieser Feldeffekttransistor sperrt. Der Widerstand (33) liegt damit an der Versorgungsspannung, d,h. bei dieser Anordnung findet sich kein Restspannungsabfall an dem mit der Plusleitung (25) verbundenen Transistor.
- Ein Beispiel für die Impulsfolgee am Ausgang (15) des Summenregisters (14) ist in der Fig. 4t dargestellt. Für eine Dualzahl von 3/4 des Maximalwertes ergibt sich bei jedem vierten Taktimpuls kein Übertrag des Summenregisters (14), und man erhält eine Frequenzunterteilung von 3:4 gegenüber der Taktfrequenz fo.
- Zum Vergleich ist in Fig. 4a eine Impulsfolge über 2 Perioden des im Stand der Technik angedeuteten Digital-»nalog-.iandlers angegeben. Auch hier findet sich ein Impulsverhältnis von 3:4, doch bei einer wesentlich ungünstigeren Gleichverteilung. Der Tiefpass (40) im Anschluss an die Impulsformerstufe (20) benötigt daher für die Impulsfolge nach der Fig. 4a eine wesentlich grössere Zeitkonstante. Das ergebnis der Digital-Analog-Wandlung steht daher auch nicht so schnell über dem'Kondensator (41) zur Verfügung.
- Es sei hier noch erwähnt, dass sowohl das Summenregister vier-Bit-weise unter der Bezeichnung SN 49802N, als auch die Addierstufe mit der Bezeichnung SN7483 im Handel erhältlich sind, und daher auf ihre Beschreibung an dieser Stelle verzichtet werden kann. (In C-MOS CD 4042 und CD 4008).
- Die zu wandelnde Zahl kann ausser im Dual-Code ebenso im BCD-Code oder einem anderen der üblichen Rechencodes angebolzen werden. Im Falle des BCD-Codes würde im vorstehenden Beispiel statt des Dualzahlenaddierers ein BCD-Addierer eingesetzt, bei dem eine spezielle Berechnung des Übrtrags stattfindet.
Claims (5)
1. Digital-Analog-Wandler mit einer Impulsformerstufe, der zur Umsetzung
einer binär-codierten Zahl, vorzugsweise einer Dualzahl oder einem BCD-Code, bzw.
einer Frequenz, in einen analogen Ausgangswert dient, dadurch gekennzeichnet, dass
einem Tiefpass (42) ein Parallel-Multiplizierer in ïnkrementrechentechnik vorgeschaltet
ist, und dem Parallel-Multiplizierer eine binär-codierte Zahl und eine Taktfrequenz
zufünrbar ist.
2. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet,
dass eine Addierstufe (12) zusammen mit einem Summenregister (14) den Parallel-Multiplizierer
bilden.
3. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet,
dass zwischen einem Ausgang (15) des Summenregisters (14) und einem Tiefpass (42)
aus einem Widerstand (40) und einem Kondensator (41) die Impulsformerstufe (20)
vorgesehen ist, die eine amplitudenbegrenzende Wirkun, besitzt.
4. Digital-Analog-randler nach Anspruch 3, dadurch gekennzeichnet,
dass der Verbindungspunkt der Emitter einer Reihenschaltung aus zwei komplementären
Transistoren (?3 und 24) parallel zur Versorgungsspannung den Ausgang A
der
Impulsformerstufe (20) bildet und jede Basis der beiden Komplementärtransistoren
(23 und 24) am Kollektor eines in Emitterschaltung arbeitenden Transistors (21)
angeschlossen ist und dessen Basis über einen Inverter (27) den Eingang der Impulsformerstufe
(20) bildet.
5. Digital-Analog-dandler nach Anspruch 3, dadurch gekennzeichnet,
dass der Verbindungspunkt einer Reihenschaltung von zwei Feldeffekttransistoren
(30 und 32) den Ausgang der Impulsformerstufe (20) darstellt und das Gate des an
der Plusleitung (25) liegenden Feldeffekttransistors (30) direkt und das des anderen
Feldeffekttransistors (32) über einen Inverter (31) am Eingang z der Impulsformerstufe
(20) angeschlossen ist.
L e e r s e i t e
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2324692A DE2324692C2 (de) | 1973-05-16 | 1973-05-16 | Digital-Analog-Wandler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2324692A DE2324692C2 (de) | 1973-05-16 | 1973-05-16 | Digital-Analog-Wandler |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2324692A1 true DE2324692A1 (de) | 1974-11-28 |
DE2324692C2 DE2324692C2 (de) | 1983-07-21 |
Family
ID=5881082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2324692A Expired DE2324692C2 (de) | 1973-05-16 | 1973-05-16 | Digital-Analog-Wandler |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2324692C2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3021012A1 (de) * | 1980-06-03 | 1981-12-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verallgemeinertes interpolativers verfahren zur digital-analog-umsetzung von pcm signalen |
DE3235741A1 (de) * | 1982-09-27 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Digital-analog-wandler mit potentialtrennung |
EP0239844A1 (de) * | 1986-03-14 | 1987-10-07 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Zeitregeneration von Breitband-Digitalsignalen |
EP0243634A1 (de) * | 1986-03-14 | 1987-11-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Ansteuerung eines IC-Bausteins mit Digitalsignalen |
EP0501597A2 (de) * | 1991-02-26 | 1992-09-02 | Siemens Aktiengesellschaft | Digital-Analog-Umsetzverfahren und Vorrichtung zur Durchführung des Verfahrens |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2841328A (en) * | 1950-03-06 | 1958-07-01 | Northrop Aircraft Inc | Digital differential analyzer |
DE1288125B (de) * | 1964-12-30 | 1969-01-30 | Weston Instruments Inc., Newark, N.J. (V.St.A.) | Spannungs-Frequenz-Wandler |
US3624517A (en) * | 1968-08-21 | 1971-11-30 | Fujitsu Ltd | Circuit arrangement for making spaces in a pulse train more nearly uniform |
DE2053041A1 (de) * | 1970-10-29 | 1972-05-04 | Siemens Ag | Informationswandler |
-
1973
- 1973-05-16 DE DE2324692A patent/DE2324692C2/de not_active Expired
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2841328A (en) * | 1950-03-06 | 1958-07-01 | Northrop Aircraft Inc | Digital differential analyzer |
DE1288125B (de) * | 1964-12-30 | 1969-01-30 | Weston Instruments Inc., Newark, N.J. (V.St.A.) | Spannungs-Frequenz-Wandler |
US3624517A (en) * | 1968-08-21 | 1971-11-30 | Fujitsu Ltd | Circuit arrangement for making spaces in a pulse train more nearly uniform |
DE2053041A1 (de) * | 1970-10-29 | 1972-05-04 | Siemens Ag | Informationswandler |
Non-Patent Citations (3)
Title |
---|
DE-Z.: Elektronik, 1973, Heft 4, S.133-138 * |
DE-Z.: Radio Mentor Elektronik, 1966, Heft 1, S.45 * |
US-Buch Design and Application of Transistor Switching Circuits, McGraw-Hill Verlag, 1968, S.150 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3021012A1 (de) * | 1980-06-03 | 1981-12-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verallgemeinertes interpolativers verfahren zur digital-analog-umsetzung von pcm signalen |
DE3235741A1 (de) * | 1982-09-27 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Digital-analog-wandler mit potentialtrennung |
EP0239844A1 (de) * | 1986-03-14 | 1987-10-07 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Zeitregeneration von Breitband-Digitalsignalen |
EP0243634A1 (de) * | 1986-03-14 | 1987-11-04 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Ansteuerung eines IC-Bausteins mit Digitalsignalen |
US4775808A (en) * | 1986-03-14 | 1988-10-04 | Siemens Aktiengesellschaft | Circuit arrangement for driving an IC module with digital signals |
US4837778A (en) * | 1986-03-14 | 1989-06-06 | Siemens Aktiengesellschaft | Circuit arrangement for time-regeneration of broadband digital signals |
EP0501597A2 (de) * | 1991-02-26 | 1992-09-02 | Siemens Aktiengesellschaft | Digital-Analog-Umsetzverfahren und Vorrichtung zur Durchführung des Verfahrens |
EP0501597A3 (en) * | 1991-02-26 | 1994-07-20 | Siemens Ag | Digital-analog conversion method and device for implementing the method |
Also Published As
Publication number | Publication date |
---|---|
DE2324692C2 (de) | 1983-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2622970B2 (de) | Elektrische Schaltung zum Melden der Kanalwahl bei einem abstimmbaren Empfänger | |
DE2719471A1 (de) | Zweistufiger kapazitiver analog- digital- und digital-analogwandler | |
DE2610766C2 (de) | Anordnung zur Umsetzung einer Impulsdauer in einen analogen Strom | |
DE2618633C3 (de) | PCM-Decodierer | |
EP0541878B1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE69219216T2 (de) | Analog-Digitalumsetzer mit erhöhter Auflösung | |
DE2324692C2 (de) | Digital-Analog-Wandler | |
DE69616964T2 (de) | Analog-digitalwandler zur erzeugung von einem digitalen n-bit gray-code | |
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE1930275C3 (de) | Analog-Digital-Wandler | |
DE2612764C2 (de) | Spannungs-Frequenz-Wandler | |
DE3013678C2 (de) | Elektronische Schaltungsanordnung zur Erzeugung geregelter Anstiegs- und Abfallzeiten eines Sinusquadrat-Signals | |
DE3490472T1 (de) | Schaltungsanordnung eines Strom-Impuls-Konverters mit veränderbarer Zeitkonstante | |
DE2337132C3 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE1094296B (de) | Direkt galvanisch gekoppelte Transistorschaltung zur Durchfuehrung logischer Funktionen | |
DE2830825C2 (de) | Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal | |
DE3619013A1 (de) | Spannungs-digitalkode-umsetzer | |
DE1512202B1 (de) | Verfahren zur multinären Codierung | |
DE1954911A1 (de) | Analog-Digital-Codierer | |
DE1288634B (de) | Schaltungsanordnung zur Durchfuehrung logischer Funktionen, welche Ausgangssignale liefert, die gleiche absolute Werte, jedoch in Abhaengigkeit von empfangenen Signalkombinationen entgegengesetzte Vorzeichen aufweisen | |
DE2413540C3 (de) | Anordnung zur Frequenzverdopplung rechteckförmiger Impulsfolgen | |
DE2731919A1 (de) | Analog-digitalwandler | |
DE884513C (de) | Vergleichsanordnung elektrischer Groessen | |
DE2410633A1 (de) | Schaltungsanordnung zur umsetzung einer analogen eingangsspannung in einen digitalen ausgangswert | |
DE2362414C3 (de) | Schaltungsanordnung zur Umschaltung der Zeitkonstante von RC-Glledern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OF | Willingness to grant licences before publication of examined application | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |