DE2410633A1 - Schaltungsanordnung zur umsetzung einer analogen eingangsspannung in einen digitalen ausgangswert - Google Patents

Schaltungsanordnung zur umsetzung einer analogen eingangsspannung in einen digitalen ausgangswert

Info

Publication number
DE2410633A1
DE2410633A1 DE2410633A DE2410633A DE2410633A1 DE 2410633 A1 DE2410633 A1 DE 2410633A1 DE 2410633 A DE2410633 A DE 2410633A DE 2410633 A DE2410633 A DE 2410633A DE 2410633 A1 DE2410633 A1 DE 2410633A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
input
stochastic
frequency
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2410633A
Other languages
English (en)
Other versions
DE2410633C2 (de
Inventor
Ulrich Dipl Ing Flaig
Uwe Dipl Ing Dr Kiencke
Martin Dipl Ing Zechnall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2410633A priority Critical patent/DE2410633C2/de
Publication of DE2410633A1 publication Critical patent/DE2410633A1/de
Application granted granted Critical
Publication of DE2410633C2 publication Critical patent/DE2410633C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1066Mechanical or optical alignment

Description

  • Anlage zur Patent anmeldung Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert Die Erfindung betrifft eine Schaltungsanordnung zur Umsetzung einer analogen Eingangs spannung in einen digitalen Ausgangswert.
  • Schaltungsanordnungen dieser Art werden auch Analog-Digital-Wandler genannt. Sie werden z.B. in der Regeltechnik verwendet, wenn das analoge Ausgangssignal eines Messwertaufnehmers digital weiterverarbeitet werden soll.
  • Unter einem digitalen Ausgangswert oder allgemein einem digitalen Signal sei-im folgendenen eine Impulsfolge verstanden.
  • Die zeitlich aufeinanderfolgende Verarbeitung der einzelnen Impulse stellt eine Serienverarbeitung dar und ergibt eine Frequenz. Die entsprechende parallele Verarbeitung ergibt als Ausgangswert eine binär-kodierte Zahl.
  • Aufgabe der Erfindung ist die Schaffung eines Analog-Digital-Wandlers mit großer Genauigkeit und schneller Reaktion auf eine Änderung der Eingangsspannung. Gemäß der Erfindung wird diese Aufgabe gelöst durch einen Regelkreis mit einer Reihenschaltung aus einem Komparator, einem Vor-Rückwärtszähler, einem Zahlen-Frequenz-Wandler, und mit einer Rückführung über einen Digitai-Analog-Wandler.
  • Weitere Einzelheiten und Vorteile der Erfindung ergeben sich in Verbindung mit den Unteransprüchen aus der nachfolgenden Beschreibung von zwei Ausführungsbeispielen und aus der dazugehörigen Zeichnung. Es zeigen: Fig. 1 eine erste Schaltungsanordnung eines Analog-Digital-Wandlers, Fig. 2 eine zweite Schaltungsanordnung eines Analog-Digital-Wandlers Fig. 3 ein stochastischer Vor-Rückwärtszähler für die Schaltungsanordnung nach Fig. 2, Fig. 4 eine Zählrichtungssteuerung für den stochastischen Vor-Rückwärts zähler von Fig. 3 und Fig. 5 ein stochastischer Rückwärtszähler zur Verwendung in der Schaltungsanordnung von Fig. 2.
  • Die in den Fig. 1, 2, 3 und 5 angegebenen Doppellinien markieren Mehrfachleitungen zur Übertragung von binären Zahlen.
  • Einfache Linien bedeuten demgegenüber einpolige Leitungen und dienen zur Übertragung einer Frequenz oder eines analogen Spannungswertes.
  • In der Fig. 1 ist mit 10 ein Eingang für die zu wandelnde Spannung bezeichnet. Er ist über einen Widerstand 11 auf einen Plus-Eingang 12 eines Komparators 13 mit'einem Minus-Eingang 14 und einem Ausgang 15 geschaltet. Der Ausgang 15 des Komparators 13 ist mit einem Eingang 16 eines Vor-RAckwrtszählers 17 gekoppelt. Einem weiteren Eingang 18 des Vor-Rückwärts zählers 17 ist eine Zählfrequenz fz zuführbar und ein Ausgang 19 ist mit einem Eingang 21 eines DDA-Multiplizierers 20 (Digital-Differential-Analyser) verbunden sowie mit einem Zahlenausgang 24. An einem Eingang 22 des DDA-Multiplizierers 20 liegt eine Frequenz fx an. Das in Form einer Frequenz vorliegende Ausgangssignal des Analog-Digital-Wandlers nach der Fig. 1 steht am Frequenzausgang 25 zur Verfügung.
  • Dieser Frequenzausgang 25 ist mit einem Ausgang 23 des DDA-Multiplizierers 20 verbunden und zugleich mit einem Eingang 27 eines Digital-Analog-Wandlers 28.
  • Der Digital-Analog-Wandler 28 besteht aus Pegelumsetzer und nachgeschaltetem RC-Glied. Der Pegelumsetzer wird durch die Reihenschaltung zweier Feldeffekttransistoren 29 und 30.gebildet. Während das Gate 32 des Feldeffekttransistors 29 direkt mit dem Eingang 27 verbunden ist, liegt zwischen dem Gate 33 des Feldeffekttransistors 30 und diesem Eingang 27 ein Inverter 34. Der Verbindungspunkt 36 zwischen den beiden Feldeffekttransistoren 29 und 30 ist galvanisch über einen Widerstand 37 mit einem Knotenpunkt 38 gekoppelt. Von diesem Knotenpunkt 38 aus liegt einmal'ein Kondensator 39 an Masse und zum anderen ist er als Ausgang 40 des Digital-Analog-Wandlers 28 über einen Widerstand 41 auf den Minus-Eingang 14 des Komparators 13 geschaltet. Die Reihenschaltung der beiden Feldeffekttransistoren 29 und 30 liegt schließlich noch zwischen Masse und einem Anschluß 42 für eine Referenzspannung.
  • Liegt am Eingang 10 der Schaltungsanordnung nach Fig. 1 ein analoger Spannungswert an, so gibt der Komparator 13 an seinem Ausgang ein positives oder negatives Signal ab entsprechend der Spannung an seinem Minus-Eingang 14. Die Polarität des Ausgangssignales des Komparators 13 ist bestimmend für die Zählrichtung des Vor-Rückwärtszählers 17. Für die Zählgeschwindigkeit des Vor-Rückwärtszählers 17 ist die Zählfrequenz fz maßgebend, die am Eingang 18 anliegt. Das in Form einer Binärzahl erscheinende Ausgangssignal des Vor-Rückwärtszählers 17 steht als Zahl am Ausgang 24 des Analog-Digital-Wandlers zur Verfügung und liegt gleichzeitig am Eingang 21 des DDA-Multiplizierers 20. In diesem DDA-Multiplizierer 20 erfolgt nun eine Multiplikation der Frequenz fx mit dem Ausgangswert des Vor-Rückwärts zählers 19. das Ergebnis der Multiplikation erscheint in Form einer Frequenz am Ausgang 23 des DDA-Multiplizierers 20 und damit am Frequenzausgang 25.
  • Bei gleichem Vorzeichen des Ausgangssignales des Komparators 13 zählt der Vor-Rückwärtszähler 17 fortlaufend in der gleichen Zählrichtung. Damit erhöht sich auch laufend die Frequenz am Frequenzausgang 25. Da jedoch bei konstanter Eingangsspannung am Eingang 10 auch ein annähernd konstantes Ausgangssignal in Form einer Frequenz am Frequenzausgang 25 auftreten soll, wird dieses Ausgangssignal des DDA-Multiplizierers 20 über einen Digital-Analog-Wandler 28 auf den Minus-Eingang 14 des Komparators 13 zurückgekoppelt.
  • Im Digital-Analog-Wandler 28 erzeugt eine Frequenz am Eingang 27 ein periodisches Leiten und Sperren der beiden Feldeffekttransistoren 29 und 30. Der Kondensator 39 wird damit wechselweise aufgeladen über den Feldeffekttransistor 29 und er.tladen über den Feldeffekttransistor 30. Es stellt sich ein Mittelwert der Spannung am Knotenpunkt 38 gegen Masse ein, und dieser Mittelwert bildet die Eingangs spannung am Minus-Eingang des Komparators 13. Ein oberer Grenzwert für die Spannung am Kondensator 39 ist von der Referenzspannung am Anschluß 42 abhängig; die Referenzspannung beeinflußt die Steilheit der Kennlinie der erfindungsgemäßen Schaltungsanordnung. Die Welligkeit der Eingangs-Spannung am Minus-Eingang 14 des Komparators 13 ist durch die Zeitkonstante aus dem Widerstandswert des Widerstandes 37 und der Kapazität des Kondensators 39 bestimmt. Für den Vor-Rückwärtszähler 17 läßt sich vorzugsweise ein Zähler mit dualem Zählsystem verwenden. Dieses duale System ist jedoch nicht zwingend, sofern gewährleistet ist, daß je nach Eingangssignal am Eingang 16 des Vor-Rückwärtszählers 17 der Ausgangswert des Zählers entweder steigende oder fallende Tendenz besitzt. Diese Zuordnung muß infolge der anschliessenden Multiplikation des Ausgangswertes des Vor-Rückwärts zählers mit der Eingangsfrequenz fx gewährleistet sein.
  • In Fig. 2 ist eine zweite Schaltungsanordnung eines Analog-Digital-Wandlers dargestellt, jedoch hier mit einem stochastischen Vor-Rückwärts zähler 50 anstelle des in Fig. 1 verwendeten Vor-Rückwärtszählers 17 mit dualen Zählsystem. Ein Eingang 51 für die Zählrichtung ist auch hier mit dem Ausgang 15 des Komparators 13 gekoppelt. An einem zweiten Eingang 52 liegt die Zählfrequenz fz an, während'an Ausgängen 53 und 54 das Zählergebnis in Form einer binär kodierten Zahl vorliegt.
  • Die Ausgänge 53 und 54 sind in diesem. Beispiel gleichwertig, sie charakterisieren nur, daß einmal der Zahlenwert selbst einem Ausgang 24 der Schaltungsanordnung zugeführt wird, und zweitens der Zahlenwert über ein Übernahmegatter 55 auf einen Eingang 57 eines stochastischen Rückwärtszählers 58 geschaltet ist. An einem Eingang 59 des stochastischen Rückwärts zählers 58 liegt die Frequenz fx an und der Ausgang 6o ist über eine Detektorstufe 61 mit dem Frequenzausgang 25 verbunden. Der Frequenzausgang 25 ist hier über eine Leitung 62 auf einen Eingang 56 des Übernahmegatters 55 zurückgekoppelt.
  • Die Rückführung vom Frequenzausgang 25 zum Komparator 13 erfolgt hier wieder über einen Digital-Analog-Wandler 28 entsprechend der Schaltungsanordnung von Fig. 1.
  • In Fig. 3 ist der stochastische Vor-Rückwärtszähler 50 dargestellt. Die Eingänge 51 und 52, sowie die Ausgänge 53 und 54, besitzen hier die gleichen Bezugsnummern wie in der Fig. 2.
  • Den stochastischen Vor-Rückwärtszähler 50 bildet eine Reihenschaltung von 5 D-Flip-Flops 65 bis 69. D-Flip-Flops (Delay-FF) besitzen einen Eingang dessen anliegendes Signal erst beim nächsten Taktimpuls auf den nichtinvertiespenden Ausgang durchgeschaltet wird. Ihre Takteingänge 70 bis 74 sind an einer Leitung 75 angeschlossen, die zum Eingang 52 führt. Die D-Flip-Flops 65 bis 69 besitzen die Eingänge 77 bis 81 sowie Ausgänge 82 bis 86, an denen das Ausgangssignal in nicht invertierter Form anliegt. Ferner enthält die Schaltungsanordnung von Fig. 3 fünf Zählrichtungssteuerschaltungen 88 bis 92 mit Steuereingängen 94 bis 98, Ausgängen 99 bis 1Q3, sowie ersten Eingängen 104 bis 108 und zweiten Eingängen 109 bis 113. Die Ausgänge 99 bis 103 der Zählrichtungssteuerschaltung 88 bis 93 sind jeweils mit dem D-Eingang 77 bis 81 der D-Flip-Flops 65 bis 69 verbunden. Die Ausgänge 82 bis 86 derD-Flip-Flops 65 bis 68 sind auf den zweiten Eingang 110 bis 113 der Zählrichtungssteuerschaltungen 89 bis 92 durch geschaltet.
  • Die Steuereingänge 94 bis 98 sind zusammengeschaltet und bilden den Eingang 51 des stochastischen Vor-Rückwärtszählers 50. Ein erstes Äquivalenzgatter 115 ist mit seinem Ausgang 116 an den ersten Eingang 108 der Zählrichtungssteuerschaltung 92 angeschlossen, während ein erster Eingang 117 mit dem Ausgang 82 des Flip-Flops 65 in Verbindung steht und ein zweiter Eingang 118 einmal mit dem Ausgang 85 des D-Flip-Flops 68 und einmal mit dem ersten Eingang 106 der Zählrichtungssteuerschaltung 90. Entsprechend ist ein erster Eingang 120 eines zweiten Äquivalenzgatters 121 zum einen mit dem ersten Eingang 107 der Zählrichtungssteuerschaltung 91 verbunden und zum anderen mit dem Ausgang 86 des D-Flip-Flops 69. Ein zweiter Eingang 122 des Äquivalenzgatters 121 ist in analoger Weise sowohl am Ausgang 84 des D-Flip-Flops 67 als auch am ersten Eingang 105 der Zählrichtungssteuerschaltung 89 angeschlossen, während der Ausgang 123 zum zweiten Eingang 109 der Zählrichtungssteuerschaltung 88 führt. Außerdem ist noch der Ausgang 83 des D-Flip-Flops 66 auf den ersten Eingang 104 der Zählrichtungssteuerschaltung 88 zurückgeführt. Von sämtlichen Ausgängen 82 bis 86 der D-Flip-Flops 65 bis 69 gehen schließlich Leitungen 125 bis 129 ab, welche die Ausgänge 53 bzw. 54 des stochastischen Vor-Rückwärts zählers 50 darstellen.
  • In Fig. 4 ist die Zählrichtungssteuerschaltung 88 stellvertretend für sämtliche Zählrichtungssteuerschaltungen 88 bis 92 dargestellt. Sie besitzt drei NAND-Gatter 125, 126 und 127. Die Ausgänge der beidenNAND-Gatter 125 und 126 bilden die beiden Eingänge des dritten NAND-Gatters 127, dessen Ausgang 128 mit dem Ausgang 99 der Zählrichtungssteuerschaltung 88 identisch ist. Der Steuereingang 94 ist einmal direkt mit einem Eingang 130 des NAND-Gatters 125 gekoppelt und zum anderen über einen Inverter 131 mit einem Eingang 132 des NAND-Gatters 126. Schließlich ist der Eingang 104 noch mit einem Eingang 134 des NAND-Gatters 125 gekoppelt und der Eingang 109 mit einem Eingang 135 des NAND-Gatters 126.
  • Fig. 5 zeigt den stochastischen Rückwärtszähler 58 nach Fig. 2.
  • Dieser Rückwärtszähler 58 besitzt den gleichen Aufbau wie der stochastische Vor-Rückwärtszähler ohne die Einrichtungen für die Vorwärts zählung und die Zählrichtungsumschaltung.
  • Darüber hinaus besitzen hier die D-Flip-Flops 140 bis 144 Preset-Eingänge 145 bis 149, die den Eingang 57 bilden.
  • Die Takteingänge 150 bis 154 der D-Flip-Flops 140 bis 144 führen hier alle zu dem Eingang 59, während die Ausgänge der D-Flip-Flops 140 bis 144 den Ausgang 60 bilden.
  • Die Schaltungsanordnung nach Fig. 2 arbeitet nun wie folgt.
  • Ein stochastischer Zähler besitzt nicht von vorne herein eine definierte Zählrichtung. Seine Ausgangswerte sind nahezu statistisch verteilt, -doch sie ergeben eine definierte Ausgangsfolge.
  • Diese Ausgangsfoige kann nun als Vorwärtszählrichtung definiert werden und die Rückwärtszählrichtung ist dann dadurch gegeben, daß diese Aus gangs folge in der umgekehrten Richtung durchlaufen wird.
  • Der stochastische Vor-Rückwärtszähler 50 zählt hier ebenfalls entsprechend der Schaltungsanordnung nach Fig. 1 je nach dem Ausgangssignal des Komparators 13. Die jeweils im stochastischen Zähler 50 stehende Zahl wird über den Ausgang 54 in das Ubernahmegatter 55 übertragen. Von hier wird der Zahlenwert in den stochastischen Rückwärtszähler 58 übernommen und mit großer Zählgeschwindigkeit rückwärtsgezählt. Die nachfolgende Detektorstufe 61 gibt nun an ihrem Ausgang und damit am Frequenzausgang 25 des Analog-Digit al-Wandlers dann ein Ausgangssignal ab, wenn der Zahlenwert im stochastischen Rückwärtszähler 58 den in der Detektorstufe 61 festgelegten Wert erreicht hat. Gleichzeitig wird mit dem Ausgangssignal der Detektorstufe 61 der Zahlenwert vom Ubernahmegatter 55 erneut in den stochastischen Rückwärtszähler 58 übernommen. Je nach der Rückwärts-Zählfrequenz im stochastischen Rückwärts zähler 58 ergibt sich nun ein entsprechendes Signal am Frequenzausgang 25, das um so häufiger kommt, je größer die Zählfrequenz fx am Eingang 59 des stochastischen Rückwärtszählers 58 ist und je kleiner der Differenzbetrag zwischen dem Zählerstand im stochastischen Vor-Rückwärtszähler 50 und dem eingestellten Wert in der Detektorstufe 61 ist.
  • Die Regelung erfolgt auch hier über einen Digital-Analog-Wandler in Verbindung mit dem Komparator 30. Der stochastische Vor-Rückwärtszähler 50 von Fig. 3 arbeitet mit der Zählrichtungssteuerung von Fig. 4 nach der folgenden Art und Weise. Je nach Zählrichtung werden die ersten Eingänge 104 bis- 108 der Zählrichtungssteuerschaltungen 88 bis 92 auf den D-Eingang 77 bis 81 der D-Flip-Flops 65 bis 69 geschaltet oder aber die zweiten Eingänge 109 bis 113. Für den Fall der Vorwärtszählrichtung ist däs Äquivalenzgatter 121 maßgebend, und somit müssen die zweiten Eingänge 109 bis 113 auf die D-Eingänge 77 bis 81 durchgeschaltet werden. Dies nötigt ein Null-Signal an den Steuereingängen 94 bis 98 und damit an dem Eingang 51. Demgegenüber ist für die Rückwärtszählrichtung das Äquivalenzgatter 115 maßgebend, was ein positives Signal am Eingang 51 bedeuten muß. Der stochastische Vor-Rückwärts zähler 50 durchläuft in der angegebenen Beschaltung bei der Rückwärts zählung die inverse Folge von der entsprechenden Folge der Vorwärtszählrichtung.
  • Der stochastische Rückwärtszähler 58 besitzt mit seinen Preset-Eingängen 145 bis 149 bevorrechtigte Eingänge der D-Flip-Flops 140 bis 144. Auf diese Weise kann jeweils der entsprechende Zahlenwert aus dem Übernahmegatter 55 in den stochastischen Rückwärts zähler 58 übernommen werden.
  • Die Zählfolge entspricht hier der Rückwärtszählfolge des stochastischen Vor-Rückwärts zählers 50.
  • Als Detektcrstufe 61 kann schließlich ein normales UND-Gatter verwendet werden, da es nur bei einem ganz bestimmten Zahlenwert ein Ausgangssignal abzugeben hat.
  • Beide Schaltungsanordnungen lassen sich nicht nur zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert verwenden. In ihrer Eigenschaft als Analog-Digital-Wandler können sie darüber hinaus als Dividierer eingesetzt werden.
  • Die am Frequenzausgang 25 erhaltende Frequenz f ist in der Schaltungsanordnung von Fig. 1 das Produkt aus der Frequenz fx und dem Zahlenwert des Vor-Rückwärtszählers 17. Setzt man für diesen Zahlenwert den Buchstaben Z, so ergibt sich die Formel f = fxrZ Die Frequenz f entspricht jedoch infolge der Analog-Digital-Wandlung der Eingangsspannung Ue am Eingang 10. Eine Umstellung der obenstehenden Formal liefert daher f Ue Z = = fx fx Für die Genauigkeit der oben behandelten Analog-Digital-Wandler sind die Frequenzen fz und fx maßgebend. In beiden Schaltungsanordnungen der Fig. 1 und der Fig. 2 ist der Zähler stand des Vor-Rückwärts zählers 17, 50 bei gegebener Eingangsspannung Ue durch die Frequenz fz festgelegt. Für die Höhe der Aus gangs frequenz f am Frequenzausgang 25 ist dagegen in erster Linie die Frequenz fx entscheidend.
  • Wird als Komparator 13 ein Zweipunktglied verwendet, dann zählen die Vor-Rückwärtszähler 17, 50 laufend entweder vorwärts oder rückwärts. Am Frequenzausgang 25 ergibt sich damit eine Schwankung des Ausgangssignales.
  • Die Dämpfung der Frequerzschwankungen ist durch die Regelkreischarakteristik bestimmt. Diese setzt sich aus Integrator (VR-Zähler) und RC-Glied zusammenund bewirkt insgesamt eine Tiefpaßcharakteristk 2. Ordnung. Durch entsprechende Abstimmung von Intergratorzeitkonstante und Zeilkonstante des RC-Gl-iedes ist ein Kompromiß zwischen schnellem Ansprechen des Kreises und guter Glättung zu erreichen.
  • Bei Verwendung eines Dreipunktgliedes besteht die Möglichkeit, die Vor-Rückwäftszähler 17, 50 auch in ihrem Zählvorgang zu stoppen. In diesem Fall würden sowohl die Zahlenwerte der Vor-Rückwärts zähler 17, 50 die gleichen Werte beibehalten als auch am Frequenzausgang keine Schwankung mehr auftreten.
  • Im Beispiel der Schaltungsanordnung von Fig. 3 kann jedoch nur ein Zweipunktglied als Komparator 13 verwendet werden.
  • Wie bereits oben erwähnt wurde, hat ein stochastischer Vor-Rückwärts zähler bei beiden Zählrichtungen die gleiche Impulsfolge zu durchlaufen, da sich sonst keine eindeutige Zuordnung zwischen den einzelnen Werten ergibt. Diese Impulsfolgen sind stochastisch und sowohl von der Anzahl der verwendeten D-Flip-Flops, als auch von den gewählten Anschlußpunkten für die Eingänge der Äquivalenzgatter abhängig. Die Wortlänge am Ausgang 54 des stochastischen Vor-Rückwärtszählers 50 und am Ausgang 60 des stochastischen Rückwärtszählers 58 ist durch die Anzahl der verwendeten D-Flip-Flops bestimmt und daher meistens gegeben. Die nachfolgende Tabelle kennzeichnet die Anschlüsse der Äquivalenzgatter 117 und 121 für den Vorwärts-und Rückwärtszählvorgang bei verschiedenen Wortlänge n.
  • Für den Anschluß der jeweiligen Ausgänge der beiden Äquivalenzgatter 115 und 121 gibt es aufgrund der Schaltungsanordnung keine Alternativmöglichkeiten.
  • Es sei noch darauf hingewiesen, daß bei Verwendung von Antivalenzgattern in den stochastischen Zählern ein Ausgangssignal Null bei allen D-Flipflops nicht zugelassen ist. Durch das Einschalten der Betriebsspannung der Zähler darf daher kein definiertes Ausgangssignal "O" bei den D-Fliflops entstehen.
  • Bei Verwendung von Äquivalenzgattern ist entsprechend ein 1-Signal an allen Ausgängen der D-Flipflops gleichzeitig nicht erlaubt.
  • Rückkopplungen für stochastische Impulszähler Beschaltungen Wortlängen n Vorwärtszöhlen Rückwärtszählen 1 O # X1 O # X1 2 X1 # X2 X1 # X2 3 X2 X3 X1 -- X3 4 X3 # X4 X1 # X4 5 X3 - X5 X1 - X4 6 X5 # X6 X1 # X6 7 X4 # X7 X1 # X5 8 (X3 # X5) - (X7 # x8) (X4 - X6) - (X1 - X8) 10 X7 # X10 X1 # X8 11 X9 # X11 X1 # X10

Claims (13)

  1. Ansprüche (ß) Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert, gekennzeichnet durch einen Regelkreis mit einer Reihenschaltung aus einem Komparator (13) einem Zahlen-Frequenz-Wandler (20; 58, 61), einem Vor-Rückwärtszähler (17, 50), und mit einer Rückführung über einen Digital-Analog-Wandler (28).
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Komparator (13) die analoge Eingangsspannung Ue und der Ausgangswert des Digital-Analog-Wandlers (28) zuführbar ist.
  3. 3. Schaltungsanordnung nach Anspruch 1 dadurch gekennzeichnet, daß als Digital-Analog-Wandler (28) ein Pegelumsetzer aus zwei Feldeffekttransistoren (29 und 30) vorgesehen ist mit nachgeschaltetem RC-Glied aus einem Widerstand (37) und einem Kondensator (39).
  4. 4. Schaltungsanordnung nach den Ansprüchen 1 und 4, dadurch gekennzeichnet, daß als Schaltungsanordnung zur Zahlen-Frequenz-Wandlung ein DDA-Multiplizierer (20) vorgesehen ist.
  5. 5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Vor-Rückwärtszähler ein stochastischer Vor-Rückwärts-Zähler (50) verwendbar ist.
  6. 6. Schaltungsanordnung nach den Ansprüchen 1 und 4, dadurch gekennzeichnet, daß dem stochastischen Vor-Rückwärtszähler (50) als Schaltungsanordnung zur Zahlen-Frequenz-Wandlung eine Reihenschaltung aus einem stochastischen Rückwärts zähler (58) und einer Dekodierstufe (61) nachgeschaltet ist.
  7. 7. Schaltungsanordnung nach den Ansprüchen 1 und 6, dadurch gekennzeichnet, daß den stochastischen Vor-Rückwärtszähler (50) eine umschaltbare Anordnung eines stochastischen Vorwärts zählers und eines stochastischen Rückwärtszählers bildet.
  8. 8. Schaltungsanordnung nach den Ansprüchen 1 und 6 bis 8, dadurch gekennzeichnet, daß der stochastische Vorwärts zähler aus einer Reihenschaltung von n D-Flip-Flops (65 bis 69) besteht, deren Takteingängen (70 bis 74) eine Zählfrequenz fz zuführbar ist, die nichtinvertierenden Ausgänge (82 bis 85) der ersten n-1 D-Flip-Flops (65 bis 68) mit den D-Eingängen (78 bis 81) der jeweils nächstfolgenden D-Flip-Flops (66 bis 69) verbunden sind und wenigstens zwei nichtinvertierende Ausgänge (84 und 86) über ein Koppelglied (121) auf den D-Eingang (77) des ersten D-Flip-Flops (65) geschaltet sind.
  9. 9. Schaitungsanordnung nach den Ansprüchen 1 und 6 bis 8, dadurch gekennzeichnet, daß der stochastische Rückwärtszähler aus n D-Flip-Flops (65 bis 69) besteht, von denen die nichtinvertierenden Ausgänge (83 bis 86) der letzten n-1 D-Flip-Flops (66 bis 69) auf den D-Eingang (77 bis 80) des jeweils vorangehenden D-Flip-Flops (65 bis 68) geschaltet ist, und der nichtinvertierende Ausgang (82) des ersten D-Flip-Flops (65) mit wenigstens einem weiteren nichtinvertierenden Ausgang (85) über ein Koppelglied (115) auf den D-Eingang (81) des letzten D-Flip-Flops (69) gekoppelt ist.
  10. 10. Schaltungsanordnung nach den Ansprüchen 1, 9 und 10, dadurch gekennzeichnet, daß als Koppelglied (115, 121) ein Äquivalenzgatter vorgesehen ist.
  11. 11. Schaltungsanordnung nach den Ansprüchen 1, 9 und 10, dadurch gekennzeichnet, daß als Koppelglied (115, 121) ein Antivalenzgatter vorgesehen ist.
  12. 12. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß als Komparator (13) ein Zweipunktglied vorgesehen ist.
  13. 13. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß als Komparator (13) ein Dreipunktglied vorgesehen ist.
DE2410633A 1974-03-06 1974-03-06 Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert Expired DE2410633C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2410633A DE2410633C2 (de) 1974-03-06 1974-03-06 Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2410633A DE2410633C2 (de) 1974-03-06 1974-03-06 Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert

Publications (2)

Publication Number Publication Date
DE2410633A1 true DE2410633A1 (de) 1975-09-18
DE2410633C2 DE2410633C2 (de) 1983-08-25

Family

ID=5909224

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2410633A Expired DE2410633C2 (de) 1974-03-06 1974-03-06 Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert

Country Status (1)

Country Link
DE (1) DE2410633C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952311A1 (de) * 1979-12-24 1981-07-02 Hottinger Baldwin Messtechnik Gmbh, 6100 Darmstadt Verfahren und vorrichtung zum umsetzen einer messspannung in einen digitalen wert
EP0099203A2 (de) * 1982-07-06 1984-01-25 The Babcock & Wilcox Company Schaltungen zur Quadratwurzelsextraktion
DE3235741A1 (de) * 1982-09-27 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Digital-analog-wandler mit potentialtrennung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2841328A (en) * 1950-03-06 1958-07-01 Northrop Aircraft Inc Digital differential analyzer
DE1288125B (de) * 1964-12-30 1969-01-30 Weston Instruments Inc., Newark, N.J. (V.St.A.) Spannungs-Frequenz-Wandler
US3624517A (en) * 1968-08-21 1971-11-30 Fujitsu Ltd Circuit arrangement for making spaces in a pulse train more nearly uniform
DE2134021A1 (de) * 1970-07-25 1972-02-03 Philips Nv Übertragungssystem für Informationsübertragung bei sehr niedrigen Signal-Räuschverhältnissen
DE2053041A1 (de) * 1970-10-29 1972-05-04 Siemens Ag Informationswandler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2841328A (en) * 1950-03-06 1958-07-01 Northrop Aircraft Inc Digital differential analyzer
DE1288125B (de) * 1964-12-30 1969-01-30 Weston Instruments Inc., Newark, N.J. (V.St.A.) Spannungs-Frequenz-Wandler
US3624517A (en) * 1968-08-21 1971-11-30 Fujitsu Ltd Circuit arrangement for making spaces in a pulse train more nearly uniform
DE2134021A1 (de) * 1970-07-25 1972-02-03 Philips Nv Übertragungssystem für Informationsübertragung bei sehr niedrigen Signal-Räuschverhältnissen
DE2053041A1 (de) * 1970-10-29 1972-05-04 Siemens Ag Informationswandler

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Elektronik, 1973, Heft 4, S.133-138 *
DE-Z.: Radio-Mentor, 1966, Heft 1, S.45-46 *
US-Z.: Electro-Technology, 1967, Mai, S.34-39 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952311A1 (de) * 1979-12-24 1981-07-02 Hottinger Baldwin Messtechnik Gmbh, 6100 Darmstadt Verfahren und vorrichtung zum umsetzen einer messspannung in einen digitalen wert
EP0099203A2 (de) * 1982-07-06 1984-01-25 The Babcock & Wilcox Company Schaltungen zur Quadratwurzelsextraktion
EP0099203A3 (de) * 1982-07-06 1986-02-12 The Babcock & Wilcox Company Schaltungen zur Quadratwurzelsextraktion
DE3235741A1 (de) * 1982-09-27 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Digital-analog-wandler mit potentialtrennung

Also Published As

Publication number Publication date
DE2410633C2 (de) 1983-08-25

Similar Documents

Publication Publication Date Title
DE2820425C2 (de) Binärer Zufallsrauschgenerator zur stochastischen Kodierung
DE2622970A1 (de) Elektrische schaltung zum melden der kanalwahl bei einem abstimmbaren empfaenger
DE2407326A1 (de) Detektorschaltung zur ueberwachung der phasenfolge und der leistung in den leitungen eines mehrphasenstarkstromnetzes
DE3149494C2 (de)
DE2541595C2 (de) Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung
DE2704756C2 (de) Digital-Analog-Umsetzer
DE2410633A1 (de) Schaltungsanordnung zur umsetzung einer analogen eingangsspannung in einen digitalen ausgangswert
DE1292178B (de) Analog-Digital-Umsetzer mit einem Impulsgenerator
DE2337132C3 (de) Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal
DE2453247A1 (de) Anordnung zur digitalen frequenzumwandlung
DE2620969C2 (de) Digital-Analogwandler bei einem Lagemeßsystem
DE2324692C2 (de) Digital-Analog-Wandler
CH647112A5 (de) Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung.
DE1925917A1 (de) Binaere Impulsfrequenz-Multiplizierschaltung
DE1298549B (de) Mehrkanaliger Analog-Digital-Umsetzer
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE1925915C3 (de) Umsetzer
DE2244741A1 (de) Elektrische einrichtung zur digitalen messung einer groesse durch impulszaehlung
DE2903555C2 (de) Schaltanordnung mit einer von dem Wert des zu überwachenden Eingangssignals abhängigen Verzögerung
DE1537046C (de) Schaltungsanordnung zur Umsetzung einer Wechselspannung in eine Impulsfolge-
DE2261352C3 (de) Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz
DE2405034A1 (de) Stochastischer impulszaehler
DE1954911B2 (de) Analog digital codierer
DE2057903A1 (de) Impulsfrequenzteiler
DE2024234B2 (de) Parallaxen-Diskriminator

Legal Events

Date Code Title Description
OD Request for examination
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee