DE2410633C2 - Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert - Google Patents
Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen AusgangswertInfo
- Publication number
- DE2410633C2 DE2410633C2 DE2410633A DE2410633A DE2410633C2 DE 2410633 C2 DE2410633 C2 DE 2410633C2 DE 2410633 A DE2410633 A DE 2410633A DE 2410633 A DE2410633 A DE 2410633A DE 2410633 C2 DE2410633 C2 DE 2410633C2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- frequency
- output
- input
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1066—Mechanical or optical alignment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
Stand der Technik
Die Erfindung geht aus von einer Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung
in einen digitalen Ausgangswert nach dem Oberbegriff des Hauptanspruchs.
Derartige Schaltungsanordnungen, auch Analog-Digital-Wandler genannt, sind an skh bekannt und lassen
sich nach verschiedenen Wandlungsverfahren klassifizieren.
So beruht z. B. das Kompensationsverfahren darauf, daß einem Digital-Analog-Wandler so lange verschiedene
Zahlen zugeführt werden, bis seine Ausgangsspannung gleich der Meßspannung :?t Zur systematischen
Erzeugung der Zahlen eignet sich ein Vorwärts-Rückwärtszähler,
der vom Ausgang eine^ die Meßspannung und die Ausgangsspannung des Digital-Analog-Wandlers
vergleichenden Komparators gesteuert wird. Die Feinheit des Abgleichs wird durch die Schrittweite des
Digital-Analog-Wandlers bestimmt.
Aus diesem Grunde erweist es sich insbesondere bei hohen Meßgenauigkeiten als erforderlich, sehr aufwendige,
mit langen Wandelzeiten behaftete Digital-Analog-Wandler einzusetzen.
Höhere Signalverarbeitungsgeschwindigkeiten lassen sich u. U. mit Digital Differential Analyzers (DDA)
erzielen, die z. B. aus der US-PS 28 41 328 bekannt sind.
Vorteile der Erfindung
Die erfindungsgemäße Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen
digitalen Ausgangswert mit den kennzeichnenden Merkjnalen des Anspruchs 1 in Verbindung mit denen
des Oberbegriffs hat demgegenüber den Vorteil, daß auf einfache Art und Weise und mit hoher Genauigkeit und
Geschwindigkeit eine Digitalzahl in eine Spannung umgesetzt werden kann.
Das der erfindungsgemäßen Digital-Analog-Wandlung
zugrunde liegende Prinzip basiert auf einer Digital-Frequenz-Wandlung, zu der ein DDA-Multipli- w>
zierer vorgesehen ist.
Als ein weiterer Vorteil dieses Wandlungsprinzips ist die Tatsache anzusehen, daß das Ausgangssignal des
Analog-Digital-Wandlers einmal als seriell weiterzuverarbeitende Impulsfolgefrequenz und zum anderen als M
parallel zu verarbeitende Digi'alzahl zur Verfügung steht.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich in Verbindung mit den Unteransprüchen
aus der nachfolgenden Beschreibung des Ausführungsbeispiels und aus der Zeichnung.
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgender.
Beschreibung näher erläutert Die einzige Figur zeigt eine Schaltungsanordnung eines Analog-Digital-Wand-Iers
nach Anspruch 1. Die in der Figur angegebenen Doppellinien markieren Mehrfachleitungen zur Obertragung
von binären Zahlen. Einfache Linien bedeuten demgegenüber einpolige Leitungen und dienen zur
Übertragung einer Frequenz oder eines analogen is Spannungswertes.
Beschreibung des Ausführungsbeispiels
In der F i g. 1 ist mit 10 ein Eingang für die zu wandelnde Spannung bezeichnet Er ist über einen
Widerstand 11 auf einen Plus-Eingang 12 eines Komparators 13 mit einem Minus-Eingang 14 und
einem Ausgang 15 geschaltet Der Ausgang 15 des Komparators 13 ist mit einem Eingang ίό eines
Vor-Rückwärtszählers 17 gekoppelt Einem weiteren Eingang 18 des Vor-Rückwärtszählers 17 ist eine
Zählfrequenz fz zuführbar, und ein Ausgang 19 ist mit einem Eingang 21 eines DDA-Multiplizierers 20
(Digital-Differential-Analyser) verbunden sowie mit einem Zahlenausgang 24. An einem Eingang 22 des
DDA-Multiplizierers 20 liegt eine Frequenz fx an. Das in Form einer Frequenz vorliegende Ausgangssignal des
Analog-Digital-Wandlers nach der F i g. 1 steht am Frequenzausgang 25 zur Verfügung. Dieser Frequenzausgang
25 ist mit einem Ausgang 23 des DDA-Multiplizierers 20 verbunden und zugleich mit einem Eingang 27
eines Digital-Analog-Wandlers 28.
Der Digital-Analog-Wandler 28 besteht aus Pegelumsetzer
und nachgeschaltetem RC-GWed. Der Pegelumsetzer
wird durch die Reihenschaltung zweier Feldeffekttransistoren 29 und 30 gebildet. Während das Gate
32 des Feldeffekttransistors 29 direkt mit dem Eingang 27 verbunden ist, liegt zwischen dem Gate 33 des
Feldeffekttransistors 30 und diesem Eingang 27 ein Inverter 34. Der Verbindungspunkt 36 zwischen den
beiden Feldeffekttransistoren 29 und 30 ist galvanisch über einen Widerstand 37 mit einem Knotenpunkt 38
gekoppelt Von diesem Knotenpunkt 38 aus liegt einmal ein Kondensator 39 an Masse, und zum anderen ist er als
Ausgang 40 des Digital-Analog-Wandlers 28 über einer. Widerstand 41 auf den Minus-Eingang 14 des Komparators
13 geschaltet. Die Reihenschaltung der beiden Feldeffekttransistoren 29 und 30 liegt schließlich noch
zwischen Masse und einem Anschluß 42 für eine Referenzspannung.
Liegt am Eingang 10 der Schaltungsanordnung nach der F i g. 1 ein analoger Spannungswert an, so gibt der
Komparator 13 an seinem Ausgang ein positives oder negatives Signal ab entsprechend der Spannung an
seinem Minus-Eingang 14. Die Polarität des Ausgangssignals des Komparators 13 ist bestimmend für die
Zählrichtung des Vor-Rückwärtszählers 17. Für die Zählgeschwindigkeit des Vor=Rückwärtszählers 17 ist
die Zählfrequenz fz maßgebend, die am Eingang 18 anliegt. Das in Form einer Binärzahl erscheinende
Ausgangssignal des Vor-Rückwärtszählers 17 steht als Zahl am Ausgang 24 des Analog-Digital-Wandlers zur
Verfügung und liegt gleichzeitig am Eingang 21 des DDA-Multiplizierers 20. In diesem DDA-Multiplizierer
20 erfolgt nun eine Multiplikation der Frequenz fx mit
depi Ausgangswert des Vor-Rückwärtszählers 19. Das
Ergebnis der Multiplikation erscheint in Form einer Frequenz am Ausgang 23 des DDA-Multiplizierers 20
und damit am Frequenzausgang 25.
Bei gleichem Vorzeichen des Ausgangssignals des (Comparators 13 zählt der Vor-Rückwärtszähler 17
fortlaufend in der gleichen Zählrichtung. Damit erhöht sich auch laufend die Frequenz am Frequenzausgang 25.
Da jedoch bei konstanter Eingangsspannung am u> Eingang 10 auch ein annähernd konstantes Ausgangssignal
in Form einer Frequenz am Frequenzausgang 25 auftreten soll, wird dieses Ausgangssignal des DDA-MuUiplizierers
20 über einen Digital-Analog-Wandler 28 auf den Minus-Eingang 14 des (Comparators 13 i>
zurückgekoppelt.
Im Digital-Analog-Wandler 28 erzeugt eine Frequenz am Eingang 27 ein periodisches Leiten und Sperren der
beiden Feldeffekttransistoren 29 und 30. Der Kondensator 39 wird damit wechselweise aufgeladen über den
Feldeffekttransistor 29 und entladen über den Feldeffekttransistor 30. Es stellt sich ein Mittelwert der
Spannung am Knotenpunkt 38 gegen Masse ein, und dieser Mittelwert bildet die Eingangsspannung am
Minus-Eingang des Komparators 13. Ein oberer Grenzwert für die Spannung am Kondensator 39 ist von
der Referenzspannung am Anschluß 42 abhängig; die Referenzspannung beeinflußt die Steilheit der Kennlinie
der erfindungsgemäßen Schaltungsanordnung. Die Welligkeit der Eingangs-Spannung am Minus-Eingang }'·
14 des Komparators 13 ist durch die Zeitkonstante aus dem Widerstandswert des Widerstandes 37 und der
Kapazität des Kondensators 39 bestimmt. Für den Vor-Rückwärtszähler 17 läßt sich vorzugsweise ein
Zähler mit dualem Zählsystem verwenden. Dieses duale J^
System ist jedoch nicht zwingend, sofern gewährleistet ist, daß je nach Eingangssignal am Eingang 16 des
Vor-Rückwärtszählers 17 der Ausgangswert des Zählers entweder steigende oder fallende Tendenz besitzt.
Diese Zuordnung muß infolge der anschließenden «0 Multiplikation des Ausgangswertes des Vor-Rückwärtszählers
mit der Eingangsfrequenz fx gewährleistet sein.
Die Schaltungsanordnung läßt sich nicht nur zur Umsetzung einer analogen Eingangsspannung in einen
digitalen Ausgangswert verwenden. In ihrer Eigenschaft ·*■>
als Analog-Digital-Wandler kann sie darüber hinaus als Dividierer eingesetzt werden. Die am Frequenzausgang
25 erhaltene Frequenz /ist in der Schaltungsanordnung von Fig. 1 das Produkt aus der Frequenz fx und dem
Zahlenwert des Vor-Rückwärtszählers 17. Setzt man für diesen Zahlenwert den Buchstaben Z, so ergibt sich die
Formel
f=fx-Z
Die Frequenz / entspricht jedoch infolge der Analog-Digital-Wandlung der Eingangsspannung Ue
am Eingang 10. Eine Umstellung der obenstehenden Formel liefert daher
z-J--Ol.
fx fx
Für die Genauigkeit der oben behandelten Analog-Digital-Wandler sind die Frequenzen fz und fx
maßgebend. In der Schaltungsanordnung der Fi g. 1 ist
der Zählerstand des Vor-Rückwärtszählers 17 bei gegebener Eingangsspannung L/ieducii die Frequenz fz
festgelegt Für die Höhe der Ausgangsfiequenz / am Frequenzausgang 25 ist dagegen in erster Linie die
Frequenz fx entscheidend.
Wird als Komparator 13 ein Zweipunktglied verwendet,
darr, zählt der Vor-Rückwärtszähler 17 laufend entweder vorwärts oder rückwärts. Am Frequenzausgang
25 ergibt sich damit eine Schwankung des Ausgangssignals.
Die Dämpfung der Frequenzschwankungen ist durch die Regelkreischarakteristik bestimmt Diese setzt sich
aus Integrator (VR-Zähler) und 7?C-Glied zusammen und bewirkt insgesamt eine Tiefpaßcharakteristik 2.
Ordnung. Durch entsprechende Abstimmung von Integratorzeitkonstante und Zeitkonstante des RC-Gliedes
ist ein Kompromiß zwischen schnellem Ansprechen des Kreises und guter Glättung zu
erreichen.
Bei Verwendung eines Dreipunktgliedes bestekt die Möglichkeit, den Vor-Rückwärtszähler 17 auch während
des Zählvorganges zu stoppen. In diesem Fall würde sowohl der Zahlenwert des Vor-Rückwärtszählers
17 den gleichen Wert beibehalten als auch am Frequenzausgang keine Schwankung mehr auftreten.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen
Ausgangswert mit einem Regelkreis aus einem Komparator (13), einem Vor-Rückwärtszähler (17),
einem Zahlen-Frequenz-Wandler (20) und mit einem Digital-Analog-Wandler (28), dadurch gekennzeichnet,
daß als Zahlen-Frequenz-Wandler ein DDA-Multiplizierer (20) vorgesehen ist
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Komparator (13) ein
Zweipunktglied vorgesehen ist
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Komparator (13) ein
Dreipunktglied vorgesehen ist
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2410633A DE2410633C2 (de) | 1974-03-06 | 1974-03-06 | Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2410633A DE2410633C2 (de) | 1974-03-06 | 1974-03-06 | Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2410633A1 DE2410633A1 (de) | 1975-09-18 |
DE2410633C2 true DE2410633C2 (de) | 1983-08-25 |
Family
ID=5909224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2410633A Expired DE2410633C2 (de) | 1974-03-06 | 1974-03-06 | Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2410633C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2952311C2 (de) * | 1979-12-24 | 1982-11-04 | Hottinger Baldwin Messtechnik Gmbh, 6100 Darmstadt | Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen Wert |
US4470019A (en) * | 1982-07-06 | 1984-09-04 | The Babcock & Wilcox Company | Rate multiplier square root extractor with increased accuracy for transmitter applications |
DE3235741A1 (de) * | 1982-09-27 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Digital-analog-wandler mit potentialtrennung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2841328A (en) * | 1950-03-06 | 1958-07-01 | Northrop Aircraft Inc | Digital differential analyzer |
DE1288125B (de) * | 1964-12-30 | 1969-01-30 | Weston Instruments Inc., Newark, N.J. (V.St.A.) | Spannungs-Frequenz-Wandler |
CH507620A (de) * | 1968-08-21 | 1971-05-15 | Fujitsu Ltd | Umformer zur Umformung von in unregelmässigen Zeitabständen anfallenden Pulsen in eine Impulsfolge mit ausgeglichener Folgefrequenz der Einzelimpulse |
NL166592C (nl) * | 1970-07-25 | 1981-08-17 | Philips Nv | Transmissiestelsel voor informatie-overdracht bij zeer lage signaal-ruisverhoudingen. |
DE2053041C3 (de) * | 1970-10-29 | 1981-01-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digital-Analogwandler |
-
1974
- 1974-03-06 DE DE2410633A patent/DE2410633C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2410633A1 (de) | 1975-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2622970B2 (de) | Elektrische Schaltung zum Melden der Kanalwahl bei einem abstimmbaren Empfänger | |
DE1512172A1 (de) | Frequenzwellen-Synthesierer | |
DE3422716A1 (de) | Spannungs/strom-wandlerschaltung | |
DE2430652C3 (de) | Analog-Digital-Wandler | |
DE68926719T2 (de) | Paralleler Analog-Digitalwandler | |
DE3633310C2 (de) | ||
DE3149494C2 (de) | ||
DE3519116A1 (de) | Gleichstrom/gleichstrom-wandler | |
DE2410633C2 (de) | Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert | |
DE2612764C2 (de) | Spannungs-Frequenz-Wandler | |
DE2337132C3 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE2324692C2 (de) | Digital-Analog-Wandler | |
DE2419642C3 (de) | Analog-Digital-Umsetzer | |
DE69101438T2 (de) | Analog-digitalumsetzer. | |
DE3334592C2 (de) | Funktionsgenerator | |
DE2906740A1 (de) | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE2130975B2 (de) | Schaltungsanordnung zum Empfang von Mehrfrequenzsignalen | |
DE2830825C2 (de) | Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal | |
DE2231216A1 (de) | Digital-Analog-Umsetzer | |
DE2314017C2 (de) | Schaltungsanordnung zur Erhöhung der Drehzahlgeberfrequenz eines Antiblockierregelsystems für druckmittelbetätigte Fahrzeugbremsen | |
DE4130826C2 (de) | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal | |
DE2653037C2 (de) | Schaltungsanordnung zur Vermeidung von Störungen | |
DE1537046B2 (de) | Schaltungsanordnung zur umsetzung einer wechselspannung in eine impulsfolge | |
DE2725618B2 (de) | Vorrichtung zur Messung des Integrals einer zeitabhängigen physikalischen Größe | |
DE2826078C3 (de) | Schaltungsanordnung zur Messung des Effektivwertes einer elektrischen Wechselspannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |