DE2952311C2 - Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen Wert - Google Patents
Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen WertInfo
- Publication number
- DE2952311C2 DE2952311C2 DE2952311A DE2952311A DE2952311C2 DE 2952311 C2 DE2952311 C2 DE 2952311C2 DE 2952311 A DE2952311 A DE 2952311A DE 2952311 A DE2952311 A DE 2952311A DE 2952311 C2 DE2952311 C2 DE 2952311C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- compensation
- zero
- circuit
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 19
- 230000010354 integration Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 101000797092 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) Probable acetoacetate decarboxylase 3 Proteins 0.000 description 4
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Umsetzen mindestens einer Meßspannung in einen digitalen Wert
nach dem Nachlaufprinzip mit einer Kompensationsgröße, wobei der Mittelwert der Kompensationsgröße
durch ihr Tastverhältnis bestimmt wird und nach Addition von Meßspannung und Kompensationsgröße
der Gleichspannungsanteil ausgefiltert wird und eine zur Durchführung des Verfahrens besonders geeignete
Schaltung.
Häufig müssen Meßspannungen als analoge Signale zur Weiterverarbeitung in Digitalwerte umgesetzt
werden. Dies geschieht mit Analog-Digital-Umsetzern (im folgenden ADU genannt). Es sind eine Vielzahl
verschiedenartiger selbsttätiger ADU bekannt. Wesentliche Nachteile der bekannten ADU's sind vor allem
darin zu sehen, daß es kleine, preiswerte und schnell arbeitende ADU nur für geringe Auflösungen und
Genauigkeiten von etwa 8 bis 12 Bit gibt. Zur Erzielung hoher Auflösungen von mehr als 17 Bit — das entspricht
mehr als 100 000 d — sind sehr aufwendige Schaltungen notwendig, die außerdem nur eine sehr niedrige
Meßrate besitzen.
Aus der DE-OS 23 50 802 ist ein Kompensationsverfahren bekannt, bei dem das Tastverhältnis direkt aus
der Anschaltung der positiven bzw. negativen Amplitude abgeleitet wird. Dabei existiert kein Endzustand der
Kompensation, in dem die rückgekoppelte Spannung Null ist, vielmehr schwankt die Kompensationsspannung
um einen Mittelwert Null. Das Verfahren muß hochfrequent arbeiten, da niedrige Taktfrequenzen zu
riesigen positiven und negativen Werten führen würden. Der Nullkanal ist ständig in Bewegung, da er auszählen
muß, daher ist die Genauigkeit nur so groß, wie ausgezählt werden kann, z. Zt. etwa also im MHz-Bereich.
Das Meßsignal wird dabei nicht über einen Takt gewonnen sondern durch eine Integration über viele
Takte, die Auflösung des Verfahrens ist somit proportional zur Auszählzeit und zur Frequenz. Das
zeitliche Verhältnis der Einschaltung der negativen zur
positiven Bezugsspannung innerhalb eines vorgebbaren Abtastintervalls ist über mehrere Zyklen nicht konstant,
sondern schwankt geringfügig, das Abtastintervall muß sehr groß sein, wenn die Auflösung hinreichend sein soll.
Erst dann ist der Zählerstand ein Maß für die über diesen Zeitraum im Mittel anliegende Spannung. Bei
hoher Auflösung ist infolge des damit notwendig verbundenen langen Abtastintervalls nur eine geringe
Datenrate möglich.
Aus »Der Elektroniker« Nr. 3, 1974 EL 11 bis EL 17 ist eine Schaltung mit zwei Zählern bekannt, die einen
Digital-Analog-Konverter ansteuern. Eine derartige Schaltung erlaubt eine erheblich höhere Umsetzungsgeschwindigkeit
als eine Schaltung mit nur einem Zähler. Dabei ist jedoch vorausgesetzt, daß die Wertigkeiten
der Grobstufen des Digital-Analog-Konverters mit einem Fehler behaftet sind, der kleiner sein muß, als die
niedrigste Feinstufe des Digital-Analog-Konverters. Es kann also lediglich ein in sich genau abgeglichener
Digital-Analog-Konverter verwendet werden, eine Aufspaltung in zwei Digital-Analog-Konverter kommt
aus Genauigkeitsgründen nicht in Frage. Damit ist diese Schaltung, wie oben bereits ausgeführt, aus technischen
Gründen nur für geringe Auflösungen einsetzbar. Die Schaltung besitzt also zwar zwei unterschiedliche
Nachstellungsgeschwindigkeiten, jedoch keine zwei unabhängigen Kompensationsgrößen. Weiterhin setzt
diese Schaltung voraus, daß die Totzeit des Digital- Ana-Iog-Konverters
deutlich kleiner ist, als eine Periode der
Clockzeit, da die Schaltung sonst Regelschwingungen ausführen wurde und nicht zum Abgleich käme bzw.
über den Abgleichswert hinaus »Überschwingen« würde. Damit muß der Digital-Analog-Konverter in der
Praxis als geschaltetes Widerstandsnetzwerk ausgeführt sein, der Einsatz eines beliebigen Digital-Analog-Konverters
zerstört die Wirkungsweise der Schaltung.
Aus der DE-OS 20 53 041 ist ein Digital-Analog-Wandler
bekannt, der nicht kompensiert, sondern lediglich mittels einer Impuls-Breiten-Modulation einen
digitalen Wert in einen analogen Wert umsetzt. Ein solcher Digital-Analog-Wandler ist besonders — weil
hierbei keine extremen Umwandlungsgeschwindigkeiten gefordert werden — bei Lichtsteueranlagen für
Bühne und Fernsehen einsetzbar. Gegenüber herkömmlichen Digital-Analog-Wandlern, die mit einem geschalteten
Widerstandsnetzwerk arbeiten, arbeitet das diesem Digital-Analog-Wandler eigentümliche Umwandlungsprinzip
nämlich relativ langsam. Daraus ergibt sich auch, daß der Einsatz eines Digital-Analog-Wandlers,
wie er in der DE-OS 20 53 041 beschrieben ist, in eine Schaltung gemäß dem »Elektroniker« Ni.3,
1974 ELIl bis EL 17 zu einer nicht funktionsfähigen Schaltung führen würde, da Totzeiten entsprechend der
Periodendauer der Pulsfrequenz auftreten und die gesamte Schaltung somit infolge Regelschwingungen
nicht zum Abgleich kommen würde.
Diesem Stand der Technik gegenüber liegt der Erfindung die Aufgabe zugrunde, ein Verfahren und
eine Vorrichtung zum Umsetzen eines analogen Signals in einen digitalen Wert zu schaffen, die mit sehr
geringem technischem Aufwand eine Auflösung von 17 bis 20 Bit - das entspricht 100 000 d bis 1 Million d —
erreichen können.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Kompensationsgröße aus mindestens zwei
Kompensationsgrößen unterschiedlicher Wertigkeit zusammengesetzt ist, welche Rechtecksignale mit fester
Frequenz und einstellbarem Tastverhältnis sind und daß die Tastverhältnisse beim Abweichen des Gleichspannungsanteils
von Null derart verändert werden, daß der Gleichspannungsanteil zu Null geht.
Da es sich bei dem erfindungsgemäßen Verfahren um ein Nachlaufsystem handelt, das dem Meßwert fast
kontinuierlich folgen kann, kann jederzeit der digitale Wert abgefragt werden. Infolge der Aufspaltung des
Kompensationswertes in zwei Teile sind trotz der hohen Auflösung hohe Meßraten möglich.
Zur Durchführung des Verfahrens für eine Meßspannung,
wobei die Meßspannung und die Kompensationsgröße jeweils den Eingängen eines Addierers zugeführt
werden, und die Kompensationsgröße über einen Schalter mit zwei Spannungsquellen unterschiedlicher
Spannung hergestellt ist, wobei der Ausgang des Addierers über einen Tiefpaßfilter einen Nullindikator
ansteuert, ist es besonders vorteilhaft, daß mit dem Nullindikator eine Logikschaltung verbunden ist, von
der die Tastverhältnisse mindestens zweier Rechteckgeneratoren, deren Tastverhältnlsse digital erfaßbar
sind, veränderbar sind, und daß die Rechteckgeneratoren
Schalter ansteuern, mit deren Hilfe Ausgangssignale unterschiedlicher Wertigkeit erzeugt werden.
Für die Umsetzung mehrerer Meßspannungen in digitale Werte ist es besonders preisgünstig und
vorteilhaft, wenn in einer ähnlichen Schaltung mit den Nullindikatoren eine Logikschaitung verbunden ist, von
der die Tastverhältnisse je mindestens zweier Rechteckgeneratoren,
deren Tastverhältnisse digital erfaßbar sind, veränderbar sind, und daß die Rechteckgeneratoren
Schalter ansteuern, mit deren Hilfe Ausgangssignale unterschiedlicher Wertigkeit erzeugt werden.
Weitere zweckmäßige Ausgestaltungen der Erfindung sind den weiteren Ansprüchen zu entnehmen.
Die Figuren zeigen schematisch beispielsweise Ausführungen der Erfindung. Es zeigt
F i g. 1 eine Schaltung zur Durchführung des Verfahrens
für eine Meßspannung,
Fig. 2 eine Schaltung zur Durchführung des Verfahrens
für mehrere Meßspannungen.
In F i g. 1 wird eine Meßspannung Un, einem Eingang
eines Addierers 1 zugeführt, dessen andere Eingänge von der bzw. den Kompensationsspannungen beaufschlagt
werden. Die Meßspannung Un, kann beispielsweise
von einem Wegaufnehmer oder einem Kraftaufnehmer abgegeben werden. Der Ausgang des Addierers
1 ist mit einem Tiefpaßfilter 2 verbunden, das lediglich den Gleichspannungsanteil — d. h. den Mittelwert —
jo der Summe aus Meßspannung und Kompensationsspannung
hindurchläßt. Der Ausgang des Tiefpaßfilters 2 beaufschlagt einen Nullindikator 3, der dann Signale
abgibt, wenn der Gleichspannungsanteil ungleich Null ist. Der Nullindikator 3 kann beispielsweise ein
Jj Nullkomparator oder ein ADU sein. Im Ausführungsbeispiel sei der Nullindikator 3 beispielsweise der ADU
3, der beispielsweise (in der Figur nicht dargestellt) aus einem Spannungs-Frequenz-Umsetzer und einem Zähler
bestehen kann. Falls der Gleichspannungsanteil des Tiefpaßfilters 2 Null ist, bzw. kleiner ist als die
Ansprechschwelle des ADU 3, gibt dieser kein Signal ab. Ist der Gleichspannungsanteil ungleich Null, gibt der
ADU 3 dem Vorzeichen des Gleichspannungsanteils entsprechende Impulse an eine Logikschaltung 4 ab, die
einerseits eine Anzeige 10 und andererseits zwei Rechteckgeneratoren 5 und 6 ansteuert, die im
Ausführungsbeispiel als Timerbausteine ausgeführt sind. Zweckmäßigerweise ist die Logikschaltung 4 ein
Mikroprozessor. Die Timerbausteine 5 und 6 sind mit Schaltern 7 und 8 verbunden, die jeweils zwei
Spannungen LW und -LW bzw. LW und —R2rerauf
Eingänge des Addierers 1 schalten, wobei zwischen Schalter 7 und Addierer 1 noch ein Abschwächer 9
eingebaut ist Selbstverständlich kann der Abschwächer 9 auch zwischen den Spannungsqueilen LWund —U\rer
und dem Schalter 7 eingebaut sein. Die doppelte Ausführung der Timerbausteine 5 und 6 und der
Schalter 7 und 8 dient lediglich zur Erhöhung der Auflösung des Umsetzungsverfahrens und ist nicht
bo unbedingt notwendig. Der Mikroprozessor 4 kann also
in einer einfacheren Ausführung auch lediglich mit einem Timerbaustein 5 und einem Schalter 7 verbunden
sein, der dann die beiden Spannungsqueilen LW und — Uirerdirekt an den zweiten Eingang des Addierers 1
t>5 anlegt.
Die Funktionsweise der in der F i g. 1 gezeigten Schaltung ist folgendermaßen:
Die MeßspannunE Un, wird im Addierer 1 mit der
bzw. den Kompensationsspannungen addiert, die im Ausführungsbeispiel eine getastete Rechteckwechselspannung
ist bzw. aus zwei getasteten Rechteckwechselspannungen unterschiedlicher Wertigkeiten besteht.
Der Gleichspannungsanteil der Kompensationsspannung ist dabei also von der Ansehaltdauer von U\rcrund
— U\rc( abhängig. Der Gleichspannungsanteil ist maximal,
falls während einer Meßperiode U\refd\e ganze Zeit
angeschaltet ist. er ist Null falls LWund -LW gleiche
Zeiten angeschaltet sind und er ist minimal falls ~U\n.-r
die ganze Zeit angeschaltet ist. Wenn der Gleichspannungsanteil ungleich Null ist, gibt der ADU 3 an den
Mikroprozessor 4 eine von Null abweichende Information ab. Je nach Polarität dieser Information korrigiert
der Mikroprozessor 4 das Tastverhältnis des Timerbausteins 5 bzw. des Timerbausteins 6 derart, daß der
Gleichspannungsanteil der Kompensationsspannungen größer oder kleiner wird, so daß sich der Gleichspannungsanteil
aus der Summe der Meßspannung und der Kompensationsspannungen Null nähert. Das Tastverhältnis
ist in den Timerbausteinen 5 und 6 und im Mikroprozessor 4 gespeichert und kann jederzeit als
digitaler Wert an die Anzeige 10 abgegeben werden. Die Timerbausteine 5 und 6 steuern die Schalter 7 und 8
die die Spannungsquellen LW und — Urer an den
Addierer 1 anlegen. Die Tastverhältnisse der Timerbausteine werden digital in Zählern gespeichert. Die
Timerbausteine besitzen nur ein begrenztes zeitliches Auflösungsvermögen für das Tastverhältnis, so daß das
Umsetzungsverfahren bei Einsatz nur eines Timerbausteins in der Auflösung erheblich begrenzt würde.
Im Ausführungsbeispiel der F i g. 1 wird dem Addierer 1 daher eine aus zwei Spannungen zusammengesetzte
Kompensationsspannung zugeführt, wobei die Spannungen unterschiedliche Wertigkeiten haben. Diese
unterschiedlichen Wertigkeiten können beispielsweise durch einen Abschwächer 9 zwischen Schalter 7 und
Addierer 1 erreicht werden. Der Abschwächer 9 kann stattdessen auch zwischen den Spannungsquellen U\rer
und — LW und dem Schalter 7 angebracht werden.
Zweckmäßigerweise wird die Wertigkeit der vom Schalter 7 abgegebenen getasteten Wechselspannung
so gewählt, daß eine 100%ige Änderung ihres Tastverhältnisses einer Veränderung des Tastverhältnisses
um einen Schritt oder einige wenige Schritte durch den Timerbaustein 5 entspricht.
Ist der Gleichspannungsanteil der Kompensationsspannung so groß wie die Meßspannung Üm gibt der
Tiefpaßfilter 2 kein von Null abweichendes Signal an den ADU 3, so daß bei gleichbleibender Meßspannung
Um das System in Ruhe ist. letzt läuft das System ohne
Hilfe des Mikroprozessors. Weiterhin sind auch > während des Abgleichs die Steueraufgaben des
Mikroprozessors 4 sehr gering; er übernimmt den Wert für die noch zu kompensierende Spannung, und falls
dieser nicht Null ist, korrigiert er das Tastverhältnis des Timerbausteins bzw. der Timerbausteine 5 und/oder 6.
in Auf Grund dieser geringen Belastung ist der Mikroprozessor
in der Lage, mit hoher Frequenz die Nachstellung durchzuführen und somit eine zeitlich dichte Datenfolge
für den Meßwert der Meßspannung U11, zu erhalten. Da
es sich bei dem Verfahren um ein Nachlaufsystem handelt, das dem Meßwert fast kontinuierlich folgt kann
auch in dieser Hinsicht der Meßwert praktisch jederzeit abgefragt werden, so daß trotz der hohen Auflösung
eine hohe Meßrate möglich ist. Weiterhin wird die Genauigkeit der zur Durchführung des Verfahrens
geeigneten Schaltung nur durch die Genauigkeit der Referenzspannung und die zeitgenaue Umschaltung
durch die Timerbausteine 5 und 6 und die Schalter 7 und 8 bestimmt. Der Tiefpaßfilter 2 und der Nullindikator 3
haben keinen Einfluß auf die Meßempfindlichkeit, da sie > im Nachregelkreis liegen und im angeglichenen Zustand
ihre Information Null entspricht. Fehler im Nachregelkreis können sich somit auf dem Nullpunkt, nicht aber
auf Meßempfindlichkeit und Linearität auswirken.
Weiterhin erlaubt die hohe Arbeitsgeschwindigkeit des Mikroprozessors 4 mehrere Schaltungen zur Durchführung des Umsetzungsverfahrens parallel zu steuern. Der Aufwand für eine Schaltung sinkt somit nochmals erheblich und es lassen sich damit sehr preiswerte Mehrkanalsysteme mit sehr hoher Auflösung und Genauigkeit aufbauen. Eine derartige Schaltung ist in F i g. 2 gezeigt. Gleiche Bezugsziffern wie in F i g. 1 entsprechen gleichen Bauteilen. Die Meßspannungen LJm und U'm werden den einen Eingängen von Addierern 1 und Γ zugeführt. Die weitere Schaltung des Nachlaufsystems entspricht der Fig. 1. Die Ausgänge der ADU's 3 bzw. 3' sind über den Mikroprozessor-Bus mit dem Mikroprozessor 4 verbunden, der einerseits die Timerbausteine 5 bzw. 5' und andererseits die Anzeigen 10 bzw. 10' ansteuert. Wie in der Fig.2 angedeutet können in gleicher Weise weitere Nachlaufsysteme für andere Meßspannungen über den Mikroprozessor-Bus mit dem Mikroprozessor 4 verbunden werden.
Weiterhin erlaubt die hohe Arbeitsgeschwindigkeit des Mikroprozessors 4 mehrere Schaltungen zur Durchführung des Umsetzungsverfahrens parallel zu steuern. Der Aufwand für eine Schaltung sinkt somit nochmals erheblich und es lassen sich damit sehr preiswerte Mehrkanalsysteme mit sehr hoher Auflösung und Genauigkeit aufbauen. Eine derartige Schaltung ist in F i g. 2 gezeigt. Gleiche Bezugsziffern wie in F i g. 1 entsprechen gleichen Bauteilen. Die Meßspannungen LJm und U'm werden den einen Eingängen von Addierern 1 und Γ zugeführt. Die weitere Schaltung des Nachlaufsystems entspricht der Fig. 1. Die Ausgänge der ADU's 3 bzw. 3' sind über den Mikroprozessor-Bus mit dem Mikroprozessor 4 verbunden, der einerseits die Timerbausteine 5 bzw. 5' und andererseits die Anzeigen 10 bzw. 10' ansteuert. Wie in der Fig.2 angedeutet können in gleicher Weise weitere Nachlaufsysteme für andere Meßspannungen über den Mikroprozessor-Bus mit dem Mikroprozessor 4 verbunden werden.
Hierzu 2 Blatt Zeichnungen
Claims (10)
1. Verfahren zum Umsetzen mindestens einer Meßspannung in einen digitalen Wert nach dem
Nachlaufprinzip mit einer Kompensationsgröße, wobei der Mittelwert der Kompensationsgröße
durch ihr Tastverhältnis bestimmt wird und nach Addition von Meßspannung und Kompensationsgröße der Gleichspannungsanteil ausgefiltert wird,
dadurch gekennzeichnet, daß die Korn- ιυ pensationsgröße aus mindestens zwei Kompensationsgrößen
unterschiedlicher Wertigkeit zusammengesetzt ist, welche Rechtecksignale mit fester
Frequenz und einstellbarem Tastverhältnis sind und daß die Tastverhältnisse bei Abweichen des
Gleichspannungsanteils von Null derart verändert werden, daß der Gleichspannungsanteil zu Null geht
2. Schaltung zur Durchführung des Verfahrens nacli Anspruch 1, für eine Meßspannung, wobei die
Meßspannung und die Kompensationsgröße jeweils den Eingängen eines Addierers zugeführt werden,
und die Kompensationsgröße über einen Schalter mit zwei Spannungsquellen unterschiedlicher Spannung
hergestellt ist, wobei der Ausgang des Addierers über einen Tiefpaßfilter einen Nullindikator
ansteuert, dadurch gekennzeichnet, daß mit dem Nullindikator (3) eine Logikschaltung (4) verbunden
ist, von der die I astverhältnisse mindestens zweier Rechteckgeneratoren (5, 6), deren Tastverhältnisse
digital erfaßbar sind, veränderbar sind, und daß die Rechteckgeneratoren (5,6) Schalter (7,8) ansteuern,
mit deren Hilfe Ausgangssignale unterschiedlicher Wertigkeit erzeugt werden.
3. Schaltung zur Durchführung des Verfahrens nach Anspruch 1 für mehrere Meßspannungen, J5
wobei die Meßspannungen und die Kompensationsgrößen jeweils den Eingängen von Addierern
zugeführt werden, und die Kompensationsgrößen über Schalter mit zwei Spanrungsquellen unterschiedlicher
Spannung hergestellt sind, wobei die Ausgänge der Addierer über Tiefpaßfilter Nullindikatoren
ansteuern, dadurch gekennzeichnet, daß mit den Nullindikatoren (3, 3') eine Logikschaltung (4)
verbunden ist, von der die Tastverhältnisse je mindestens zweier Rechteckgeneratoren, deren
Tastverhältnisse digital erfaßbar sind, veränderbar sind, und daß die Rechteckgeneratoren Schalter
ansteuern, mit deren Hilfe Ausgangssignale unterschiedlicher Wertigkeit erzeugt werden.
4. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Logikschaltung (4) ein
Mikroprozessor ist.
5. Schaltung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß der (die) Rechteckgenerator(en)
(5,6,5') (ein) Mikroprozessor-bus-kompatibler
Timerbaustein(e) ist (sind).
6. Schaltung nach mindestens einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die jeweils
beiden Spannungsquellen (Urei, — Ure?) unterschiedliche
Polarität besitzen.
7. Schaltung nach mindestens einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß der
Nullindikator (3) ein Komparator ist.
8. Schaltung nach mindestens einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß der
Nullindikator (3) ein Analog-Digital-Umsetzer ist.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß der Analog-Digital-Umsetzer aus
einem Spannungs-Frequenz-Umsetzer und einem Zähler besteh L
10. Schaltung nach Anspruch 8, dadurch gekennzeichnet,
daß zwischen Tiefpaßfilier (2) und Analog-Digital-Umsetzer (3) ein rücksetzbarer Integrationsverstärker geschaltet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2952311A DE2952311C2 (de) | 1979-12-24 | 1979-12-24 | Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen Wert |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2952311A DE2952311C2 (de) | 1979-12-24 | 1979-12-24 | Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen Wert |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2952311A1 DE2952311A1 (de) | 1981-07-02 |
DE2952311C2 true DE2952311C2 (de) | 1982-11-04 |
Family
ID=6089648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2952311A Expired DE2952311C2 (de) | 1979-12-24 | 1979-12-24 | Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen Wert |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2952311C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4002615A1 (de) * | 1990-01-30 | 1991-08-01 | Merk Gmbh Telefonbau Fried | Schaltungsanordnung zur analog-digital-wandlung elektrischer messwerte |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2564665B1 (fr) * | 1984-05-17 | 1989-04-21 | Carpano & Pons | Dispositif de multiplexage d'entree et de sortie pour dispositif de commande electronique comprenant un micro-ordinateur |
EP0237583B1 (de) * | 1986-02-07 | 1989-11-29 | Hottinger Baldwin Messtechnik Gmbh | Verfahren und Schaltungsanordnung zum Umsetzen einer Messspannung in einen digitalen Wert |
DE3901399A1 (de) * | 1989-01-19 | 1990-08-02 | Messerschmitt Boelkow Blohm | Anordnung zur umsetzung analoger signale in digitale |
JP4199149B2 (ja) * | 2004-03-25 | 2008-12-17 | 矢崎総業株式会社 | 液面レベル測定システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2053041C3 (de) * | 1970-10-29 | 1981-01-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digital-Analogwandler |
US3859654A (en) * | 1972-10-11 | 1975-01-07 | Ibm | Analog to digital converter for electrical signals |
DE2410633C2 (de) * | 1974-03-06 | 1983-08-25 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in einen digitalen Ausgangswert |
DE2439446C3 (de) * | 1974-08-16 | 1981-01-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Umwandlung eines analogen Spannungswerts in ein Rechtecksignal mit einem entsprechenden Tastverhältnis |
-
1979
- 1979-12-24 DE DE2952311A patent/DE2952311C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4002615A1 (de) * | 1990-01-30 | 1991-08-01 | Merk Gmbh Telefonbau Fried | Schaltungsanordnung zur analog-digital-wandlung elektrischer messwerte |
Also Published As
Publication number | Publication date |
---|---|
DE2952311A1 (de) | 1981-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3935617C2 (de) | ||
DE3424052C2 (de) | ||
DE2548746A1 (de) | Analog/digital-umsetzer | |
DE3514155C2 (de) | ||
DE2952311C2 (de) | Verfahren und Vorrichtung zum Umsetzen einer Meßspannung in einen digitalen Wert | |
DE3800265A1 (de) | Spannungs-frequenz-umsetzer und seine verwendung in einer lichtwellenleiter-uebertragungsanordnung | |
EP0237583B1 (de) | Verfahren und Schaltungsanordnung zum Umsetzen einer Messspannung in einen digitalen Wert | |
EP0541878A1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
EP0280261A2 (de) | Schaltung zur Gewinnung eines temperaturunabhängigen Rechtecksignals aus einem Messsignal | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
EP0378777A2 (de) | Anordnung zur Umsetzung analoger Signale in digitale | |
DE3689556T2 (de) | Gerät und Verfahren zur Umwandlung einer Spannung in einen digitalen Zählwert. | |
DE2951627A1 (de) | Korrekturschaltung fuer elektrizitaets-und waermemengenzaehler mit elektronischem messwerk | |
DE2454601C3 (de) | Einrichtung zur Ermittlung des Mittelwertes einer elektrischen Größe | |
DE3617936A1 (de) | Anordnung zur digitalen spannungsmessung | |
DE3616711C2 (de) | ||
DE10139883C1 (de) | Vorrichtung zum Einstellen eines Arbeitspunktes eines Magnetfeldsensors und ein Verfahren dafür | |
WO2014095474A1 (de) | Feldgerät mit einem analogausgang | |
DE2809216A1 (de) | Einrichtung zur herabsetzung des rauschens in einem elektrischen eingangssignal | |
DE2314017C2 (de) | Schaltungsanordnung zur Erhöhung der Drehzahlgeberfrequenz eines Antiblockierregelsystems für druckmittelbetätigte Fahrzeugbremsen | |
DE2345416A1 (de) | Verfahren und vorrichtung zur schlupffreien nachlaufsteuerung von schrittmotoren | |
DE19518662B4 (de) | Vorrichtung zur Steuerung des Stromes durch eine Last nach Maßgabe eines Sollwertes | |
DE2231216B2 (de) | Digital-Analog-Umsetzer | |
DE19506276A1 (de) | Verfahren und Schaltungsanordnung zur Interpolation von Sensorsignalen | |
DE2117600C3 (de) | Schaltung zur Umformung einer variablen Frequenz in eine proportionale Gleichspannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings |