DE1512202B1 - Verfahren zur multinären Codierung - Google Patents
Verfahren zur multinären CodierungInfo
- Publication number
- DE1512202B1 DE1512202B1 DE19671512202 DE1512202A DE1512202B1 DE 1512202 B1 DE1512202 B1 DE 1512202B1 DE 19671512202 DE19671512202 DE 19671512202 DE 1512202 A DE1512202 A DE 1512202A DE 1512202 B1 DE1512202 B1 DE 1512202B1
- Authority
- DE
- Germany
- Prior art keywords
- amplitude
- coding
- output
- signals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren zur multinären Codierung, das in einem Pulscodemodulations-Ubertragungssystem
od. dgl. verwendet wird, und schafft insbesondere ein Verfahren zum Umwandeln von
analogen Eingangssignalen in transformierte multinäre Codes mit einem Rückkopplungssystem, das eine
Amplitudenfaltschaltung und eine Detektorschaltung für multinäre Codes enthält.
Bei einem bekannten Codiersystem zum Erzeugen von transformierten binären Codes mit einem Rückkupplungssystem,
das eine Amplitudenfaltschaltung, z. B. eine Vollweg-Gleichrichterschaltung und eine
• Schaltung zum Vergleichen und Feststellen von binären Codes enthält, wird die Codierung ausgeführt,
indem Signale verglichen und festgestellt werden, die alle in analoger Weise in Umlauf gehalten werden.
Dieses Codiersystem ist gegenüber einem konventionellen Codiersystem, z.B. dem Rückkopplungs-Vergleichs-Codiersystem,
darin vorteilhaft, daß es nicht eine so komplizierte Funktion der Schaltung erfordert, wie den Ausgang (digitale Signale) des Vergleichsdetektors
über einen lokalen Detektor (Digital-Analog-Wandler) rückzukoppeln und den Ausgang
wieder mit den Eingangssignalen (analoge Signale) zu vergleichen.
Die Erfindung erweitert das obenerwähnte transformierte binäre Codiersystem auf ein allgemeines
multinäres Codiersystem und vereinfacht die Ausführung eines Codiersystems, das die Vorteile des
transformierten binären Codiersystems aufrechterhält und eine höhere Geschwindigkeit und eine höhere
Genauigkeit aufweist. Wie sich nämlich aus der Tatsache ergibt, daß eine binäre Zahl von 11 Stellen
(2U = 2048) und eine ternäre Zahl von 7 Stellen
(37 = 2187) nahezu einander gleich sind, um eine Codierung mit einer Genauigkeit von z. B. 0,05%
auszuführen, müssen die Signale durch das Rückkopplungssystem zehnmal laufen, wenn das obenerwähnte
transformierte binäre Codiersystem verwendet wird, während die Signale nur sechsmal
umlaufen müssen, wenn das ternäre Codiersystem verwendet wird. Die Erfindung verringert somit,
indem sie eine reflektierte multinäre Codierung ausführt, die'Z&hl der Umläufe der Signale durch das
Rückkopplungssystem und erhöht die Codiergeschwindigkeit
und ergibt auch eine höhere Genauigkeit, indem die Störung der Einschwingwellenform verringert
wird, die in der Amplitudenfaltschaltung auftritt.
Der Erfindung liegt die Aufgabe zugrunde, ein Codierverfahren zu schaffen, mit dem eine multinäre,
d. h. eine ternäre und höhere Codierung unter Verwendung einfacher Schaltungsmittel ausgeführt werden
kann.
Gemäß der Erfindung ist ein Verfahren zur multinären Codierung, bei dem eine n-näre Codierung
(n 5; 3) dadurch ausgeführt wird, daß wiederholt Eingangssignale zu einem Vergleichskreis und einem
analogen Umwandlungskreis gegeben werden und daß wiederholt der Ausgang des analogen Umwandlungskreises
zu dem Vergleichskreis und dem analogen Umwandlungskreis gegeben wird, dadurch gekennzeichnet,
daß der Vergleichskreis η — 1 Vergleichspegel aufweist und die Eingangssignale in einen
«-nären digitalen Ausgang umwandelt und daß die Eingangssignale des analogen Umwandlungskreises
denselben Amplitudenbereich wie die Ausgangssignale des analogen Umwandlungskreises haben und daß
die Eingangssignale vorgespannt, gleichgerichtet, verstärkt und verzögert werden, so daß die Eingangssignale und die Ausgangssignale eine Kennlinie darstellen,
wie sie durch η Stücke von polygonen Linien mit Neigungen von η und —« gebildet ist, wenn
die Eingangssignale auf der horizontalen Achse und die Ausgangssignale auf der vertikalen Achse aufgetragen
sind.
Beispielhafte Ausführungsformen der Erfindung sind in der Zeichnung dargestellt, in der ist
F i g. 1 eine Darstellung einer Codeplatte der transformierten ternären Codes,
F i g. 2 eine Darstellung eines Beispieles der Amplitudenfaltkennlinie
zur Ausführung der transformierten ternären Codierung,
F i g. 3 eine Darstellung einer Codeplatte der reflektierten quaternären Codes,
F i g. 4 eine Darstellung eines Beispiels der Amplitudenfaltkennlinie
zum Ausführen einer reflektierten quaternären Codierung,
F i g. 5 ein Blockschaltbild des Codiersystems nach der Erfindung,
F i g. 6 (a) und (b) Darstellungen von Beispielen M der Amplitudenfaltkennlinien zum Ausfuhren jeweils ™
einer ternären Codierung und einer quaternären Codierung,
F i g. 7 Darstellungen zur Erläuterung des Verfahrens zum Erzeugen der Amplitudenfaltkennlinie
der Fig. 6(a) durch Vorspannungssummierung und, Gleichrichtung,
F i g. 8 ein Schaltbild einer praktischen Ausführungsform der Schaltung zum Ausführen der Amplitudenfaltung,
der Verstärkung und der Vergleichsfeststellung und
F i g. 9 ein Schaltbild eines Beispieles der Schaltung zum Erzeugen des ternären Codes.
F i g. 1 zeigt ein Beispiel der Anordnung der transformierten ternären Codes mit drei Stellen, wobei die
vertikale Richtung die zu codierende Signalamplitude zeigt, die innerhalb des Bereiches von +1 bis —1
standardisiert ist, und die horizontale Richtung die erste, zweite und dritte Stelle des Codes entsprechend
der Amplitude von der linken Seite der Zeichnung zeigt. Auch entsprechen die Flächen A, B und C den ^
Symbolen »+«, »0« und »—« des ternären Codes, ^j
Die gestrichelte Linie zeigt, daß ein Signal mit einer Amplitude von χ = —7/15 durch die ternären Codes
( 0) ausgedrückt werden kann. Gemäß dieser Zeichnung wird der Codeausgang der ersten Stelle »0«,
wenn die Amplitude χ ausgedrückt werden kann als —1/3 = χ
< 1/3, während der Codeausgang »—« wird, wenn χ als χ
< —1/3 ausgedrückt werden kann, und der Codeausgang »+« wird, wenn χ ausgedrückt
werden kann als χ 2: 1/3.
Bei der zweiten Stelle ist die Anordnung der Codes von 1 bis 1/3 symmetrisch zu der Anordnung von
—1/3 bis 1/3 im Hinblick auf 1/3, und die Anordnung der Codes von 1/3 bis —1/3 ist symmetrisch zu der
Anordnung von — 1 bis —1/3 im Hinblick auf —1/3,
und somit wird es möglich, falls die Amplitude an den Punkten von 1/3 und -1/3 so gefaltet wird, daß 1
mit —1/3 und — 1 mit 1/3 zusammenfallen, und daraufhin
verdreifacht wird, die Codes dadurch zu bestimmen, daß nur mit den Bezugswerten von 1/3 und —1/3
wie in dem FaJ,· der Bestimmung der Codes der ersten
Stelle verglichen wird.
F i g. 2 ist eine Darstellung zur Erläuterung des oben beschriebenen Vorganges zur Faltung der Am-
plitude. In dieser Figur zeigt die Abszissenachse den Eingang und die Ordinatenachse den Ausgang, der
durch Falten der Amplitude und anschließendes Verdreifachen erhältlich ist. Die Buchstaben A, B
und C in dem oberen Teil der Figur sind die Codes der ersten Stelle, und die Buchstaben A, B und C
an der rechten Seite sind die Codes der zweiten Stelle. Diese polygonale Linie kann durch den folgenden
Ausdruck dargestellt werden:
-3x + 2 (x ^ 1/3)
3x (1/3 > χ ^ -1/3)
-3X-2 (-1/3 > x)
zuerst mit 1/3 und —1/3 in dem Vergleichsdetektor 51
verglichen, und der Code wird festgestellt und wird zu der Codeausgangsklemme 54 gesendet.
Wie in F i g. 1 zu sehen ist, kann χ ausgedrückt werden als χ = - 7/Ί 5
< -1/3, und deshalb wird » —« als der Code der ersten Stelle festgestellt und
ausgesendet. Gleichzeitig wird das Eingangssignal zu der Amplitudenfalt- und -Verdreifachungsschaltung 52
nären Codieranordnung gemäß der Erfindung. In dieser Figur bezeichnet 50 die Eingangsklemme zum
Zuführen der zu codierenden amplitudenmodulierten Impulssignale. Mit 51 ist ein Vergleichsdetektor be-5
zeichnet, der ♦>+«, »0« und »—« feststellen kann. 52 bezeichnet die Schaltung zum Falten der Amplitude
und zu ihrer Verdreifachung durch Verstärkung, wie dies in F i g. 2 dargestellt ist. Mit 55 und 56 sind die
Eingangsklemme und die Ausgangsklemme für die io Amplitude bezeichnet, während 53 eine Verzögerungsschaltung ist. Mit 54 ist die Codeausgangsklemme
bezeichnet. Es wird nun der Fall der Codierung der amplitudenmodulierten Impulssignale mit einer Amplitude
von χ = —7/15 als Beispiel beschrieben. Die gestrichelte Linie in der Figur zeigt, daß eine 15 Die Amplitude des amplitudenmodulierten Impuls-Ausgangsgröße
y = —9/15 erhalten werden kann, signals, die an der Eingangsklemme 50 eintrifft, wird
wenn die Eingangsamplitude χ = —7/15 beträgt.
Die Codes der dritten Stelle können in derselben
Weise wie in dem Fall der ersten Stelle bestimmt
werden, indem der Vorgang der Faltung der Amplitude 20
und der Verdreifachung durch Verstärkung wiederholt
wird, wie dies F i g. 2 zeigt.
Die Codes der dritten Stelle können in derselben
Weise wie in dem Fall der ersten Stelle bestimmt
werden, indem der Vorgang der Faltung der Amplitude 20
und der Verdreifachung durch Verstärkung wiederholt
wird, wie dies F i g. 2 zeigt.
F i g. 3 zeigt ein Beispiel der Anordnung der transformierten quaternären Codes mit zwei Stellen. In
dieser Figur entsprechen die Flächen D, E, F und G 25 ausgesendet und in derselben Weise wie in F i g. 2
den Symbolen^ der quaternären Zahlen. Die vertikale umgewandelt. Die Amplitude χ =—7/15, die an
Richtung zeigt die zu codierende Amplitude, die der Eingangsklemme 55 von 52 eintritt, wird als
innerhalb des Bereiches von +1 bis — 1 standardisiert y = —9/15 von der Ausgangsklemme 56 entnommen,
ist, und die horizontale Richtung zeigt die erste und wie dies durch die gestrichelte Linie in F i g. 2 darzweite
Spalte des Codes entsprechend der Amplitude 30 gestellt ist, und diese wird zu der Verzögerungsvon
der linken Seite der Zeichnung. In diesem Fall schaltung 53 ausgesendet. Diese Verzögerungsschalwird
genauso wie in dem oben beschriebenen Fall tung 53 ist zu dem Zweck eingesetzt, zu verhindern,
der transformierten ternären Codes, falls die Amplitude daß der Ausgangswert von 52 mit dem Eingangswert
an d'--i, irei Punkten 1/2,0 und -1/2 gefaltet und dann von 52 zeitlich überlappt wird. Das Signal der Amplivervieriacht
wird, der Code der folgenden Stelle durch 35 tude y, das aus der Verzögerungsschaltung heraus-Vergleich
mit den drei Bezugswerten 1/2, 0 und -1/2 kommt, wird neuerlich das Eingangssignal x\ und x'
genauso wie in dem Fall der Feststellung des Codes der = -9/15 wird durch Vergleich festgestellt, und »-«
ersten Stelle bestimmt. Die Amplitudenfaltkennlinie wird ausgesendet. Andererseits wird die Amplitude
für diesen Fall ist in F i g. 4 dargestellt. In dieser von x' wiederum gefaltet und durch Verstärkung
Figur zeigt die Abszissenachse den Eingang, iird die 40 verdreifacht, und der Ausgang von 52 wird /= —3/15.
Ordinatenachse zeigt den Ausgang, der durch Falten Danach wird dieses Ausgangssignal wiederum für das
der Eingangsamplitude und anschließende Vervier- Eingangssignal x" gehalten, und der oben beschriebene
fachung erhalten wird. Die Buchstaben D, E, F und G Vorgang wird wiederholt, und die Codierung schreitet
in dem oberen Teil der Figur zeigen die Codes der fort. Codeausgänge ( 0...) werden als Reihencodes
ersten Stelle, und die Buchstaben D, E, F und G an 45 von der Codeausgangsklemme 54 ausgesendet,
der rechten Seite zeigen die Codes der zweiten Stelle. Die transformierte multinäre Codierung kann im
der rechten Seite zeigen die Codes der zweiten Stelle. Die transformierte multinäre Codierung kann im
allgemeinen in derselben Weise ausgeführt werden, indem eine Schaltung mit einer geeigneten Kennlinie
wie 52 in F i g. 5 verwendet wird. In dem Fall der 50 quaternären Codierung sollte z.B. eine Schaltung
mit einer in F i g. 4 dargestellten Kennlinie verwendet werden.
Die Amplitudenfaltkennlinien der reflektierten ternären Codierung und der quaternären Codierung
55 sind nicht auf die beschränkt, die in F i g. 2 und 4 dargestellt sind. Die Kennlinien, wie sie in den
F i g. 6 (a) und (b) dargestellt sind und die durch Umkehren der Vorzeichen der Ausgänge erhältlich
sind, können z. B. auch verwendet werden. In diesem
Mehrzahl von Bezugswerten wiederholt wird, und 60 Fall wechseln »+« und »-« in den geradzahligen
daß die Signale festgestellt werden und daß diese Stellen der Codeanordnung der Fig. 1 und 3 ihre
durch eine Rückkopplungsanordnung laufen, die in Plätze miteinander, oder »0« und »G« bzw. »£« und
der Lage ist, die Amplitude zu falten, zu verstärken »F« bei den Stellen nach der zweiten Stelle wechseln
und zu der Eingangsklemme zurückzuführen, ohne ihre Plätze miteinander. Die Kennlinien der F i g. 6 (a)
daß sich diese Signale mit den neuen Eingangssignalen 65 und (b) können in einfacher Weise erhalten werden,
überlappen. indem die Polarität umgekehrt wird und nach dem
Zuerst wird ein Beispiel der ternären Codierung Amplitudenfaltvorgang der F i g. 2 oder 4 verstärkt
beschrieben. F i g. 5 ist das Blockschaltbild der ter- wird.
Diese polygonale Linie kann durch folgenden Ausdruck dargestellt werden:
V =:
Wie oben ausgeführt ist, schafft die Erfindung eine Codieranordnung, die dadurch gekennzeichnet ist,
daß die Codierung ausgeführt wird, indem der Vordes Vergleiches der Eingangssignale mit einer
4x | -3 | (1/2 : | (x ^ 1/2) |
-4x | + 1 | (O : | > χ ^ 0) |
4x | + 1 | (-1/2 : | > χ ^ -1/2) |
-Ax | _ 2 | > X) | |
F i g. 7 dient zur Erläuterung eines Beispieles des Verfahrens zum Zusammensetzen der in F i g. 6 (a)
dargestellten Kennlinie mittels Spannungssummierung, Gleichrichtung und Verstärkung. In den F i g. 7
(a), (b), (c) und (d) zeigen die Abszissenachse die Eingangsamplitude χ und die Ordinatenachse die
Ausgangsamplitude y. In Fig. 7(a) wird das Eingangssignal durch +1/3 vorgespannt, und dann wird
nur das negative Signal durch die Verwendung des Gleichrichterelementes entnommen und wird 4,5fach
verstärkt. In F i g. 7(b) wird das Eingangssignal durch — 1/3 vorgespannt, und dann wird nur das positive
Signal durch das Gleichrichterelement entnommen und wird 4,5fach verstärkt. In dem Fall der F i g. 7 (c)
und (d) werden Signale der umgekehrten Polarität als Eingangssignale verwendet, und bei F i g. 7 (c)
wird das Eingangssignal durch +1/3 vorgespannt,
und dann wird nur das negative Signal durch Verwendung des Gleichrichterelementes entnommen und
wird l,5fach verstärkt. Bei Fig. 7(d) wird das Eingangssignal
durch — 1,3 vorgespannt, und dann wird nur das positive Signal durch die Verwendung des
Gleichrichterelementes entnommen und 1.5fach verstärkt.
Dies kann durch die folgenden Ausdrücke dargestellt werden, und zwar wird (a) dargestellt als
4.5 (χ + 1/3)
(x
(χ
ΛΙ
-1/3)
-1/3)
(b) dargestellt als
(c) dargestellt als
1,5 (■
ι · — .
■x + 1/3) (x
(x
(x
und
(d) dargestellt als
(d) dargestellt als
(-χ- 1/3) (x ^
(x <
1/3)
1/3)
1/3)
-13)
-1,3)
Der Ausgang y kann durch Addieren der obigen Werte erhalten werden.
4,5 (x + 1/3) + 1,5 (-x +13) = 3x + 2
ν = y„ + yh + y,. + yä =
1,5 (-x + 13) + 1.5 (-x -13)= -3x
4,5 (x - 1/3) + 1,5 (-χ - 1 3) = 3.v - 2
(x < -1 3)
(-1 3 g χ < 13)
(x S 1 3)
(-1 3 g χ < 13)
(x S 1 3)
Dies fällt zusammen mit der Eingangs-Ausgangskennlinie gemäß F i g. 6 (a). Die in F i g. 2 dargestellte
Kennlinie kann erhalten werden, indem die Polarität des Signals y umgekehrt wird, das durch die
obige Addition erhalten wird.
Eiri Beispiel der Kodierschaltung, die bei dem
obigen Verfahren verwendet wird, ist in F i g. 8 dargestellt. In dieser Figur ist 800 ein Transformator
zum Umwandeln des Eingangssignals in zwei Signale mit gleichem absolutem Wert der Amplitude und
umgekehrter Polarität. Das Signal χ derselben PoIarität
wie das Eingangssignal kann von 801 erhalten werden, und das Signal — χ der umgekehrten Polarität
zu dem Eingangssignal kann gleichzeitig von 802 erhalten werden. Mit 803 und 804 sind die Bezugsspannungsquellen
+1 und — 1 bezeichnet, während 811,821,831 und 841 die Eingangswiderstände mit
dem Widerstandswert R bezeichnen. 812,822,832 und
842 bezeichnen Widerstände mit dem Widerstandswert 3 R zum Vorspannen der Eingänge der Verstärkerschaltungen
815.825. 835 und 845 durch 1 3
oder -1 3. Die Verstärkerschaltungen 815, 825,835
und 845 sind Phasenumkehrverstärker mit hoher Verstärkung, und ihre Rückkopplungswege werden
in positive und negative Wege geteilt. Wenn die Eingänge der Verstärkerschaltungen positiv sind, wird die
Rückkopplung durch Dioden 817, 827,837 und 847 und die Rückkopplungswiderstände 814,824,834 und
844 ausgeführt. Wenn die Eingänge der Verstärkerschaltungen negativ sind, wird die Rückkopplung
durch Dioden 816. 826. 836 und 846 und die Rückkopplungswiderstände
813.823, 833 und 843 ausgeführt. 818.828. 838 und 848 sind die Ausgangswiderstände
der Verstärker.
Der Eingangsstrom der Verstärkerschaltungen 815 ist (x + 1 3) R. und die Ausgangsspannung r,. die
dem Widerstand 818 zugeführt wird, ist Null (r, = 0). wenn der Rückkopplungsvvidcrstand 814 einen Wert
von 1.5 R hat. χ kann ausgedrückt werden als χ
< — 1 3. da die Diode 817 in umgekehrter Richtung vorgespannt ist. Wenn χ ausgedrückt werden kann als
χ 2: - 1 3. wird C1 ausgedrückt als r, = — 1,5 (x + 1 3).
da es die Verstärkung erhält, die durch den Rückkopplungswiderstand
814 bestimmt wird. Wenn gleichzeitig der Rückkopplungswiderstand 823 einen
Wert 1.5 R hat. kann der Ausgang in der Verstärkerschaltung
825. der dem Widerstand 828 zugeführt wird, ausgedrückt werden als
-1.5(x - 1 3) (x < 1 3)
0 (x ^ 1 3)
0 (x ^ 1 3)
Auch wenn der Rückkopplungswiderstand 833 einen Wert von 4.5 R hat. kann die Ausgangsspannung c,
der Verstärkerschaltung 835. die dem Widerstand 838 zugeführt werden soll, ausgedrückt werden als
j -4.5 (-x + 13) (x ^ 1 3)
'3 "[O (x g 1 3)
'3 "[O (x g 1 3)
Die Ausgangsspannung r4 der Verstärkerschaltung
845. die dem Widerstand 848 zugeführt werden soll, kann in folgender Weise ausgedrückt werden, wenn der
Rückkopplungswiderstand 844 einen Wert 4.5R hat:
_ ί -4.5(-x- 1 3) (χ < '-1 3)
'4 ~ I 0 (x ^ 1 3)
Der Eingangsstrom Lin eines Summierverstärkers 805 mit einer Verstärkung von 1 wird folgendermaßen:
-1,5 (x + \ß)/R - 4,5 (-χ + Iß)/R = (3 χ - 2)/R (χ ^ 1/3)
Lin = ti/R + V2JR + V3IR + νJR =
-1,5 (χ + \ß)/R - 1,5 (χ - lß)/R = -3 χ/Κ (1/3
> χ ^-
-1,5 (χ - iß)/R - 4,5 (-χ - lß)/R = (3χ + 2)/R
Dies ist die Amplitudenfaltkennlinie der F i g. 6 (a),
jedoch ist die Polarität durch den Summierverstärker 805 umgekehrt, und das Signal \\ das an der Ausgangsklemme
56 auftritt, wird — y = — Lin R, und dies bedeutet, daß die Amplitude gefaltet und durch
Verstärkung in derselben Weise wie in F i g. 2 verdreifacht worden ist.
Andererseits werden die Vorzeichen der Ausgänge der Verstärkerschaltungen 835 und 845 durch den
Vergleichsdetektor 51 diskriminiert, und diese Ausgänge werden in ternäre Codes umgewandelt. Ein
bekannter Vorzeichendiskriminator kann verwendet werden, z. B. die Schaltung 51. Wenn der Ausgang A
der Verstärkerschaltung 835 positiv ist, kann χ ausgedrückt werden als — (—χ + 1/3)
> 0, nämlich χ > 1/3. Wenn der Ausgang B der Verstärkerschaltung 845
negativ ist. kann χ ausgedrückt werden als — ( — χ — 1 3)
< 0. nämlich x:< —1/3. Deshalb kann der Ausgang C des Vergleichsdetektors 51 von den
Ausgängen A und B der beiden Vorzeichendiskriminatoren
durch eine Schaltung zur Ausführung der Codeumwandlung nach der folgenden Tabelle erhalten
werden. Ein Beispiel dieser Schaltung zur Ausführung der Codeumwandlung ist in F i g. 9 dargestellt.
χ < -13
Minus
Minus
Minus
-1'3 < χ g 1/3
Minus
Plus
»0«
!/3 < χ
Plus
Plus
Plus
35
40
In F i g. 9 sind 901 und 902 Vergleichsdetektoren zum Diskriminieren der Vorzeichen der Ausgänge
A und B von 835 und 845, und die Ausgänge von 901
und 902 sind positive Impulse, wenn A und B positiv sind. 903 und 904 sind Dioden zum Verschieben des
Pegels, 909 ist ein n-p-n-Transistor, 910 ist ein p-n-p-Transistor,
905 und 908 sind Widerstände zum Vorspannen der Transistoren, 906 und 907 sind Dioden
zum Verschieben der Gleichspannung, und 911 ist eine positive Leistungsquelle, und 912 ist eine negative
Leistungsquelle. Wenn 905 und 908 entsprechend gewählt sind, befindet sich der Transistor 909 im
gesättigten Zustand, und der Transistor 910 befindet sich in dem Sperrzustand. »+« (eine positive Spannung)
wird nach 54 ausgesendet, wenn die beiden Ausgänge von 901 und 902 positive Impulse sind und
die beiden Transistoren 909 und 910 sich im aktiven Zustand befinden. »()« (nahezu OVoIt) wird ausgesendet,
wenn nur der Ausgang von 902 ein positiver Impuls ist und 909 sich im Sperrzustand befindet
und 910 sich im gesättigten Zustand befindet. »—« (eine negative Spannung) wird ausgesendet, wenn
kein positiver Impuls vorhanden ist. und die Eingangssignale und die ausgesendeten Signale haben die in
der Tabelle dargestellte Beziehung zueinander. Somit kann die wechselnde ternäre Codierung gemäß der
Erfindung durch Verwendung der Schaltungen in F i g. 8 und 9 und einer geeigneten Verzögerungsschaltung, welche die Überlappung der Eingangssignal
und der gefalteten Signale verhindert, ausgeführt werden.
Multinäre Codierer mit einer höheren Ordnung als der ternäre Codierer können auch in derselben
Weise wie der ternäre Codierer durch die Verwendung der Schaltung aufgebaut werden, welche die Amplitudenfali-
und -Verstärkerkennlinie, die durch ein der F i g. 7 gleichartiges Verfahren zusammengesetzt wird,
und einen multinären Code-Vergleichsdetektor, der eine geeignete Zahl von Bezugswerten verwendet,
und einen Vorzeichendiskriminator aufweist, wodurch die Geschwindigkeit weiter erhöht werden kann. Im
übrigen erfordert ein bekanntes Codiersystem eine Amplitudenhalteschaltung mit hoher Genauigkeit;
jedoch erfordert die Erfindung nicht notwendigerweise eine solche Schaltung, und dies ergibt den
weiteren Vorteil der Erfindung, daß der Aufbau der Codierer vereinfacht werden kann.
Claims (5)
1. Verfahren zur multinären Codierung, bei dem eine n-näre Codierung (n 2: 3) dadurch ausgeführt
wird, daß wiederholt Eingangssignale zu einem Vergleichskreis und einem analogen Umwandlungskreis
gegeben werden und daß wiederholt der Ausgang des analogen Umwandlungskreises zu dem Vergleichskreis und dem analogen
Umwandlungskreis gegeben wird, dadurch
gekennzeichnet, daß der Vergleichskreis « — 1 Vergleichspegel aufweist und die Eingangssignale in einen n-nären digitalen Ausgang um
wandelt und daß die Eingangssignale des analogen Umwandlungskreises denselben Amplituden
bereich wie die Ausgangssignale des analogen Umwandlungskreises haben und daß die Eingangssignale vorgespannt, gleichgerichtet, verstärkt und
verzögert werden, so daß die Eingangssignale und die Ausgangssignale eine Kennlinie darstellen,
wie sie durch π Stücke von polygonen Linien mit Neigungen von η und —η gebildet ist, wenn die
Eingangssignale auf der horizontalen Achse und die Ausgangssignale auf der vertikalen Achse aufgetragen sind.
2. Verfahren zur multinären Codierung nach Anspruch 1, dadurch gekennzeichnet, daß bei
Ausführung einer ternären Codierung (n — 3) die Eingangs-Ausgangs-Kennlinie des analogen Umwandlungskreises,
in folgender Weise ausgewählt wird:
y = -3x + 2 (x ^ 1/3)
y = 3x (1/3 > χ Ζ -1/3)
y = -3x-2 (-1/3 > x),
worin χ die Amplitude der Eingangssignale und y
die Amplitude der Ausgangssignale ist und der Bereich von χ und y zwischen — 1 und 1 liegt.
3. Verfahren zur multinären Codierung nach Anspruch 1. dadurch gekennzeichnet, daß bei
009 511/180
Ausführung einer ternären Codierung (n = 3) die Eingangs-Ausgangs-Kennlinie des analogen Umwandlungskreises
in folgender Weise ausgewählt wird:
IO
worin χ die Amplitude der Eingangssignale und y
die Amplitude der Ausgangssignale ist und der Bereich von χ und y zwischen — 1 und 1 liegt.
4. Verfahren zur multinären Codierung nach Anspruch 1, dadurch gekennzeichnet, daß bei
Ausführung einer quaternären Codierung (n = 4) die Eingangs-Ausgangs-Kennlinie des analogen
Umwandlungskreises in folgender Weise ausgewählt wird:
20
4JC-3
(x ^ 1/2)
>· = 4.x + 1 (0 > χ ^ -1/2)
y = -4x -3 (-1/2 > x),
worin χ die Amplitude der Eingangssignale und y die Amplitude der Ausgangssignale ist und der
Bereich von χ und y zwischen — 1 und 1 liegt.
5. Verfahren zur Ausführung einer multinären Codierung nach Anspruch 1, dadurch gekennzeichnet,
daß bei Ausführung einer quaternären Codierung (n = 4) die Eingangs-Ausgangs-Kennlinie
des analogen Umwandlungskreises in folgender Weise ausgewählt wird:
y = -4x + 3
y = 4.x - 1
}- = _4x - 1
y = 4x + 3
(x ^ 1/2)
(1/2 > χ ^ 0)
(1/2 > χ ^ 0)
(0 > χ ^ -1/2)
(-1/2 > x),
(-1/2 > x),
y = -4x + 1 (1/2 > χ ^ 0)
worin χ die Amplitude der Eingangssignale und y die Amplitude der Ausgangssignale ist und der
Bereich von χ und y zwischen — 1 und 1 liegt.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3740466 | 1966-06-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1512202B1 true DE1512202B1 (de) | 1970-03-12 |
Family
ID=12496577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671512202 Pending DE1512202B1 (de) | 1966-06-10 | 1967-06-07 | Verfahren zur multinären Codierung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3699567A (de) |
DE (1) | DE1512202B1 (de) |
FR (1) | FR1552834A (de) |
GB (1) | GB1177293A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE793746A (fr) * | 1972-01-11 | 1973-07-09 | Sercel Rech Const Elect | Amplificateur d'echantillons de signaux analogiques avec reglage de gain automatique |
ES416858A1 (es) * | 1972-08-21 | 1976-06-01 | Texas Instruments Inc | Un sistema para exploracion de terreno. |
US3936820A (en) * | 1974-06-27 | 1976-02-03 | Raytheon Company | Analog-to-digital converter |
US6628596B2 (en) | 1997-01-27 | 2003-09-30 | Hirosi Fukuda | Multi-valued data elements for computer systems |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2969535A (en) * | 1957-08-29 | 1961-01-24 | Bell Telephone Labor Inc | Analog-digital interconversion circuitry |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2832827A (en) * | 1952-10-02 | 1958-04-29 | Itt | Signal level coder |
US3259896A (en) * | 1963-11-07 | 1966-07-05 | Bell Telephone Labor Inc | Analog-to-digital conversion system |
-
1967
- 1967-06-07 DE DE19671512202 patent/DE1512202B1/de active Pending
- 1967-06-09 GB GB26862/67A patent/GB1177293A/en not_active Expired
- 1967-06-09 FR FR1552834D patent/FR1552834A/fr not_active Expired
-
1970
- 1970-12-09 US US96600A patent/US3699567A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2969535A (en) * | 1957-08-29 | 1961-01-24 | Bell Telephone Labor Inc | Analog-digital interconversion circuitry |
Also Published As
Publication number | Publication date |
---|---|
FR1552834A (de) | 1969-01-10 |
US3699567A (en) | 1972-10-17 |
GB1177293A (en) | 1970-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CH622916A5 (de) | ||
DE2922550A1 (de) | Verfahren und geraet zur umsetzung von analog- in digitaldaten und umgekehrt | |
DE1766366B2 (de) | Phasenmeßanordnung | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE1280297B (de) | Korrekturschaltung fuer fehlerhafte Vergleiche bei einem Analog-Digital-Umsetzer | |
DE1512202B1 (de) | Verfahren zur multinären Codierung | |
DE1512149B2 (de) | Binäres Verfahren zur Feststellung des Vorzeichens der Phasenverschiebung zwischen periodischen Signalen und Schaltung zur Durchführung des Verfahrens. Ajim: Copagnie des Compteurs, Paris | |
DE2317584C3 (de) | Vorrichtung zur Umwandlung von numerischen Informationen in eine entsprechende, eine analoge Information darstellende Wechselspannung | |
DE1762407B1 (de) | Analog digital umsetzerstufe | |
DE1512202C (de) | Verfahren zur multinären Codierung | |
DE2605919B2 (de) | Verfahren und einrichtung zur bildung eines bipolaren signals mit dem tastverhaeltnis einhalb | |
DE2324692C2 (de) | Digital-Analog-Wandler | |
DE1221277B (de) | Anordnung zur Demodulation von zweiphasigen Digitalsignalen | |
DE1512200B2 (de) | Verfahren und schaltungsanordnung zur ternaeren codierung | |
CH636485A5 (en) | Signal generator for generating sinusoidal output signals with predetermined mutual phase angle, and use thereof as three-phase generator for calibrating electricity meters | |
DE2547504C3 (de) | Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-Kodierer | |
DE2830825C2 (de) | Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal | |
DE2045540B2 (de) | Nichtlinearer Kodierer und nichtlinearer Dekoder | |
DE1512200C (de) | Verfahren und Schaltungsanordnung zur ternären Codierung | |
DE1462558B2 (de) | Kaskaden-Codieranordnung | |
DE2516334A1 (de) | Nicht-linearer kodierer | |
DE1940884C (de) | Verfahren zur Datensicherung bei der Analog Digital Umsetzung nach dem Stufen umsetzungsverfahren | |
DE1537325B2 (de) | Verfahren zur uebertragung von signalen in digitaler bzw. codierter form | |
DE1295631B (de) | Vorrichtung zur Umsetzung der Amplitude eines sich aendernden Analogsignals in digitale Codekombinationen | |
DE2842672C2 (de) | Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 |