DE1462558B2 - Kaskaden-Codieranordnung - Google Patents

Description

Die Erfindung betrifft eine Codieranordnung mit einer Mehrzahl von in Kaskade geschalteten Einheitskreisen, wobei ein analoges Eingangssignal zu dem Einheitskreis der ersten Stufe gegeben wird und dieses analoge Signal zu der letzten Stufe durch eine Wellenformverbindung mittels jedes Einheitskreises geführt wird, wobei ein digitales Signal von jedem Einheitskreis erzeugt wird, wobei der Einheitskreis der ersten Stufe einen Vorzeichendiskriminierkreis zum Diskriminieren des Vorzeichens des analogen Signals und zum Erzeugen des digitalen Signals enthält und wobei jeder der folgenden Einheitskreise einen Vorspannungsanlegungskreis zum Umwandeln der Wellenform des analogen Ausganges des Einheitskreises der vorangehenden Stufe, einen Gleichrichtungskreis und einen Vorzeichendiskriminierkreis zum Diskriminieren des Vorzeichens des analogen Signals der Wellenformverbindung und zum Erzeugen des digitalen Signals aufweist. Eine bekannte Kaskadencodieranordnung ist mit Verstärkern ausgerüstet.

Der Erfindung liegt die Aufgabe zugrunde, eine Codieranordnung zu schaffen, die eine schnellere Codierung als die bekannte Anordnung ermöglicht und bei der die Pegel der Eingangssignale in den Vorzeichendiskriminierkreisen in jedem Einheitskreis gleichgemacht werden. Erfindungsgemäß ist hierfür vorgesehen, daß eine Dämpfungseinrichtung, die den Pegelbereich des an dem Vorzeichendiskriminierkreis jeder Stufe ankommenden Signals konstant macht, unmittelbar vor dem Vorzeichendiskriminierkreis jeder Stufe mit Ausnahme der letzten Stufe eingeschaltet ist.

Durch diese Anordnung kann eine hohe Codiergeschwindigkeit erreicht werden, da Verstärkerkreise nicht verwendet werden. Darüber hinaus kann in jeder Stufe derselbe Vorzeichendiskriminierkreis verwendet werden, da der Pegel des Eingangssignals in dem Vorzeichendiskriminierkreis in jedem Einheitskreis gleichgemacht ist.

Nachfolgend wird die Erfindung erläutert, wobei aus Gründen der Vereinfachung der Beschreibung angenommen wird, daß Gleichstromkomponenten in den zu kodierenden Signalen nicht enthalten sind.

In der Zeichnung sind

Fig. 1 eine Darstellung des Prinzips der Anordnung nach der Erfindung,

F i g. 2 ein Blockschaltbild einer bekannten Anordnung und

F i g. 3 ein Blockschaltbild einer Anordnung nach der Erfindung.

Gemäß F i g. 1 ist eine Codeplatte für wechselnde binäre Coden mit 4 Bits versehen. Die schraffierten Teile bezeichnen dabei eine 1 und die unschraffierten Teile eine 0. Die strichpunktierte Linie in der Mitte der Figur zeigt die Grenze zwischen den Plus- und Minus-Flächen. Aus der Figur ergibt sich deshalb, daß der 1. Bit eine binäre Stelle ist, die eine Codeinformation für das Vorzeichen des Signals anzeigt. Die 2. bis 4. Bits zeigen die numerischen Werte an. Da Gleichstromkomponenten in den Signalen, wie vorstehend angenommen worden ist, nicht enthalten sind, erscheinen die numerischen Plus- und Minus-Werte zueinander in symmetrischer Weise. Bei den 2. bis 4. Bits in F i g. 1 sind Teile an beiden Seiten der strichpunktierten Linie symmetrisch zueinander in bezug auf die strichpunktierte Linie als Symmetrieachse. Das bedeutet, daß nach der Diskriminierung der Vorzeichen der Signale es ausreichend ist, die absoluten Werte der numerischen Werte zu behandeln. Nach diesem Prinzip ist es bei den 2. bis 4. Bits ausreichend, nur die Teile unter der strichpunktierten Mittellinie zu betrachten. Der 2. Bit ist auch durch die zweite strichpunktierte Linie 2-2' (Fig. 1) in derselben Weise geteilt, wie der 1. Bit durch die strichpunktierte Linie 0-0' geteilt ist. Mit anderen Worten ist bei dem 2. Bit der Teil oberhalb 2-2' positiv und der Teil unterhalb 2-2' negativ. Der einzige Unterschied besteht darin, daß die Linie 0-0' nach 2-2' bewegt worden ist. Deshalb ist es möglich, das Vorzeichen des 1. Bits zu bestimmen, falls eine Vorrichtung vorhanden ist, welche die Diskriminierung des Vorzeichens des Signals ausführen kann. Als nächstes ist wie bei dem 2. Bit ein Minus-Impuls erhältlich, indem der Eingangssignalimpuls gleichgerichtet und umgekehrt wird. Dies ist äquivalent zu der Wirkung einer Schwenkung nach unten der oberen Hälfte des 2. Bits in F i g. 1 in die untere Hälfte unterhalb der Linie 0-0'. Deshalb ist es möglich, den 2. Bit zu bestimmen, indem die oberen und unteren Teile von der Linie 2-2' des nach unten geschwenkten Impulses diskriminiert werden. Das Diskriminieren der oberen und unteren Teile von der Linie 2-2' des 2. Bits ist gleichwertig dem Anlegen einer Vorspannung der halben maximalen Amplitude, um hierdurch den Punkt 0 von der Linie 0-0' nach der Linie 2-2' zu bringen. Die 3. und

4. Bits können bestimmt werden, indem dieser Vorgang wiederholt wird.

Das vorstehende Prinzip kann in einer elektronischen Anordnung, wie sie in F i g. 2 dargestellt ist, verwirklicht werden. Aus Gründen der Vereinfachung der Darstellung zeigt Fig. 2 den Fall von 4 Bits. Gemäß F i g. 2 sind 211, 221, 231 und 241 die Ausgangsklemmen des 1., 2., 3. und 4. Bits. 212, 222, 232 und 242 sind die Vorzeichendiskriminatoren zum Diskriminieren der Vorzeichen der Codesignalimpulse, die Ausgangsimpulse in Übereinstimmung mit den Vorzeichen der Eingangsimpulssignale erzeugen. Wenn z. B. bei dieser Ausführungsform ein Eingangsimpulssignal positiv ist, wird eine 1 gegeben, und wenn das Signal negativ ist, wird eine 0 gegeben. Wie sich aus F i g. 2 ergibt, entspricht dies den 1., 2., 3. und 4. Bits in der vorstehend angegebenen Reihenfolge. 223, 233 und 243 bezeichnen Vorspannungseinrichtungen zum Anlegen der Vorspannungssignale, die von den Klemmen 227, 237 und 247 an die Ausgänge der Verstärker 224, 234 und 244 gegeben werden, und zum Aussenden derselben. 224, 234 und 244 bezeichnen Verstärker, deren Verstärkungsgrad 6 dB beträgt. Die Phasenumkehr hat hierbei noch nicht stattgefunden. 225, 235 und 245 bezeichnen Phasenumkehrer, um die Eingangsimpulse umzukehren. 226, 236 und 246 bezeichnen Gleichrichter, die nicht die Vorzeichen der Eingangsimpulse ändern, wenn sie positiv sind, und welche die Vorzeichen ändern, wenn sie negativ sind.

228, 238 und 248 bezeichnen die Eingangsklemmen der Gleichrichter 226, 237 und 246. 227, 237 und 247 bezeichnen Klemmen zum Anlegen von Vorspannungen entsprechend der maximalen Amplitude. 218 bezeichnet die Eingangsklemme des Signalimpulses. Die zu codierenden Signale werden abgetastet und an diese Klemme angelegt. Die Vorzeichen der abgetasteten Signale werden durch den Vorzeichendiskriminator 212 diskriminiert, und die

Signale werden zu der Ausgangsklemme 211 als 1. Bit ausgesendet. Andererseits wird ein Teil der Eingangsgröße des Vorzeichendiskriminators 212 der Klemme 228 zugeführt, durch den Gleichrichter 226 gleichgerichtet, durch den Phasenumkehrer 225 umgekehrt, durch den Verstärker 224 doppelt verstärkt, durch die Vorspannungseinrichtung 223 vorgespannt, und das Vorzeichen wird durch den Vorzeichendiskriminator 222 diskriminiert und wird zur Ausgangsklemme 221 als 2. Bit ausgesendet. Ein Teil der Eingangsgröße des Vorzeichendiskriminators 222 wird der Eingangsklemme 238 des Diskriminators für den 3. Bit zugeführt. Dieser diskriminiert den 3. Bit in derselben Weise, wie der 2. Bit diskriminiert wird. Dieser Teil des Eingangssignals wird zur Ausgangsklemme 231 als 3. Bit ausgesendet, wie im Falle des 2. Bits. Ein Teil der Eingangsgröße des Vorzeichendiskriminators 232 wird der Eingangsklemme 238 des Diskriminators für den 4. Bit zugeführt und wird von der Ausgangsklemme 241 in derselben Weise als 4. Bit ausgesendet.

Um die Arbeitsweise der Anordnung zu erläutern, ist vorstehend eine ideale Anordnung beschrieben worden, während bei einer tatsächlichen Anordnung die Phasenumkehrer weggelassen werden können, wenn die Verstärker die Funktion einer Phasenumkehrung aufweisen. In bezug auf den Verstärkungsgrad des Verstärkers, der zwischen der Klemme 228 und der Eingangsklemme des Vorzeichendiskriminators 222 vorgesehen ist, ist es notwendig, wenn Verluste in dem Gleichrichter 226, dem Phasenumkehrer 225 oder der Verteilung von dem Vorzeichendiskriminator 212 zum Diskriminieren der Vorzeichen der Signale, die von der Eingangsklemme 218 zu der Eingangsklemme 228 der Anordnung des 2. Bits gegeben werden, vorhanden sind, den Verstärkungsgrad des Verstärkers 224 so einzustellen, daß die vorstehend genannten Verluste ausgeglichen werden können und der maximale Amplitudenpegel wie der 1. Bit eingestellt werden kann. Dies wird ebenfalls bei dem Verstärker 234 des 3. Bits und dem Verstärker 243 des 4. Bits angewendet. Selbstverständlich ist es auch notwendig, die Vorspannungssignale so einzustellen, daß die Pegel, die den Linien 2-2', 3-3' und 4-4' der Fig. 1 entsprechen, sichergestellt sind. Die Abtastvorrichtung, die erforderlich ist, um die abgetasteten Impulse der Signaleingangsklemme 218 zuzuführen, kann auf bekannte Weise hinzugefügt werden, wenn dies erforderlich ist. Nötigenfalls können die Ausgangsgrößen der Ausgangsklemmen 211, 221, 231 und 241 einmal in Gedächtnisvorrichtungen (Registern) gespeichert werden. In dem Fall der parallelen Art werden sie als parallele Codes ausgesendet, und in dem Fall der Reihenart werden sie als Reihencodes in der angegebenen Reihenfolge durch Verwendung von z. B. Verschiebungsregistern ausgesendet. Wenn wechselnde Binärcodes in der Behandlung unerwünscht sind, können sie leicht in normale binäre Codes durch bekannte Schaltungen umgewandelt werden.

Von den 4 Bits in der Schaltung der F i g. 2 ist nur die Schaltung des 1. Bits besonders ausgebildet, während die Schaltungen der 2. Bits bis 4. Bits vollständig dieselbe Ausbildung haben. Deshalb kann eine Schaltung mit «Bits (n ist eine positive ganze Zahl) dadurch ausgeführt werden, daß die Schaltung des 1. Bits der Fig. 2 ohne eine Änderung verwendet wird und an diese n — l Einheitskreise der 2. bis 4. Bits der F i g. 2 angeschlossen werden.

Aus der obigen Beschreibung ergibt sich, daß es die Anordnung nach F i g. 2 möglich macht, die Funktion der Beurteilung und die Rückkopplungsschleife zu vermeiden, die bei bekannten Codierungsanordnungen mit aufeinanderfolgender Rückkopplung und Vergleich notwendig sind. Die 1. und 2. Bits werden parallel bestimmt. Deshalb wird die Geschwindigkeit der Codierung durch die Verzögerung der Ausbreitung der Signale von der Eingangsklemme 218 zu den Klemmen 228, 238 und 248 begrenzt. 226 ist ein Gleichrichter, und 225 und 224 sind Verstärker, so daß bei der Verwendung eines Elementes mit hoher Geschwindigkeit, z. B. einer Tunneldiode als Gleichrichter 226, die Zeitverzögerung durch die Gleichrichtung sehr stark verringert wird. Da die Vorspannungsschaltung eine lineare Schaltung ist, kann deren Zeitverzögerung wiederum vernachlässigt werden. In dieser Schaltung hindert demgemäß nur der Verstärkerkreis einen Betrieb mit sehr hoher Geschwindigkeit. Tatsächlich ist es auch möglich, mit dieser Schaltung einen Betrieb mit sehr hoher Geschwindigkeit auszuführen, indem ein Breitbandverstärker verwendet wird. Gemäß der Erfindung wird jedoch der Betrieb mit hoher Geschwindigkeit auf andere Weise ausgeführt.

Da in diesem Falle kein Verstärker vorgesehen ist, sind nur die Gleichrichter die Hauptursache für die Zeitverzögerung. Durch die Entwicklung von Tunneldioden sind nunmehr Gleichrichter mit weniger als 1 Nanosekunde erhältlich, so daß eine Codierung mit einer Impulsgeschwindigkeit von 1000 MHz möglich ist.

Die bekannten Codierer für hohe Geschwindigkeiten verwenden Elektronenstrahlröhren und haben eine maximale Impulsgeschwindigkeit von etwa 250 MHz. Wie oben angegeben worden ist, ist gemäß der Erfindung nicht nur dieselbe Geschwindigkeit wie bei den Codierern unter Verwendung von Elektronenstrahlröhren erreichbar, sondern eine mehrmals höhere Geschwindigkeit kann erhalten v/erden, und darüber hinaus ist eine noch höhere Geschwindigkeit möglich, wenn die Gleichrichtertechnik verbessert wird. Aus der vorangehenden Beschreibung ergibt sich auch, daß die Schaltung nach der Erfindung durch Verbindung von Einheitskreisen ausgeführt werden kann, so daß die Schaltung in der Lage ist, eine sogenannte kompakte oder integrierte Schaltung zu bilden.

Zur Vereinfachung der Erläuterung entspricht die Schaltung der Fig. 2 der Codeplatte der Fig. 1. Aus diesem Grunde sind in der Schaltung der F i g. 2 Phasenumkehrschaltungen 225, 235 und 245 erforderlich. Die Phasenumwandler sind jedoch nicht in einer Schaltung erforderlich, die der Codeplatte entspricht, die durch Verschieben der Linien 2-2', 3-3' und 4-4' in ihre entsprechenden symmetrischen Lagen in bezug auf die Linie 0-0' in F i g. 1 erhältlich ist, vorausgesetzt, daß in der letzteren Anordnung die 2., 3. und 4. Bits Hilfscodes sind. Diese Hilfscodes können sehr einfach in die Originalcodes durch bekannte Einrichtungen umgewandelt werden, und deshalb ist diese Anordnung in vielen Fällen aus praktischen Gründen vorzuziehen. Es ist auch möglich, den 1. Bit in einen Hilfscode umzuwandeln und daraufhin die 4 Bits in die Originalcodes zurückzuführen.

F i g. 3 zeigt ein erfindungsgemäßes Beispiel einer Schaltungsanordnung zur Ausführung einer Codierung, wenn die Linien 2-2', 3-3' und 4-4' in ihre entsprechenden symmetrischen Lagen in bezug auf die Linie0-0' in der Codeplatte der Fig. 1, wie vorstehend beschrieben, verschoben werden. Deshalb sind bei dieser Ausführungsform die in der Schaltung der F i g. 2 verwendeten Konverter nicht erforderlich. 314, 324, 334 und 344 bezeichnen die Ausgangsklemmen der 1., 2., 3. und 4. Bits. 311, 321, 331 und 341 bezeichnen Vorzeichendiskriminierkreise zum Erzeugen der die Vorzeichen diskriminierenden Bits jedes Bits. 323, 333 und 343 bezeichnen Vorspannungsanlegungskreise zum Diskriminieren der Vorzeichen. 327, 337 und 347 bezeichnen die Vorspannungsklemmen. 326, 336 und 346 bezeichnen die Gleichrichterkreise. 315, 325 und 335 bezeichnen Dämpfungsglieder zum Einstellen der Signalspannungen auf die Empfindlichkeiten der Vorzeichendiskriminierkreise. Für den Idealfall, bei dem keine Dämpfung in den Gleichrichtern und Vorspannungsanlegungskreisen auftritt, liefert das Dämpfungsglied 315 eine Dämpfung von 18 dB, das Dämpfungsglied 325 von 12 dB und das Dämpfungsglied 335 von 6 dB. Wenn aber Dämpfungen in den Gleichrichtern und Vorspannungsanlegungskreisen auftreten, muß die durch die Dämpfungsglieder gegebene Dämpfung entsprechend eingestellt werden. 322, 332 und 342 bezeichnen Hilf scodeschaltungen. Ein Teil der Schaltung in der F i g. 3 an der linken Seite der gestrichelten Linie X-X' bildet auch Einheiten, so daß ein wesentliches Merkmal der Erfindung, das oben im Zusammenhang mit der Ausführungsform der F i g. 2 beschrieben worden ist, auch bei der Ausführungsform der F i g. 3 angewendet wird. Da die Erfindung Dämpfungsglieder und Signale verwendet, ist es notwendig, daß die ursprünglichen Signale einen ausreichend großen Pegel haben. Wenn es notwendig ist, müssen die Signale auf ausreichend hohe Pegel verstärkt werden, bevor sie abgetastet und der Eingangsklemme 318 dieses Codierers zugeführt werden.

Die Phasenumkehrer nach F i g. 3 werden innerhalb der Erfindung verwendet. Wenn Gleichstromkomponenten in den Signalen enthalten sind, müssen Vorspannungen zugeführt werden, um diese Gleichstromkomponenten auszugleichen.

Wie vorstehend beschrieben worden ist, macht es die Codierschaltung nach der Erfindung möglich, eine Codierung mit extrem hoher Geschwindigkeit ohne elektronische Vakuumvorrichtungen, wie Elektronenröhren, jedoch unter Verwendung von festen elektronischen Bauteilen auszuführen.

Claims (1)

1. Patentanspruch:

   Codieranordnung mit einer Mehrzahl von in Kaskade geschalteten Einheitskreisen, wobei ein analoges Eingangssignal zu dem Einheitskreis der ersten Stufe gegeben wird und dieses analoge Signal zu der letzten Stufe durch eine Wellenformverbindung mittels jedes Einheitskreises geführt wird, wobei ein digitales Signal von jedem Einheitskreis erzeugt wird, wobei der Einheitskreis der ersten Stufe einen Vorzeichendiskriminierkreis zum Diskriminieren des Vorzeichens des analogen Signals und zum Erzeugen des digitalen Signals enthält und wobei jeder der folgenden Einheitskreise einen Vorspannungsanlegungskreis zum Umwandeln der Wellenform des analogen Ausganges des Einheitskreises der vorangehenden Stufe, einen Gleichrichtungskreis und einen Vorzeichendiskriminierkreis zum Diskriminieren des Vorzeichens des analogen Signals der Wellenformverbindung und zum Erzeugen des digitalen Signals aufweist, dadurch gekennzeichnet, daß eine Dämpfungseinrichtung, die den Pegelbereich des an dem Vorzeichendiskriminierkreis jeder Stufe ankommenden Signals konstant macht, unmittelbar vor dem Vorzeichendiskriminierkreis jeder Stufe mit Ausnahme der letzten Stufe eingeschaltet ist.

   Hierzu 1 Blatt Zeichnungen