DE1766366B2

DE1766366B2 - Phasenmeßanordnung

Info

Publication number: DE1766366B2
Application number: DE1766366A
Authority: DE
Inventors: Philippe Paris Duquesne
Original assignee: CSF Compagnie Generale de Telegraphie sans Fil SA
Current assignee: Thales SA
Priority date: 1967-05-09
Filing date: 1968-05-09
Publication date: 1974-07-25
Also published as: GB1226591A; DE1766366C3; US3548321A; NL6806560A; FR1529822A; SE349401B; DE1766366A1; GB1226592A

Description

Die Erfindung bezieht sich auf eine Phasenmeßanordnung zur Erzeugung eines die Phasendifferenz zwischen zwei Eingangssignalen im Bereich zwischen und 2.-7 eindeutig darstellenden Ausgangssignals mit Phasendetektoren, deren Eingängen die beiden Eingangssignale zum Teil direkt und zum Teil über Phasenschieber zugeführt werden und die am Ausgang ein Signal abgeben, das der Phasendifferenz zwischen den an den Eingängen anliegenden Signalen vorzeichenrichtig proportional ist, und mit einer den Phasendetcktoren nachgeschalteten logischen Verknüpfungsschaltung, die einer gemeinsamen Ausweiteschaltung zur Abgabe des die Phasendifferenz zwischen den Eingangssignalen eindeutig darstellenden Ausgangssignals Kriterien zuführt.

Phasenmeßanordnungen dieser Art finden beispielsweise in der Funkmeßtechnik und bei der Funkortung Verwendung, wenn es auf die Feststellung der Phasendifferenz zwischen der Sendewelle und der reflektierenden Welle ankommt, die beispielsweise durch Vergleich des Echoimpulses mit einer kohärenten Schwingung festgestellt wird.

Übliche Phasendetektoren liefern ein Signal, bei- Das die Phasendifferenz darstellende Ausgangsspielsweise eine Spannung, welche je nach der Schal- signal kann eine Analogspannung sein, in diesem Fall tung proportional zum Cosinus oder zum Sinus der besteht eine Ausführungsform der Erfindung darin, Phasendifferenz ist. Es handelt sich daher um ein daß die das Ausgangssignal erzeugende Auswertenichtlineares Signal, welches die gleichen Un- 5 schaltung eine Funktionsgeneratorschaltung enthält, bestimmtheiten aufweist wie die entsprechende die wenigstens einen an einem der Phasendetektoren Funktion. Die mangelnde Linearität kann genau angeschlossenen Eingang hat und an mehreren Auskorrigiert werden, indem die zu vergleichenden Si- gangen gleichzeitig Ausgangssignale liefert, die gnale vorher in Rechtecksignale umgewandelt wer- lineare Funktionen der ihren Eingängen zugeführten den, aber die Unbestimmtheit des Phasenwerts io Signale von der Form ni_f U + <?,· V + r,- sind, sowie bleibt unveränderlich bestehen. eine Wählschaltung mit Signaleingängen, die an die Eine diese Nachteile nicht aufweisende Phasen- Ausgänge der Funktionsgeneratorschaltung angemeßanordnung der eingangs angegebenen Art ist be- schlossen sind, und mit ρ Steuereingängen, welche reits bekannt durch die FR-PS 1383 010 (entspre- an die Ausgänge der logischen Schaltung angeschloschend dem älteren deutschen Patent 1 282 785). Es 15 sen sind, wobei die Wählschaltung so ausgeführt ist, handelt sich dabei aber um eine komplizierte An- daß sie in Abhängigkeit von den ihren Steuereingänordnung mit nicht weniger als N/2 Phasenschiebern gen zugeführten Auswahlsteuersignalen jeweils eines und ebenso vielen bekannten Phasendetektoren und der ihren Signaleingängen zugeführten Signale zu Komparatoren zur Erzielung einer Phasenmeß- ihrem Ausgang überträgt.

genauigkeit von π/Ν, wobei die Messung in einer 20 Mit anderen Ausführungen der Phasenmeßanord-Form erhalten wird, die für die direkte numerische nung nach der Erfindung ist es jedoch auch möglich, Codierung, beispielsweise in einem Binärcode, ge- ein digitales Ausgangssignal zu erhalten, das eine eignet ist. mehrstellige Binärzahl darstellt, welche die Phasen-Aufgabe der Erfindung ist die Schaffung einer differenz ausdrückt.

Phasenmeßanordnung, welche mit geringem Schal- 25 An Hand der Zeichnung wird die Erfindung bei-

tungsaufwand ein Ausgangssignal liefert, das im ge- spielsweise näher erläutert. Es zeigt

samten Bereich von 0 bis 2 π in einer eindeutigen Fig. 1 ein Prinzipschaltbild der erfindungsgemä-

und genau linearen Beziehung zu der Phasendiffe- ßen Phasenmeßanordnung,

renz zwischen den beiden Eingangssignalen steht. F i g. 2 eine der Erläuterung dienende graphische

Nach der Erfindung wird diese Aufgabe dadurch 30 Darstellung,

gelöst, daß zwei Phasendetektoren vorgesehen sind, F i g. 3 eine Ausführungsform der Fhasenmeß-

von denen der erste Phasendetektor die beiden Ein- anordnung, welche eine der Phasendifferenz propor-

gangssignale direkt empfängt, während der zweite tionale Spannung liefert,

Phasendetektor das eine Eingangssignal direkt und F i g. 4 eine weitergebildete Ausführungsform der das andere Eingangssignal über einen .-i/2-Phasen- 35 Phasenmeßanordnung, welche eine der Phasendiffeschieber empfängt, daß die logische Schaltung in Ab- renz proportionale Spannung liefert,
hängigkeit von den Vorzeichen der Ausgangssignale F i g. 5 eine Ausführungsform der Phasenmeßder beiden Phasendetektoren an mehreren Ausgän- anordnung, welche eine die Phasendifferenz darsteigen ρ Auswahlsteuersignale abgibt, die y vorbe- lende Binärzahl liefert.

stimmte Phasenintervalle kennzeichnen, in denen die 40 F i g. 6 eine weitergebildete Ausfuhrungsform der

Phasendifferenz der beiden Eingangssignale liegt, und Phasenmeßanordnung, welche eine die Phasendiffe-

daß die an die logische Schaltung und an die Phasen- renz darstellende Binärzahl liefert, und

detektoren angeschlossene Auswerteschaltung ein F i g. 7 eine genauere Darstellung des der Codie-

linear von der Phasendifferenz der Eingangssignale rung dienenden Teils der Phasenmeßanordnung von

abhängiges und diese Phasendifferenz in jedem der 45 Fig. 6.

y Phasenintervalle eindeutig darstellendes Ausgangs- Die in F i g. 1 dargestellte Phasenmeßanordnung signal in der allgemeinen Form einer linearen Korn- hat zwei Klemmen 1 und 2, an welche die Signale bination angelegt werden, deren Phasendifferenz gemessen mU + a V + r(Ki<y) werden soll. Diese Signale werden vorzugsweise in 1 Hi i\ ^. -v..?./ ₅₀ J_6n signaifonnerschaitungen 3 und 4, welche beider Ausgangssignale der Phasendetektoren erzeugt, spielsweise jeweils aus einem Begrenzungsverstärkei wobei m_; und <j, nicht gleichzeitig Null sein können. bestehen, in Rechtecksignale umgewandelt.

Die Phasenmeßanordnung nach der Erfindung be- Der Ausgang der Signalformerschaltung 3 ist mil

ruht auf dem Prinzip, daß der gesamte Phasenbereich jeweils einem Eingang von zwei gleichen Phasen-

von 0 bis 2 π in Phasenintervalle aufgeteilt wird, in 55 detektoren 5 und 6 direkt verbunden, und das Aus-

denen die Phasendifferenz jeweils eindeutig durch gangssignal der Signalformerschaltung 4 wird den

eine lineare Funktion der Ausgangssignale von Pha- zweiten Eingang des Phasendetektors 5 direkt unc

sendetektoren bestimmbar ist, und daß die in den ver- dem zweiten Eingang des Phasendetektors 6 nact

schiedenen Phasenintervallen liegenden Funktions- einer Phasenverschiebung um π 12 in einem Phasen

abschnitte zur Bildung einer eindeutigen linearen Ge- 60 schieber 9 zugeführt. Die Phasendetektoren 5, 6 lie

samtfunktion zusammengesetzt werden. fern beim Empfang von Rechtecksignalen eine Span

Der Schaltungsaufwand ist gering, weil nur zwei nung 17 bzw. V, welche in F i g. 2 bei (α) und (b

Phasendetektoren benötigt werden und die außerdem dargestellt sind, wobei die Phasendifferenz φ der dei

erforderliche logische Schaltung aus den handeis- Klemmen 1 und 2 zugeführten Eingangssignale au

üblichen digitalen Bausteinen aufgebaut werden 65 der Abszisse aufgetragen ist. Diese Spannungen sin«

kann, deren Vorteile hinsichtlich Einfachheit, Billig- »Dreiecke-Spannungen, welche aus einer Folce voi

keit, Betriebssicherheit und geringem Raumbedarf geradlinigen Abschnitten bestehen, wobei sich di<

allgemein bekannt sind. Ordinate zwischen 0 und V ändert. Bei (c) ist ein

Phasenfunktion eingezeichnet, welche sich linear von D bis 4V ändert, wenn sich ψ von 0 bis 2.τ ändert, und diese Funktion wird einfach aus aufeinanderfolgenden Abschnitten der Kurven (a) und (£>) erhalten.

In der Praxis sind diese Abschnitte nicht genau geradlinig.

Je nachdem, ob die Abschnitte in Wirklichkeit mehr oder weniger linear sind, wird nunmehr die Kurve (c) aus dem Signal U (oder U') allein gebildet oder auch aus beiden Signalen U und 17', wobei dann jedes dieser beiden Signale in seinem linearsten Teil. d. h. beispielsweise zwischen 0 und V12 . verwendet wird.

In allen diesen Fällen wird die Kurve (c) in eine bestimmte Anzahl von Abschnitten zerlegt, welche durch eine einfache lineare Funktion aus dem Signal U und/oder U' erhalten werden; in dem zuvor erwähnten Fall der Verwendung beider Spannungen U und U' wird die Wahl der jeweils verwendeten Funktion durch die Vorzeichen der Signale U und V und deren Vergleich mit V/2 bestimmt. Zu diesem Zweck werden die Spannungen U und V in einem Komparator 10 verglichen und Vorzeichendetektoren 7 bzw. 8 zugeführt, die Signaled bzw. B abgeben, welche gleich »0« oder »1« sind, je nachdem, ob die zugefuhrte Spannung U bzw. U' negativ oder positiv ist. Eine an die Ausgänge der Anordnungen 7, 8 und 10 angeschlossene Wählschaltung 11 entscheidet über die Wahl der Funktion von U oder U', welche in einer Funktionsgeneratorschaltung 12 gebildet wird, und gibt an ihrem Ausgang 5 eine Spannung ab. die eine lineare Funktion der Phasendifferenz ist.

Die Schaltungen 7, 8 und 10 bilden zusammen eine logische Schaltung 13, welche die Auswahlsteuersignale für die Wählschaltung 11 liefert.

Der Komparator 10 kann durch einen Schwellenwertkomparator ersetzt werden, der eine der Spannungen U, V mit VH vergleicht. Die Verbindung 10-11 besteht in Wirklichkeit aus einer Gruppe von Verbindungsleitern.

F i g. 3 zeigt ein Ausführungsbeispiel der Phasenmeßanordnung für den einfachsten Fall, daß man die die Kurve (c) bildenden Abschnitte als ausreichend linear betrachten kann. In diesem Fall wird der Komparator 10 weggelassen oder er dient, wenn er beibehalten wird, lediglich zur Betriebskontrolle.

Die Kurve (c) wird dadurch erhalten, daß man folgende Funktion nimmt:

zwischen 0 und π/2: die Funktion U; zwischen .-r/2 und 3 π/2: die Funktion 2 V — U;

zwischen 3 π/2 und 2n: die Funktion 4 V + U.

Ein erster Umschalter (α), welcher durch das Signal A gesteuert wird, wählt zwischen den Funktionen U und 4 V -f U, welche von der Funktionsgeneratorschaltung 12 geliefert werden, und ein zweiter Umschalter (b), welcher durch das Signal B gesteuert wird, wählt zwischen der vom Umschalter (fl) gewählten Funktion und der von der Funktionsgeneratorschaltung 12 gelieferten Funktion 2 V — U, wobei die Umschalter jeweils in die mit 0 oder 1 bezeichnete Stellung gebracht werden, je nachdem, ob ihr Steuersignal gleich 0 oder 1 ist.

Die folgende Tabelle läßt die Arbeitsweise der Schaltung besser erkennen:

ψ	Obis_y	y bis π	U	π bis — π	0	3 2	η bis In
A	1	1	U		0		0
»5 B	1	0		+ 4F		1
(«)	ü	U	U	- U	U	+ 4F
*V>)*		2F-	2V	- U		(α)
S	417	2F-	2V	U	+ 4F

F i g. 4 zeigt ein Ausführungsbeispiel der Phasenmeßanordnung für den komplizierteren Fall, daß jeweils die linearsten Teile der Signale U und U' verwendet werden. Die Funktionsgeneratorschaltung 12 erzeuet die Funktionen U, 4FH- U, 2V — U und F - U', "3 F+ U'.

Zwei Umschalter (α) und (6) wählen wie beim vorangehenden Fall zwischen U, U H- 4 F und 2 F — U, während ein Umschalter a', welcher mit dem Umschalter (σ) gekoppelt ist, zwischen V — U' und 3 V H- U' wählt. Ein Umschalter (c) wird durch das Ausgangssignal C des Komparators 10 gesteuert, das gleich 0 oder 1 ist, je nachdem, ob 17 kleiner oder größer als 17' ist; dieser Umschalter wählt zwi-

sehen den Umschaltern (6) und (α').

Die nachfolgende Tabelle faßt die Arbeitsweise dieser Schaltung zusammen:

φ

Obis

Tl
T

fbis

n
T

_Tb

is

3

U

T*

bis τι

U

π bis -τ
A

- π

^bis

3

,bis

7
T⁵¹

— π bis In
4

A

1

U'

1

U'

0

O

B

1

0

1

C

O

1

U'

0

U

0

1

0

a

V

U

4F +

U

4FH-

U

4

ν +

U

4FH- U

b

a

2 F

2V

—

2F-

U

2V-

U

a

a'

V-

17'

ν

U'

V

—

3FH-

U'

3FH-

U'

3

V +

U'

3FH- U'

c

b

α'

a'

b

a'

b

S

U

V-

U'

V

2V

—

2V-

U

3FH-

U'

3

V +

U'

4FH- U

In bestimmten Fällen können die in den F i g. 3 und 4 als Beispiel dargestellten und wegen ihrer Einfachheit gewählten Schaltungen durch kompliziertere logische Schaltungen ersetzt werden, b welchen ein einziger Umschalter durch ein Signal g steuert wird, welches sich aus einer Kombinatk

409530/1

nicht nur der Signale A, B, sondern auch ihrer komplementären Signale Ά, Ή ergibt.

Die an der Klemme S erhaltene Spannung kann natürlich in einem Analog-Digital-Umsetzer in numerische Form umgewandelt werden, aber wenn der Binärcode für die numerische Darstellung verwendet wird, können die Werte der Binärziffern auf einfachere Weise erhalten werden. Insbesondere können unabhängig von der Anzahl (« + 1) der verwendeten Binärziffernstellen die Ziffern der Ziffernstellen η und η — 1 in jedem Fall direkt auf Grund der Signale A und B erhalten werden.

In dem kompliziertesten, in analoger Hinsicht der F i g. 4 entsprechenden Fall kann die Ziffer der Ziffernstelle « — 2 auch direkt erhalten werden und die eigentliche Codiervorrichtung, welche in bekannter Weise aus einer bestimmten Anzahl von Schwellenwertstufen besteht, ist dann auf (2"-' — 1) Stufen begrenzt, während die direkte Umsetzung der an der Klemme S erscheinenden Analogspannung (2^{n + 1} — 1) Schwellenwertstufen, d. h. viermal mehr Schwellenwertstufen erfordern würde.

F i g. 5 zeigt ein Prinzipschaltbild der Phasenmeßanordnung für den der F i g. 3 entsprechenden Fall, dcß die Spannung U von 0 bis V als ausreichend linear betrachtet wird.

Dabei wird angenommen, daß man eine Binärcodierung mit (n + 1) = 6 Ziffernstellen wünscht.

Das Signal U wird auf die Eingänge von (2"-'-I)= 15 Schwellenwert-Komparatoren gegeben, deren Schwellenwerte zwischen 0 und V in Stufen von V-'\6 abgestuft sind; die Gesamtheit dieser fünfzehn Schwellenwert-Komparatoren ist durch den Block 51 dargestellt, und die verschiedenen Schwellenspannungen sind in einem Speicher 52 registriert. Die Schwellenwert-Komparatoren geben quantisierte Signale »1« ab, wenn die Spannung U größer ist als ihre Schwellenwerte. Diese Signale werden einem Codeumsetzer 53 zugeführt, welcher den durch die Ausgangssignale der Schwellenwert-Komparatoren definierten Code in einen vierstelligen Binärcode umsetzt.

Die Ausgangssignale des Codeumsetzers 53 werden entweder direkt oder komplementär verwendet, je nachdem, ob die Ziffer des Stellenwertes 2" ~^l den Wert 0 oder den Wert 1 hat.

Zu diesem Zweck ist jeder der vier Ausgänge des Codeumsetzers, welche die Ziffern 2³, 2², 2¹ bzw. 2ⁿ darstellen, jeweils mit einem Negationsglied 540 bis 543 und mit einer Klemme 550 bis 553 verbunden. Vier Umschalter 570 bis 573, welche synchron durch die Ziffer 2^A betätigt werden, wählen für jede der Ziffern mit den Stellenwerten 2° bis 2³ die direkte oder die komplementäre Darstellung.

Die Ziffer des Stellenwertes 2⁵ ist 1, wenn φ größer als .-τ ist, d. h., wenn Z=I, wobei Z der komplementäre Wert von A ist, und die Ziffer des Stellenwertes 2⁴ hat den Wert 1, wenn entweder A oder B gleich 1 ist. Zur Bildung dieser Ziffern wird das Signal A auf ein Negationsglied 58 gegeben, dessen Ausgangssignal die Ziffer des Stellenwertes 2·"· ergibt, und die Signale A und B werden an eine Antivalenzschaltung 59 angelegt, deren Ausgangssignal die Ziffer des Stellenwertes 2⁴ ergibt.

Die Schaltung ist offensichtlich für jeden beliebigen Wert von η gleich, abgesehen von der Anzahl der Schwellenwert-Komparatoren und der Anzahl der Ausgangskreise des Codeumsetzers.

Die folgende Tabelle läßt in Verbindung mit dem Diagramm von F i g. 2 die Arbeitsweise dieser Schaltung besser erkennen.

Aus F i g. 2 ist ersichtlich, daß man die direkte Binärangabe jedesmal umkehren muß, wenn \U\ bei

steigendem φ fällt, d. h., wenn A-^-L negativ ist. und

ίο aus der Tabelle ist ersichtlich, daß die Ziffer des Stellenwertes 2⁴ dann und nur dann den Wert 1 hat.

ψ 15	Obisy	y bis π	φ bis -χ π	y .-τ bis 2t
A B Z ,„ d\U\	1 1 0 >0 0 0	1 0 0 <0 1 0	0 0 1 >0 0 1	0 1 1 <o 1 1
άφ 2* 2s

*5 F i g. 6 zeigt ein Prinzipschaltbild für den der F i g. 4 entsprechenden kompliziertesten Fall. Die Binärziffern der Stellenwerte 2" und 2"-¹ werden wie vorher erhalten. Die Binärziffer des Stellenwertes 2"—- wird durch das Ausgangssignal einer Anti-

valenzschaltung 60 gebildet, die als Eingangssignale einerseits das Ausgangssignal der Antivalenzschaltung 59 und andererseits das von einem Schwellcnwert-Komparator 61 gelieferte Signal C empfängt. Dieses Signal C ist das normalisierte Ausganrs-

signal des Schwellenwert-Komparators 61 und bat für \O\~>kVI2 einen positiven Wert, wobei it hier gleich 1 genommen ist, da die Eingangssignale vorher normalisiert worden sind. Im entgegengesetzten Fall wird k derart gewählt, daß die Zustandsändcrung von C für U = U' stattfindet. Bei sinusförmigen Signalen findet daher das Umkippen bei

statt.

Es ist zu bemerken, daß das Signal C bei allen bisher beschriebenen Ausführungsformen gleich ist.

obgleich es auf verschiedene Weisen erzeugt wird.

Ein vom Schwellenwert-Komparator 61 gesteuerter Umschalter 62 schaltet abwechselnd die Spannung U und U' auf eine Codieranordnung 63, in welcher die Schaltungen 52, 51, 53 von Fig. 5 zu-

sammengefaßt sind, wobei die Anzahl der Schwel- !enwertstufen hier auf (2" '- 1) verringert ist, öe die Ziffer des Stellenwertes 2" -2 auf andere Weise bestimmt wird. Eine Wählschaltung 64, welche die Teile 540 bis 543 und 570 bis 573 von F i g. 5 um·

faßt, wird in Abhängigkeit davon gesteuert, ob die Ziffer des Stellenwertes 2"-2 (d. h. in diesem Beispiel 2³) den Wert 0 oder den Wert 1 hat, und sie überträgt dementsprechend entweder die direkter oder die komplementären Werte der Ausgangssignale

der Codieranordnung 63.

Die folgende Tabelle erleichtert das Verständnii der Bestimmung der verschiedenen Ziffern durch die Schaltung von Fig. 6.

	11	0 bis -J	-J bis J	~2-b.s4-.-r	■ π bis .τ 4	π bis .-τ 4	12	**I bis I χ***	.-r bis 2.t
ψ	1	1	1	1	0	4 ■■* bis I r,	0	0
A	0	0	0	0	1	O	1	1
Ά	0	0	0	0	1	1	1	1
V>	1	1	0	0	0	1	1	1
B						O
Antivalenz	0	0	1	1	0		1	1
von						0
Α,Β	0	0	1	1	0		1	1
2*	0	1	1	0	O	0	1	O
C						1
Antivalenz	0	1	0	1	O		0	1
von						1
C, 24	0	1	0	1	0		O	1
23	>0	>o	<o	<0	>o	1	<0	<o
*d '■ U* ~d~T	<0	<o	>o	>0	<0	>0	>o	>o
d U- ~~d'f	0	1	0	1	0	<o	η	1
I				1

Es wird daran erinnert, daß man das Signal U verwendet, wenn C gleich O ist ( U <.Vi2), und daß man das Signal (J' im entgegengesetzten Fall verwendet. Die Codierung muß daher entweder für

<C0 oder für , ■ <Ό negiert werden. Aus der

d'f d'f

Tabelle ist ersichtlich, daß die Negation / durch die Ziffer des Stellenwertes 2-' gesteuert wird, da diese

entweder für C- 1, wenn .-- ·" 0. oder für C = O.

d'f

d U <o, den Wert »1« hat. / = 0 bedeutet

'/keine Negation-' und I 1 bedeutet * Negation'-.

Die BeMimnuinti der Ziffern 2" bis 2ⁱ (vor der Auswahl von (J, (J' und eventuell Negation) ergibt sich aus der Definition der Binärcodierung selbst.

F i g. 7 zeigt irn einzelnen ein Ausführungsbeispiel des die Codierung betreffenden Teils der Phasenmeßanordnung für den kompliziertesten Fall, daß die Spannungen (J und (J', welche von den Phasendetektoren 5 und 6 abgegeben werden, nur zwischen 0 und π 2 ausgewertet werden, d. h. für den dem Prinzipschaltbild von F i e. 6 entsprechenden Fall.

Zur Vereinheitlichung der Schaltungen sind zwei gleiche Anordnungen von Schwellenwert-Komparatoren für die Signale U und (J' vorhanden, nämlich einerseits zwei Komparatoren 61 und 61' zum Vergleich mit dem Schwellenwert V. 2. obwohl 61' grundsätzlich unnötig ist (praktisch kann dieser Komparator zu einer Betriebskontrolle dienen), und andererseits je sieben Komparatoren 621 bis 627 bzw. 621' bis 627'. deren Schwellenwerte zwischen

0 nnd

abeestuft sind, wobei der niedrigste Schwellenwert den Komparatoren 621 und 621' zugeordnet ist.

Wenn mit S₁ bis 5. die verschiedenen Schwellenwerte bezeichnet werden. »0* angibt, daß der Schwellenwert nicht überschritten ist, und »! -.- angibt, daß der Schwellenwert überschritten ist. so ereibt sich foieende Tabelle:

0
1
1

<■)

0 0 0

5 3

0 0 0

S-

0	i)
0	0
0	0
0	0
0	0
1	0
1	i

0
1

i
i

υ 0 ι

1
0
1
0
1
0
1

D>.T*;n is? sf^chtiicb, daß d;e Ziffer des Steilenv/eru.-. 2* für *. i d«n Wert »ί« hsL für S₁ == ! zu »Of v.;rd., ftr s\ i vazdtT zu >U *ird usw.

Zu iUkskui Zv/ttic werdirn dk AiKgEQgSifgiiaie der S'.hv,£ii_;Ti^';H'K«mparÄ?.cren 622. 624. 626 in Ne- gxUffz^Usdcrn %1 *4, 86 negiere und die Eingänge ei narr i/ricr-V.tixiEURg 9· sind mit den Aasgängen vori ΐ:nd'^r¥.fr2luiniL£z 821. 841. 861 venriniden.

i d

slicdt— 82. 84. 86 und anderer^rw γπϊϊ der; Schlei i£Ti*er--Kornpara:f)ren 621. 623. 625 ^erfc-ande! srüd.

i>ie Ziffer des SieHeir»-enss 2^! nimrni fur 5_;
der. Wen >! - an. »~rd für 5, =- Ϊ zu >0f and -M-nrnfur 5 = i wied=r den Wen >i< zn- Zur B;!dun; dieser¹ Ziffer lsi sins Oder-Schaifting 91 voreisehiT! -,cn dir ein Eingang an den Sdsweii2r.a-eri-K0Tr.pa rator626 angescölos-ien ist während der ad

IF.

1

Eingang das Ausgangssignal einet Und-Schaltung 842 empfängt, deren Eingänge mit dem Negationsglied 84 bzw. mit dem Scüwellenwert-Komparator 622 verbunden sind.

Die Zifier des Stellenwertes 2- hat für S₄ = 1 den Wert »1«.

Zur Bildung dieser Ziffer sind die Ausgänge der Oder-Schaltungen 90, 91 und des Schwellenwert-Komparators 624 mit Umschaltern 100, 101, 102 verbunden, welche andererseits die Ausgangssignale der entsprechenden Schaltungen 90', 91', 624' in der Komparatoranordnung für die Spannung U' empfangen. Die Stellung der Umschalter 100, 101, 102 wird durch das Signal C gesteuert.

An die Umschalter 100, 101, 102 sind Schaltungen 200, 201 bzw. 202 angeschlossen, welche je nach dem Wert »0« oder »1« der Ziffer des Stellen-366 5

wertes 23 die ihrem Eingang zugeführten Signale direkt oder komplementär übertragen. Die Ausgangs-Sak der Schaltungen 200, 201, 202 stellen du-ekt die Ziffern der Stellenwerte 2», 2* bzw. 2- dar.

Man kann auch eine einzige S<*f^S^saD°^f ° verwenden, welche je nach dem Wert des Signals C entweder die Spannung U oder die Spannung L empfängt. Die zuvor beschriebene und bereits praktisch ausgeführte Schaltung ergibt jedoch insbesondere bei der Funkmeßtechnik den Vorteil einer sehi iToßen Geschwindigkeit.

Bei der praktisch erprobten Ausfuhrung wurden zur Vermeidung von Fehlern, welche auf Laufzeitunterschieden in den verschiedenen Schaltungen beruhen können, die Ausgangssignale der Komparato-™n61 bzw. 621 bis 627, 621' bis 627' gespeichert und gleichzeitig abgetastet.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Phasenmeßanordnung zur Erzeugung eines die Phasendifferenz zwischen zwei Eingangssignalen im Bereich zwischen 0 und 2 π eindeutig darstellenden Ausgangssignals mit Phasendetektoren, deren Eingängen die beiden Eingangssignale zum Teil direkt und zum Teil über Phasenschieber zugeführt werden und die am Ausgang ein Signal abgeben, das der Phasendifferenz zwischen den an den Eingängen anliegenden Signalen vorzeichenrichtig proportional ist, und mit einer den Phasendetektoren nachgeschalteten logischen Verknüpfungsschaltung, die einer gemeinsamen Auswerteschaltung zur Abgabe des die Phasendifferenz zwischen den Eingangssignalen eindeutig darstellenden Ausgangssignals Kriterien zuführt, dadurch gekennzeichnet, daß zwei Phasendetektoren (5, 6) vorgesehen sind, von denen der erste Phasendetektor (5) die beiden Eingangssignale direkt empfängt, während der zweite Phasendetektor das eine Eingangssignal direkt und das andere Eingangssignal über einen .-τ/2-Phasenschieber (9) empfängt, daß die logische Schaltung (13) in Abhängigkeit von den Vorzeichen der Ausgangssignale (U, V) der beiden Phasendetektoren (S, 6) an mehreren Ausgängen ρ Auswahlsteuersignale abgibt, die y vorbestimmte Phasenintervalle kennzeichnen, in denen die Phasendifferenz der beiden Eingangssignale liegt, und daß die an die logische Schaltung (13) und an die Phasendetektoren (5, 6) angeschlossene Auswerteschaltung (11, 12) ein linear von der Phasendifferenz der Eingangssignale abhängiges und diese Phasendifferenz in jedem der }' Phasenintervalle eindeutig darstellendes Ausgangssignal (S) in der allgemeinen Form einer linearen Kombination

der Ausgangssignale (U, V) der Phasendetektoren (5, 6) erzeugt, wobei m,- und q, nicht gleichzeitig Null sein können.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die das Ausgangssignal (5) erzeugende Auswerteschaltung (11, 12) eine Funktionsgeneratorschaltung (12) enthält, die wenigstens einen an einem der Phasendetektoren (5, 6) angeschlossenen Eingang hat und an mehreren Ausgängen gleichzeitig Ausgangssignale liefert, die lineare Funktionen der ihren Eingängen zugeführten Signale (U, U') von der Form

55 In₁ U -*■ q_t V r /,

sind, sowie eine Wählschaltung (11) mit Signaleingängen, die an die Ausgänge der FunktionsgeneratorschaUung (12) angeschlossen sind, und mit ρ Steuereingängen, welche an die Ausgänge der logischen Schaltung (13) angeschlossen sind, wobei die Wählschaltung (11) so ausgeführt ist. daß sie in Abhängigkeit von den ihren Stcucreingängen zugeführten Auswahlsteuersignalen jeweils eines der ihren Signalcingängen zugeführten Signale zu ihrem Ausgang (S) überträgt.

3. Anordnung nach Anspruch 2. dadurch gekennzeichnet, daß vier Phasenintervalle 0-π/2, π/2-π, π-3π/2 und 3 π/2-2 π vorgesehen sind und daß die den Phasenintervallen π/2-π und π-3 π/2 entsprechenden Koeffizienten m„ q₂, r_; bzw. m_:i, q_s, r₃ jeweils die gleichen Werte haben.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß einer der Koeffizienten w_; und g_t für jeden Wert von i gleich Null gewählt ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß /Ti₁ und m_i den Wert 1 haben. r_x den Wert Null hat, r₄ den Wert 4 V hat, wobei V der größtmögliche Wert des Ausgangssignals (U) eines Phasendetektors (5) ist, m.₂ und m._} den Wert — 1 haben und r₃ und r₄ den Wen 2 V haben.

6. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß acht Intervalle 0-π/4, π/4- -2. π/2-3 π/4, 3 π/4-π, π-5 π/4, 5 π/4-3 π/2, 3 π/2-7.7 4, 7π/4-2π vorgesehen sind, daß die den Intervallen _π/4-_₇/2 und π/2-3 π/4 entsprechenden Koeffizienten m.„ <?,, r., bzw. m₃, q₃, r₃ jeweils gleich sind. daß die Koeffizienten m₄, q_v r₄ und m₅, q., r. jeweils gleich sind und daß die Koeffizienten /?;... <7₆, r_ü und m., q-, r₇ jeweils gleich sind.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß In₁ = m₈ = 1, q.₂ - q₃ = - 1, '"4 =■ »'5 = - 1» 9₀ = O₇ = 1 und r, = O, r., = r₃ = V, wobei K der gemeinsame maximale Wert der Ausgangssignale (U, V) der beiden Phasendetektoren (S, 6) ist. r₄ = r₅ = 2 F, r_e = r.= 3K und r₈ = 4 K.

8. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die logische Schaltung (13) zwei Vorzeichendetektbren (7, 8) enthält, die jeweils an den Ausgang eines der beiden Phasendetektoren (5, 6) angeschlossen sind und zwei erste Auswahlsteuersignale liefern.

9. Anordnung nach Anspruch 8 unter Rückbezichung auf einen der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Wählschaltung (11, Fig. 3) einen ersten Umschalter (a) enthält, der von dem Ausgangssignal eines der Vorzeichendetektoren (7) gesteuert wird und zwei Eingänge aufweist, die mit zwei der drei Ausgänge der Funktionsgeneratorschaltung (12) verbunden sind, sowie einen zweiten Umschalter (/>). der von dem Ausgangssignal des anderen Vorzeichendetektors (8) gesteuert wird und zwei Eingänge aufweist, die mit dem dritten Ausgang der Funktionsgeneratorschaltung (13) bzw. mit dem Ausgang des ersten Umschalters verbunden sind, und daß das Ausgangssignal (5) am Ausgang des zweiten Umschalters (b) abgenommen wird.

10. Anordnung nach Anspruch ^l) unter Rückbeziehung auf Anspruch 4, dadurch gekennzeichnet, daß die Funktionsgeneratorschaltung (12) nur einen einzigen Eingang hat, der an den Ausgang des ersten Phasendetektors (5) angeschlossen ist.

11. Anordnung nach Anspruch 8 unter Rückbeziehung auf Anspruch 6 oder 7. dadurch gekennzeichnet, daß die logische Schaltung (13) einen Schwcllenwert-Komparator (10. Fig. 1) mit zwei Eingängen aufweist, die an die Ausgänge der Phasendetektoren (5. 6) angeschlossen sind, und daß der Komparator (10) so ausgeführt ist. daß er an seinem Ausaane ein drittes Auswahl-

;teuersignal abgibt, das anzeigt, ob die Eingangslignale über oder unter einem vorgegebenen Schwellenwert liegen.

12. Anordnung nach Anspruch 11, dadurch ^kennzeichnet, daß die Wählschaltung (11) einen ;rsten Umschalter (a, Fig. 4) enthält, der von dem Ausgangssignal des ersten Vorzeichendetektors (7) gesteuert wird und zwei Eingänge aufweist, die mit den beiden ersten Ausgängen der Funktionsgeneratorschaltung (12) verbunden rind, ic sowie einen zweiten Umschalter (b, F i g 4), der von dem Ausgangssignal des zweiten Vorzeichendetektors (8) gesteuert wird und zwei Eingänge hat, die mit dem Ausgang des ersten Umschalters (a) bzw. mit dem dritten Ausgang der Funktionsgeneratorschaltung (12) verbunden sind, einen dritten Umschalter (α'), der synchron mit dem ersten Umschalter (α) gesteuert wird und zwei Eingänge hat, die mit dem vierten Ausgang bzw. dem fünften Ausgang der Funktionsgeneratorschaltung (12) verbunden sind, sowie einen vierten Umschalter (c). der durch das Ausgangssiarsal des Schwellenwert-Komparators (10) gesteuert wird und zwei Eingänge hat, die mit dem Ausgang des zweiten Umschalters (b) bzw. dem Ausgang des dritten Umschalters (a') verbunden sind, und daß das Signal (S) am Ausgang des vierten Umschalters (d) verfügbar ist.

13. Anordnung nach Anspruch 8, zur Erzeugung eines Ausgangssignals (S) in Form einer Binärzahl mit (n-M) Ziffern, dadurch gekennzeichnet, daß die logische Schaltung (13) ein Negationsglied (58) enthält, das an den Ausgang des ersten Vorzeichendetektors (7) angeschlossen ist und ein erstes Auswahlsteuersignal liefert, sowie eine Antivalenzschaltung (59), die an die Ausgänge der beiden Vorzeichendetektoren (7, 8) angeschlossen ist und ein zweites Auswahlsteuersignal liefert, daß (n+1) binäre Anzeigeschaltungen vorgesehen sind, die jeweils einer Binärziffer der vom Ausgangssignal (S) dargestellten Binärzahl zugeordnet wird, wobei die von jeder Anzeigeschaltung angezeigte Binärziffer entweder den Wert 0 oder den Wert 1 hat, je nachdem, ob ein ihrem Steuereingang zugeführtes Steuersignal den Wert 0 oder den Wert 1 hat, daß eine Λ-stellige binäre Codäerschaltung (51 bis 53) vorgesehen ist, [(/1 —3)<.v<Tn], die wenigstens einen an den Ausgang einer, der Phasendetektoren (5) angeschlossenen Signaleingang und wenigstens (;i — 2) Ausgänge (550 bis 553) hat. daß an jeden Ausgang der Codierschaltung (53) ein Negationsglied (540 bis 543) angeschlossen ist, daß zwischen die Ausgänge der Codierschaltung (53) und die den Ziffernstellen 0 bis χ - 1 zugeordneten binären Anzeigesclialtungen eine Wählschaltung (570 bis 573) eingefügt ist, die von der logischen Schaltung (7, 8, 58. 59) derart gesteuert wird, daß sie die Steuereingänge dieser AnzeigeschaUungen wahlweise direkt mit den Ausgängen (550 bis 553) der Codicrschaltung (53) oder mit den Ausgängen der Negationsglieder (540 bis 543) verbindet, und daß der Steuereingang der der Ziffernstelle η zugeordneten Anzeigeschaltung direkt an den Ausgang des dem ersten Vorzeichendetektor (7) nachgcschaltcten Negationsglicdes (58) und der Steuercingang der der ZirTemstelle (/? - 1) zugeordneten Anzeigeschaltung direkt an den Ausgang der Antivalenzschaltung (59) angeschlossen sind.

14. Anordnung nach Anspruch 13, dadurch gekennzeichnet, daß ρ den Wert 2 hat, daß χ den Wert η — 1 hat und daß die Wählschaltung durch das Ausgaagssignal der Antivalenzschaltung (59) gesteuert wird.

15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Codierschaltung einen Codeumsetzer (53, Fig. 5) und eine Reihe von Schwellenwert-Komparatoren (51) enthält und daß der Ausgang des ersten Phasendetektors (5) mit den Eingängen der Komparatoren (51) verbunden ist.

16. Anordnung nach Anspruch 13, dadurch gekennzeichnet, daß ρ den Wert 3 hat, daß .ν den Wert η — 1 hat, daß die logische Schaltung einen Schwellenwert-Komparator (61, Fig. 6) aufweist, der wenigstens einen an den Ausgang eines der Phasendetektoren (5) angeschlossenen Eingang hat und einen festen Schwellenwert (V 2) aufweist, daß eine zweite Antivalenzschaltung (60) vorgesehen ist, deren Eingänge an die Ausgänge der ersten Antivalenzschaltung (59) bzw. des Schwellenwert-Komparators (61) angeschlossen sind, daß der Steuereingang der Ziffernstelle (n —2) zugeordneten binären Anzeigeschaltung an den Ausgang der zweiten Antivalenzschallung (60) angeschlossen ist und daß die Wählschaltung (64) durch das Ausgangssignal der zweiten Antivalenzschaltung (60) gesteuert wird.

17. Anordnung nach Anspruch 16, gekennzeichnet durch einen vom Ausgangssignal (C) des Schwellenwert-Komparators (61) gesteuerten Umschalter (62), der den Eingang der Codierschaltung (63) wahlweise mit dem Ausgang des einen bzw. des anderen Phasendetektors (5-6) verbindet.