DE2547504C3 - Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-Kodierer - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Kodieren einer Analogspannung in digitale Form gemäß Oberbegriff des Patentanspruchs 1 sowie einem Analog-Digital-Kodierer gemäß dem Oberbegriff des Patentanspruchs 2.

Es sind Analog-Digital-Kodierer bekannt, die Vergleichsschaltungen aufweisen, die parallel zwischen einer Reihe von seriengeschalteten, eine Anzahl von Bezugsspannungen liefernden Widerständen und einer umzusetzenden Spannung liegen. Die Ausgänge dieser Vergleicher sind mit einer logischen Schaltung verbunden, deren Funktion es ist, von den Ausgangssignalen der Vergleicher den Wen der zu konvertierenden Analogspannung abzuziehen, wobei die logische Schaltung ihrerseits mit einer Ausgangsschaltung verbunden ist.

Obgleich sie zufriedenstellend arbeiten, weisen die Kodierer der beschriebenen Art den Nachteil auf. daß sie die numerischen Signale mit einer gewissen zeitlichen Verzögerung bezüglich der zu kodierenden Analogspannung liefern. Diese Verzögerung, die im wesentlichen auf die Benutzung der logischen Schaltung zurückzuführen ist, ist für gewisse Anwendungsgebiete der schnellen Elektronik unannehmbar.

Der Erfindung liegt daher die Aufgabe zugrunde, e>n besonders rasch arbeitendes Kodierverfahren sowia einen AnalogOigitai'(Codierer zu schaffen, der an den Ausgängen der Vergleicher keine logische Schaltung benötigt und daher wesentlich schneller arbeitet als die bekanntan Kodierer. Der Analog-Digital-Kodierer voll in Form einer integrierten Schaltung realisierbar sein.

Die Lösung dieser Aufgabe sowie vorteilhafte Ausführungsformen sind in den Patentansprüchen angegeben. Bei dem Verfahren gemäß der Erfindung wird aus dem Resultat eines jeden Vergleiches und der Inversion des Resultats des folgenden Vergleichs eine erste Summe, und aus der Inversion des Resultats eines jeden Vergleichs und dem Resultat des folgenden Vergleichs eine zweite Summe gebildet. Diese beiden Summen werden verglichen und somit das kleinstwertige Bit bestimmt. Es ist ferner vorgesehen, daß die ersten und zweiten Summen gebildet werden mit den Resultaten der Vergleiche der Ordnung

2'pmit 1 < ρ < 2*-'-I₁
2²<7mit 1 < q < 2^{b 2}-l,
2^l^mit 1 <. ζ < 2*-^λ-1,

wobei b der Auflösungsgrad der „^wünschten Kodierung isi, und daß jede erste Si mme mit der entsprechenden zweiten Summe verglichen wird, um das zweite, dritte, k-ie Bit bis zum höchstwertigen Bit zu bestimmen.

Da . erfindungsgemäße Verfahren wird durchgeführt mit Hilfe eines Analog-Digital-Kodierers, wobei dieser Kodierer mehrere Vergleicher aufweist, von denen em Eingang mit einer zu kodierenden Spannung und der andere Eingang mit einer entspreche.iden Bezugsspannung verbunden ist, wobei der erfindungsgemäße Analog-Digital-Kodierer dadurch gekennzeichnet ist. daß die Vergleicher mindestens ein Paar von Ausgängen aufweisen, wobei ein erster Ausgang eines jeden Paars ein Signal abgibt, das aus dem entsprechenden Vergleich stammt, und wobei ein zweiter Ausgang die Inversion des ersten Signals liefert, und wobei ferner die Vergleicher vom Rang

2'pmit 1 < ρ < 2" '- 1.
2²<7mit 1 < q < 2* ²-1,
2*zmit 1 < ζ < 2^{h k}-\

zwei, drei bzw. k Ausgangspaare aufweisen, wobei b das Auflösungsvermögen des Kodierers darstellt und die ersten und zweiten Ausgänge eines jeden Vergleichers mit den zweiten und ersten Ausgängen des folgenden Vergleichers verbunden sind, so daß eine erste und zweite Ausgangsgruppe gebildet werden, wobei die erste Ausgangsgruppe mit einem ersten Eingang eines Stromvergleichers zur Bildung des kleinstwertigen Bits.

und die zweite Ausgangsg.uppe mit dem zweiten Eingang des Stromvergleichers verbunden ist. wobei die Vergleicher vom Rang 2'p, 2²^, .., 2^kz auf analoge W-^:sr mit den entsprechenden Eingängen der Stromvergleicher verbunden sind, und zwar zur Bildung des zweiten, dritten bzw. /r-ten Bits, bis zlt Bildung des höchstwertigen Bits der zu kodierenden Spannung.

Entsprechend einer besonderen Weiterbildung der Erfindung besitzt der Kodierer außer der Gruppe von Stromvergleich^™, die mit je einem ihrer Eingänge an der zu kodierenden Spannung und mit ihren anderen Eingängen an den Bezugsspannungen liegen, einen Vergleicher zur Sperrung des Kodierers im Falle des Über- oder Unterschrehens des durch die Stromvergleicher definierten Bezugsspannungsbereichs, wobei die sperrenden Vergfcicher eine Anzahl von Sperrausgangspaaren gleich dem Auflösungsvermögen des Kodierers aufweisen, wobei jedes Ausgangspaar aus einem ersten Ausgang zur Lieferung des Resultats eines

40

Vergleichs und einen zweiten Ausgang für die Inversion dieses Resultats besteht, und wobei der erste bzw. zweite Ausgang eines sperrenden Vergleichers mit dem zweiten bzw. ersten Ausgang des anderen Vergleichers verbunden ist und damit eine erste bzw. zweite Gruppe von Sperrausgängen bildet, und wobei die erste bzw. zweite Gruppe von Sperrausgängen mit den ersten bzw. zweiten Eingängen eines der Stfomvefgleicher zur Bildung der Bits des Kodierers verbunden ist* und wobei jeweils eine Hilfsstromquelle zur Kompensierung des Einflusses der Sperrausgangsgruppen mit einem der Eingänge der Stromvergleicher verbunden ist.

Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung einiger Ausführungsbcispiele der Erfindung an Hand der beigefügten Zeichnungen. Hierin sind

Fig. I ein Schaltbild des erfindungsgemäßen Kodierers.

Fig. 2 ein Schaltbild eines Vergleichers mit zwei Ausgängen, wie er beim Kodierer nach Fi g. 1 benutzt wird.

Fig. 3 ein Schaltbild eines Vergleichers mit vier Ausgängen, wie er beim Kodicrer nach Fig. 1 benutzt wird,

Fig.4 ein Schaltbild eines Vergleichers mit sechs Ausgängen, wie er beim Kodierer nach Fig. 1 benutzt wird,

Fig. 5 ein Schallbild eines erfindungsgemäßen Kodierers, dem Vergleicher zum Sperren und zum Vergrößern der Bitanzahl hinzugefügt sind,

Fig.6 ein Schaltbild für eine Gruppe von zwei erfir.dungsgemäßen Kodierern, die zusammen einen 4-Bit-Kodierer bilden, und

Fig. 7 ein Schaltbild eines Vergleichers mit Strom-■ausgangssignal, wie er bei den Schaltbildern gemäß Fig. 1.5 und 6 zum Einsatz gelangt.

Vor Beginn der Beschreibung des erfindungsgemäßen Analog-Digital-Kodierers müssen zuerst einige allgemeine Prinzipien erläutert werden, auf denen die Konzeption des Kodierers beruht, ebenso wie einige Definitionen, die zum Verständnis der folgenden Erläuterungen erforderlich miiu.

Es ist davon auszugehen, daß der zu schaffende Analog-Digital-Kodierer eine analoge Spannung in ein reines Binärsignal umwandeln soll.

Bei der Konstruktion eines Kodierers der beschriebenen Art kann davon ausgegangen werden, daß eine ungerade Anzahl N von parallelgeschalteten Vergleicherstufen verwendet werden muß, um das Eingangssignal mit einer Anzahl N von Bezugsspannungen zu vergleichen.

Die Bezugsspannungen, mit denen das zu kodierende Signal verglichen werden muß, werden mit V₁ bis V_n bezeichnet

C = (A₁ + A₃ + ... + /I₂₁.,)
D = (B₁ + B₃ + ... + B₂^₁)

Es wird angenommen, daß die zu kodierende Analögspannung in ein reines Binärsignal umgewandelt werden soll,

Die Intervalle zwischen einer Spannung mit geradem Index Vu und einer benachbarten Spannung mit ungeradem Index Vm. \ werden als gerade Intervalle Und die Intcfvalle zwischen einer Spannung mit ungeradem index Vs,-. 1 und einer Spannung mit geradem Index Vj,- als Ungerade Intervalle bezeichnet werden.

Der Index /liegt in den folgenden Grenzen:

0 < i <

N- I 2

Es folgt eine Aufstellung der reinen Binärkodierun-•gen. die aus Gründen der Vereinfachung aus jeweils drei Bits bestehen.

0 0 I

0 I 0

0 I I

1 0 0
I 0 I
1 I 0
f 1 I

Aus der Tabelle ist ersichtlich, daß bei einer Kodierung das kleinste Bit mit gerader Wertigkeit eine NULL ist, während das kleinste Bit mit ungerader Wertigkeit eine EINS ist.

Wenn N, die Anzahl der Bezugsspannungen und demnach die Anzahl der Vergleicher, ungerade ist, dann genügt Nder folgenden Gleichung: N = 2^b— I, wobei b das Auflösungsvermögen des Kodierers ist.

jVfolgt auch aus: N = 2^b-^x + 2^b-^{ - 1.

N ist stets die Summe aus einer geraden und einer Ungeraden Zahl.

J ι., fc/ 11

Ill .. I- Ί J ι., fc/

TTCtHIl/ J₁UAIIII IStM

Es wird angenommen, daß am Ausgang eines jeden Vergleichers ein zum Vergleich proportionales Signal erscheint, ebenso wie das dazugehörige Komplementärsignal, d.h.Aund B,wobei A = B.

Indem alle Signale A der ungeraden Vergleicher mit den Signalen ßder geraden Vergleicher addiert werden, und indem alle Signale B der ungeraden Vergleicher mit den Signalen A der geraden Vergleicher ebenfalls addiert werden, werden Signale C und D erhalten, die den folgenden Gleichungen genügen, unter Berücksichtigung der Zustandsänderungen der Vergleichen die beiderseits der zu kodierenden Spannung liegen:

_{1 + 1} + ... + /!,&_,) + (B₂ + £U + - - - -t- B₁,) + (B₂₁₊₂ + ... + ß,/>_₂) (B_{21 + 1} + ...+ B,fc_,) + (A₂ +A₄ + A_2i) + (A_{21 + 2}+ ...+ A₂h^₂).

Die Ausgänge A bzw. ßsind gleich 1 bzw. 0, wenn der Wert der zu kodierenden Spannung größer als die Werte der an die entsprechenden Vergleicher angelegten Bezugsspannungen ist und die Ausgänge A bzw. B sind gleich 0 bzw. 1 in umgekehrten Fall, wobei beide Fälle untersucht werden sollen.

Wenn die zu kodierende Spannung innerhalb eines geraden Intervalls liegt sind die Ausgänge der ersten 2/ Vergleicher wie folgt: A = I₁B = O.

Die Werte der Signale C und D errechnen sich wie folgt:

C = ixi + (2⁶~' -OxO + ixO + (2*"¹ -1-0x1= (2*"¹ - 1) χ I + (2*"¹) χ 0 = 2^h"' - 1 D = i χ 0 + (2"-' - f) χ 1 + i χ 1 + (I¹"¹ - I - i) χ 0 = (2""¹ - 1) χ 0 + (2""¹) χ 1 = 2"'¹ .

Hierbei ist festzustellen, daß die Summe
'C+D = 2'' «-I+2*-'

gleich Λ/isl, und daß, falls die zu kodierende Spannung sich in einem geraden Intervall befindet, C < D.

Falls die zu kodierende Spannung in einem ungeraden Intervall liegt, sind die Ausgänge der ersten 2/+1 Vergleicher wie folgt: A = 1,0 = 0.

Die Werte der Signale C und D errechnen sich dann wie folgt:

D =

l)x I +(2*-'-ι- l)xO + ix
l)xö + (2*"'-r- l)x I + /x

- I -ί) χ I =(2''-^|)x

+ (2*"' -I)XO = 2*"¹
+ !^"¹- l)xl =2^h~'

Daraus folgt, daß, wenn die zu kodierende Spannung in einem ungeraden Intervall liegt. C > D.

Vorausgesetzt, daß das kleinste Bit mit gerader Wertigkeit gleich 0 und das kleinste Bit mit ungerader Wertigkeit gleich I ist. genügt es. die oben definierten Werte C und D zu vergleichen, um das kleinste Bit der zu kodierenden Spannung festzustellen.

Bezugnehmend auf die Binärkodicrungstabeiie ist es ersichtlich, daß. um die höherwertigen Bits der zu kodierenden Spannung zu erhalten, muß lediglich das resultierende Signal des Vergleichs und das Komplementärsignal auf die folgenden Vergleicher gegeben werden:

2'ρ mit 1 < ρ < 2'·
2-'qm\i 1 < ρ < 2''
2»;? mit I < ζ < 2"

' - 1 für das zweite Bit
■'- t für das dritte Bit
'- I fürdas Λ-te Bit

Unter Beachtung der obigen Erläuterungen folgt nunmehr die Beschreibung eines Ausführungsbeispiels öts erfindungsgemäßen Analog-Digital-Kodierers.

F i g. 1 zeigt die Anwendung der Erfindung bei einem 3-Bit-AnaIog-Digital-Kodierer.

Der Kodierer besitzt sieben seriengeschaltete Widerstände 1 bis 7, an die zwei konstante Spannungen V₀ und V₁ gelegt sind, wobei V₇ > Vo. Diese sieben Widerstände definieren sieben Bezugsspannungen Vi bis V7.

Die Verbindungsstellen zweier aufeinanderfolgender Widerstände sind jeweils mit den Eingängen von Stromvergleichern 9 bis 15 verbunden. Die anderen Eingänge dieser Vergleicher sind alle mit der zu kodierenden Spannung über eine gemeinsame Impedanzanpassungsstufe 16 verbunden.

Die Stromvergleicher 9 bis 15 benötigen als Eingang eine Spannung und liefern Ausgänge einer entsprechenden Stromstärke.

Die Stromvergleicher 9 bis 15, die alle an der Feststellung des Bits kleinster Wertigkeit der zu kodierenden Spannung beteiligt sind, besitzen je zwei Ausgänge A und B.

Die Stromvergleicher 10, 12 und 14, die an der Feststellung des Bits mittlerer Wertigkeit beteiligt sind, besitzen je ein zweites Paar von Ausgängen A und B.

Der Stromvergleicher 12, welcher der Festlegung des Bits höchster Wertigkeit dient, besitzt ein drittes Paar von Ausgängen A und B.

Die Ausgänge A der ungeraden Stromvergleicher 9, 11, 13 und 15 und die Ausgänge B der geraden Stromvergleicher 10, 12 und 14 sind mit dem ersten Eingang eines Stromvergleichers 17 verbunden, während die Ausgänge B der ungeraden Stromvergleicher 9, 11, 13 und 15 und die Ausgänge A der geraden Stromvergleicher 10, 12 und 14 mit einem zweiten Eingang des Stromvergleichers 17 verbunden sind.

Die Ausgänge A der zweiten Paare von Ausgängen der Stromvergieicher 10 und 14 und der Ausgang ödes Paares von Ausgängen des Stromvergleichers 12 sind mit einem ersten Eingang eines Stromvergleichers 18 verbunden, während die Ausgänge B der entsprechenden Paare von Ausgängen der Stromvergleicher 10 und 14 und der Ausgang A des Stromvergleichers 12 mit einem zweiten Eingang des Stromvergleichers 18 verbunden sind.

Schließlich sind der Ausgang A und der Ausgang B des dritten Paares von Ausgängen des Stromvergleichers i/ mit je einem Eingang eines dritten Siromver- >o gleichers 19 verbunden.

Beim vorliegenden Ausführungsbeispiel besitzen die Stromvergleicher 17 bis 19 je zwei Ausgänge, aber es könnten auch Stromvergieicher vorgesehen werden, die jeweils nur einen Ausgang aufweisen.
Es handelt sich hierbei vorzugsweise um Stromvergieicher, deren Ausgangswerte Stromstärken darstellen.

F i g. 2 bis 4 zeigen verschiedene bevorzugte Ausführungen von Stromvergleichern. die beim erfindungsgemäßen Kodierer zum Einsatz gelangen,
jo Der in Fig. 2 dargestellte Vergleicher besitzt zwei Ausgänge.

Die Stromvergieicher 9, 11,13 und 15 sind von dieser Bauart.

Der Stromvergieicher der Fig. 2 besteht aus einem

ii Differentialverstärker mit zwei Transistoren 20 und 21 vom Typ NPN. deren Emitter mit dem Kollektor eines dritten Transistors 22 verbunden sind, der auch vom Typ NPN ist. Die Basis des Transistors 20 bildet den Eingang der Bezugsspannung V, des Vergleichers, während die Basis des Transistors 21 den Eingang der 7M kodierenden Spannung V, bildet. Die Kollektoren der Transistoren 20 bzw. 21 bilden die Ausgänge A b7w. B des Vergleichers.

Die Basis des Transistors 22 ist mit einem Pol einer Konstantspannungsquelle verbunden, während sein Emitter mjt dem anderen Pol dieser stabilisierten

Spannungsquelle über einen Widerstand 23 verbunden ist.

Der Transistor 22 stellt eine Stromquelle für den Verstärker dar, wobei dieser Strom durch einen der Ausgänge A oder B fließt, je nach dem Vorzeichen der Differenz zwischen den Spannungen V_rund V^

F i g. 3 zeigt einen Vergleicher mit zwei Ausgängen A

und zwei Ausgängen B, wie für die Stromvergieicher 10 und 14 des Kodierers der Fig. 1 erforderlich ist Sein Aufbau gleicht dem Aufbau des Vergleichers der F i g. 2.

Er besitzt zwei Transistoren 24 und 25 vom Typ NPN,

deren Kollektoren die beiden Ausgänge A des Vergleichers bilden, und zwei Transistoren 26 und 27 vom Typ NPN, deren Kollektoren die Ausgänge B bilden.

Die Basen der Transistoren 24 und 25 bilden den Eingang für die Bezugsspannung V_n während die Basen der Transistoren 26 und 27 den Eingang für die zu kodierende Spannung V_cbilden.

Die Emitter der Transistoren 24 bis 27 sind mit dem Kollektor eines Transistors 28 verbunden, dessen Emitter mit einem Pol einer Regelspannungsquelle

Verbunden ist, und zwar über zwei parallele Widerstände 29 und 29» von gleicher Größe wie Widerstand 23 der Fig. 1.

Der Transistor 28 liefert somit einen Strom, dessen Stärke doppelt so groß wie die vom Transistor 22 des Vergleichers der Fig.2 gelieferte Stromstärke ist, so daß an jeden-* der Ausgänge Λ oder B, wenn diese entsprechend dem Vorzeichen der Differenz zwischen V_r und Vc leitend werden, Ströme gleicher Größe zur Verfügung stehen.

Der Vergleicher der Fig.4 ähnelt dem Vergleicher der Fig. 3. Er entspricht dem Stromvergleicher 12 mit drei Ausgängen in der Schaltung nach Fig. 1.

Er besitzt sechs Transistoren 30 bis 35, und seine Stromquelle besteht aus einem Transistor 36, der über drei parallelgeschaltete Widerstände 37, 38 und 39 stromversorgt wird.

Die Vergleicher der beschriebenen Art sind leicht in integrierter Bauart herzustellen, so daß der erfindungsgemäße Kodierer in Modulbauart hergestellt werden kann.

Der in Fig. 5 gezeigte Schaltplan stellt einen Analog-Digital-Kodierer dar, mit dessen Hilfe festgestellt werden kann, ob die zu kodierende Spannung sich innerhalb oder außerhalb des Bezugsspannungsbereichs befindet, der durch die Serie der Widerstände des Kodierers gebildet wird.

Dieser Schaltplan besitzt, wie der Schaltplan der Fig. 1, eine Folge von Vergleichern, die sich durch ein Rechteck 40 darstellen lassen.

Die Eingänge dieser Vergleicher sind einerseits mit einer Folge von Widerständen 1 bis 7 und andererseits über eine Impedanzanpassungsstufe 16 mit der zu kodierenden Spannung verbunden.

Die Ausgänge der Vergleicher sind auf die gleiche Weise gruppiert wie beim Kodierer der Fig. 1, wobei die sechs Ausgänge paarweise mit den Eingängen der drei Stromvergleicher 17,18 und 19 verbunden sind.

Jedoch enthält der Schaltplan der Fig.5 außerdem zwei Hilfsvergleicher 41 und 42, deren erste Eingänge ebenfalls mit der zu kodierenden Spannung verbunden

Siriu. i-fZT Z'rr'ZliC i^irigäug ucS ! ii!iav€f gic!t-hcf s 4ί ist

direkt verbunden mit einem Pol der Bezugsspannungsquelle vor dem Widerstand 1, während der zweite Eingang des Hilfsvergleichers 42 direkt mit dem zweiten Pol der Bezugsspannungsquelle verbunden ist, wobei er über einen HilfsWiderstand 43 auch mit dem Widerstand 7 verbunden ist.

Aufgabe der Hilfsvergleicher 41 und 42 ist die Bereitstellung des Kodierers, wenn das zu kodierende Signal sich in dem Bereich befindet, der durch die Widerstände 1 bis 7 des Kodierers erfaßt wird, und andererseits die Hemmung des Kodierers, wenn das Signal nicht in diesen Bereich fällt

Die Hilfsvergleicher 41 und 42 dienen ferner dem Zweck, mehrere Kodierer entsprechend F i g. 1 nebeneinander vorzusehen, um die Bitanzahl erhöhen zu können.

Der Hilfsvergleicher 41 besitzt drei Ausgänge A, von denen jeder mit je einem Eingang C der Stromvergleicher 17, 18 und 19 verbunden ist, wobei in diese Eingänge die ungeraden Gleichheitssignale der Vergleicher im Rechteck 40 geleitet werden, und ferner drei Ausgänge B, von denen jeder mit je einem Eingang D der Stromvergleicher 17 bis 19 verbunden ist, wobei in diese Eingänge die geraden Gleichheitssignak geleitet werden.

Der Hilfsvergleicher 42 besitzt drei Ausgänge B, von denen jeder mit je einem Eingang der drei Stromvergleicher 17 bis 19 verbunden ist, wobei in diese Eingänge die geraden Giaichheitssignale geleitet werden, und ferner drei Ausgänge B₁ von denen jeder mit je einem Eingang der Stromvergleicher 17 bis 19 verbunden ist, wobei in diese Eingänge die ungeraden Gleichheitssignale geleitet werden.

Unter der Annahme, daß die zu kodierende Spannung sich innerhalb des Bereichs befindet, der von den Widerständen 1 bis 7 und 43 festgelegt ist, befinden sich die Ausgänge A des Hilfsvergleichers 41 auf dem Niveau Null und die Ausgänge B auf dem Niveau 1. Die drei Eingänge der Stromvergleicher 17, 18 und 19, die mit den Ausgängen B des Hilfsvergleichers 41 verbunden sind, erhalten daher jeder eine »1«, während ihre drei mit den Ausgängen A verbundenen Eingänge jeder eine »0« erhalten.

Im Gegensatz hierzu befinden sich die Ausgänge A des Hilfsvergleichers 42 auf dem Niveau »I«, während sich seine Ausgänge Sauf dem Niveau »0« befinden.

Infolgedessen empfangen die drei ungeraden Eingänge der Stromvergleicher 17 bis 19 ein 0-SignaI, während ihre drei geraden Eingänge ein Signal, das dem Wert 2 entspricht, erhalten. Das letztgenannte Signal wird durch einen Strom kompensiert, der aus Hilfsstromquellen 44, 45 und 46 eingespeist wird, die an die geraden Eingänge der Stromvergleicher angeschlossen sind.

Andererseits, falls die zu kodierende Spannung sich außerhalb des Bereichs befindet, der durch die Widerstände 1 bis 7 und 43 bestimmt wird — wenn sie beispielsweise über der Bezugsspannung liegt, die am Hilfsvergleicher 42 anliegt —,dann sind die Ausgänge A der Hilfsvergleicher 41 und 42 gleich 1, während ihre Ausgänge B gleich 0 sind. Daraus ergibt sich, daß die Stromvergleicher 17 bis 19 an ihren geraden Eingängen ein 1-Signal erhalten.

Die Stromvergleicher 17 bis 19 sind daher infolge des von den Hilfsstromquellen 44 bis 46 geschaffenen Ungleichgewichts gehemmt bzw. gesperrt.

Wenn die zu kodierende Spannung unter der unteren Grenze des Spannungsbereichs liegt, der von den

V/iucrötanucn vjcä Ivuuicfcfa fcaigcicgt lal, cfnaticn UlC

geraden und ungeraden Eingänge der Stromvergleicher 17 bis 19 wiederum ein 1-Signal von den Hilfsvergleiehern 41 und 42 und sind auf die gleiche Weise wie vorhin beschrieben gesperrt.

Die Hilfsvergleicher 41 und 42 besitzen ferner mehrere Ausgänge A\ und Bu welche der Vergrößerung der Bitanzahl des Kodierers dienen.

so Die Funktion der Ausgänge A\ und B\ wird unter Bezugnahme auf F i g. 6 beschrieben.

Diese Figur zeigt eine Gruppe von zwei Analog-Digital-Kodierern von derjenigen Bauart, wie sie in F i g. 5 dargestellt ist, wobei die zwei Kodierer zu einem 4-Bit-Kodierer kombiniert sind.

Widerstandsgruppen 47 und 48 der beiden Kodierer sind miteinander in Serie geschaltet und bilden zusammen sechzehn Bezugsspannungen.

Die zu kodierende Spannung wird auf die Eingänge von zwei Gruppen 49 und 50 zu je sieben Stromvergleichern gegeben, weiche Gruppen identisch mit der mittels des Rechtecks 40 angedeuteten Gruppe sind (F i g. 5), und zwar bei Zwischenschaltung einer Impedanzanpassungsstufe 51.

Die sechs Ausgänge der Gruppe 49 sind paarweise mit den Eingängen von drei Stromvergleichern 52, 53 und 54 verbunden, deren gerade Eingänge außerdem mit Stromquellen 55, 56 und 57 verbunden sind. Außer

den Gruppen 49 und 50 sind Strofnvergleicher 58, 59 und 60 voi gesehen, die Sperr- und Erweiterungszwekken dienen.

Die Stromvergleicher 58 und 59 sind art ihren Ausgängen A und B mit den Eingängen der Stromvergleicher 52 bis 54 verbunden, wie dies bezüglich F i g. 5 beschrieben wurde.

Die Stromvergleicher 59 und 60 sind ebenfalls an ihren Ausgängen A und B mit den Eingängen von Stromvergleichern 61, 62 und 63 verbunden, die mit der Gruppe 50 assoziiert sind, und auch mit den geraden Eingängen, mit welchen Stromquellen 64, 65 und 66 jeweils verbunden sind.

Die Ausgänge der Vergleicher 52 und 61, 53 und 62, 14 und 63 sind jeweils paarweise miteinander verbunden, so daß sie drei Ausgänge des Kodierers bilden.

Beim Ausführungsbeispiel der F i g. 6 ist ein 4-Bit-Kodierer geschaffen worden 7n rliesem Zweck sind die Stromverglei.:h<LT 58,59 und 60 mit ihren Ausgängen A, und B\, wie .lie Stromvergleicher jeder Gruppe 49 und 50, mit den geraden und ungeraden Eingängen eines Stromvergleichers 69 verbunden, dessen Ausgang das vierte Bit des Kodierers darstellt.

Der in Fig.6 dargestellte Schaltkreis funktioniert analog zu den Schaltkreisen der F i g. 1 und 5.

Durch eine Vervielfachung der Anzahl der Kodierer kann die Bitanzahl einer Baugruppe ebenfalls vervielfacht werden, indem für jeden der Stromvergleicher 58, 39 und 60 eine seinem Bit-Rang entsprechende Anzahl von Ausgangspaaren A₁ und B, vorgesehen wird, wie dies bei den Stromvergleichern 9 bis 15 in F i g. 1 beschrieben wurde.

Der in Fig.5 dargestellte Schaltkreis entspricht einem Kodierer, dessen Hilfsvergleicher 41 und 42 jeweils vier Paare von Ausgängen A_u B₁ aufweisen, wodurch die Anzahl der Bits um vier erweitert wird, indem im Sinne der F i g. 6 die Anzahl der Stromvergleicher erhöht wird.

Die Stromkreise sind wie die Stromkreise der F i g. 5 als integrierte Modulschaltungen vorgesehen.

Daraus ergibt sich, daß im Falle der Erweiterung einige der äußeren ütromvergleicher nicht verwendet werden, denn nur die für das Funktionieren der Gruppe unerläßlichen Stromvergleicher sind vorgesehen.

Die Stromvergleicher 17 bis 19 der Fig. 1 und 5, 52 bis 54, 61 bis 63 und 69 sind Stromvergleicher, die Stromstärken als Ein- und Ausgänge aufweisen, wobei ein solcher Stromvergleicher beispielsweise in Fig.7 dargestellt ist.

Dieser Stromvergleicher besitzt einen ersten Transistor 70 vom Typ NPN, dessen Basis einen ersten Eingang des Vergleichers bildet, und einen zweiten Transistor 71 vom Typ NPN, dessen Basis einen zweiten Eingang des Vergleichen darstellt.
Die Emitter der Transistoren sind beide mit dem Kollektor eines dritten Transistors 72 vom Typ NPN verbunden, der auf die gleiche Weise wie der Transistor 22 des Vergleichers der F i g. 2 eine Stromquelle bildet. Der Vergleicher der Fig.7 besitzt ferner einen vierten Transistor 73 vom Typ NPN, dessen Basis mit dem Kollektor des Transistors 70 und dessen Emitter über zwei Dioden 74 und einen mit den Dioden in Serie geschalteten Widerstand 75 mit Masse verbunden ist.

Die Verbindungsstelle des Widerstands 75 mit den Dioden 74 ist mit der Basis eines fünften Transistors 76 vom Typ NPN verbunden, dessen Emitter an Masse liegt und dessen Kollektor den Ausgang des Vergleichers darstellt.

Der beschriebene Kodierer ermöglicht die Kodierung

einer Spannung in reiner Binärkodierung.

Die Erfindung beschränkt sich jedoch nicht auf eine derartige Kodierung. Es kann beispielsweise ein Kodierer geschaffen werden, mit dem in binärer Dezimalkodierung kodiert werden kann.

Ein solcher Kodierer wäre, bis auf die Gesamtzahl der Vergleichsniveaus, identisch mit dem oben beschriebenen Kodierer.

Beispielsweise im Falle eines 4-Bit-Kodierers benötigt ein binärer Dezimalkodierer nur neun Vergleicher,

3ö im Vergleich zu fünfzehn Vergleichern bei einem reinen Binärkodierer.

Die Verbindungen zwischen den Ausgängen der Vergleicher erfolgen auf die gleiche Weise wie zur Definition der Verbindungen zwischen den Ausgängen bei den Vergleichern eines Binärkodierers für das kleinstwertige Bit bzw. das höchstwertige Bit. Für die zwischenwertigen Bits muß eine Hilfsstromquelle entsprechend einem nie erreichten, fiktiver. Niveau vorgesehen werden.

Der beschriebene Analog-Digital-Kodierer stellt gegenüber bekannten Kodierern den Vorteil wesentlich erhöhter Oeschwindigkeit dar, da die Stromvergleicher, aus weichen er im wesentlichen besteht, parallel geschaltet sind und die für sie bestimmten Signale praktisch gleichzeitig empfangen.

Die Kodierungszeit des erfindungsgemäßen Kodierers liegt in der Größenordnung von 20 ns, wobei diese Zeit durch die Verwendung von integrierten Schaltkreisen beim Kodierer noch weiter herabgesetzt werden kann.

Hierzu 2 Blatt Zciclinunccn

Claims (10)

1. Patentansprüche:

   1, Verfahren zum Kodieren einer Analogspannung in digitale Form, wobei die zu kodierende Spannung mit einer Folge von Bezugsspannungen verglichen wird, dadurch gekennzeichnet, daß die Vergleichsoperation in mehreren Vergleichsstufen simultan erfolgt, daß aus jeder der Vergleichsstufen mindestens ein Binärsignal A₁ und

   W, +/I₃+ ... +4-i)
   (B,+ B₃+...B₂J-,)+ B₂

   + ■

   2'pmitl

   2^kzm'n

   < ρ <2^h '-1,

   < q < 2^{h 2}-\.

   < ζ < 2^{h k}-\

   mindestens ein hierzu komplementäres Binärsignal B, erhalten wird, je nach dem, ob die zu kodierende Spannung größer oder kleiner als die Bezugsspannung der entsprechenden Vergleichsstufe ist, daß zur Bestimmung des kleinstwertigen Bits durcj Überlagerung entsprechender Binärsignale die Summen

   + Αφ.^ + (B₁ i^₁)+ (A₁ +A₄ A₁,)

   ... + B_2i) + (B_2j+2 + . . +Βφ-τ) + (As,· + ,+ ... +Αφ.,)

   gebildet und verglichen werden, wobei b die Anzahl der Binärziffern ist, daß zur Bestimmung der höherwertigen Bits — insbesondere des Ar-ten Bits — aus der Folge der Vergleichsstufen eine Teilfolge derart ausgewählt wird, daß ihre Ordnungszahlfolge 2*zist, wobei ζ eine ganze Zahl ist und gilt:

   1 < z< 2* *-l,

   daß in dieser Teilfolge — nach Umnumerierung mit fortlaufender Ordnungszahl - entsprechende Summen Cund Dgebildet und verglichen werden.
2. 2. Analog-Digital-Kodiertf, wobei dieser Kodierer mehrere Vergleicher aufweist, deren ein Eingang mit der zu kodierenden Spannung und der andere Eingang mit einer entsprechenden Bezugsspannung verbunden ist, dadurch gekennzeichnet, daß die Stromvergieicher (9 bis 15) mindestens ein Paar von Ausgängen (A. B) aufwehen, wobei ein erster Ausgang eines jeden Piars ein Signal abgibt, das aus dem entsprechenden Vcrglei ■b stammt, und wobei ein zweiler Ausgang die Inversion des ersten Signals liefert, und wobei ferner die Vergleicher vom Rang

   15

   2η

   25

   30

   zwei, drei bzw. k Ausgangspaare aufweisen, wobei b das Auflösungsvermögen des Kodierers darsiollt und die ersten und zweiten Ausgänge eines jeden Vergleichers mit den zweiten und ersten Ausgängen des folgenden Vergleichers verbunden sind, so daß eine erste und eine /weite Ausgangsgruppe gebildet werden, wobei die erste Ausgangsgruppe mit einem ersten Eingang eines Stromvergleichers (17) zur Bildung des kleinstwertigen Bits, und die zweite Ausgangsgruppe mit dem zweiten Eingang des Stromvergleichers verbunden ist, wobei die Vergleicher vom Rang Tp, 2^!q,..., 2^kz auf analoge Weise mit den entsprechenden Eingängen der Stromvergleicher (18, 19) verbunden sind, und zwar zui Bildung des zweiten, dritten bzw. Arten Bits, bis zur « Bildung des höchstwertigen Bits der zu kodierenden Spannung.
3. 3. Analog-Digital-Kodierer nach Anspruch 2, dadurch gekennzeichnet, daß er außer der Gruppe (40) von Stromvergleichern, die mit je einem ihrer Eingänge an der zu kodierenden Spannung, mit ihren anderen Eingängen an den Bezugsspannungert liegen, Hilfsvergleicher (41, 42) zur Sperrung des Kodierers im Falle des Über- oder Unterschreitens des durch die Stromvergleicher definierten Bezugs-Spannungsbereichs aufweist, wobei die Hilfsvergleicher (411 42) eine Anzahl von Sperrausgangspaaren gleich dem Auflösungsvermögen des Kodierers aufweisen, wobei jedes Ausgangspaar aus einem ersten Ausgang zur Lieferung des Resultats eines Vergleichs und einen zweiten Ausgang für die Inversion dieses Resultats besteht, und wobei der erste bzw. zweite Ausgang eines sperrenden Hilfsvergleichers mit dem zweiten bzw. ersten Ausgang des anderen HiKsvergleichers verbunden ist und damit eine erste bzw. zweite Gruppe von Sperrausgängen bildet, und wobei die erste bzw. zweite Gruppe von Sperrausgängen mit den ersten bzw. zweiten Eingängen eines der Stromvergleicher (17, 18, 19) zur Bildung der Bi.s des Kodierers verbunden ist, und wobei jeweils eine Hilfsstromquelle (44, 45 bzw. 46) zur Kompensierung des Einflusses der Sperrausgangsgruppen mit einem der Eingänge der Stromvergleicher (17, 18 bzw. 19) verbunden ist.
4. 4. Analog-Digital-Kodierer nach Anspruch 3, dadurch gekennzeichnet, daß jeder Hilfsvergleicher (41,42) ebenfalls eine Anzahl von Hilfsausgangspaaren (A₁, Bt) zur Vergrößerung der Anzahl der Bits des Kodierers auf die Anzahl von Bits, die dem gewünschten vergrößerten Auflösungsvermögen des Kodierers entspricht, aufweist.
5. 5. Analog-Digital-Kodierer n.it mindestens zwei Kodiereinheiten nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß er N Kodierer, wobei N mindestens gleich 2 ist, aufweist, wobei die Bezugsspannungen von zwei Gruppen (49,50) einen Bezugsspanntingsbereich bilden und die Ausgänge der Stromve rgleicher zur Bildung der Bits gleicher Wertigkeit miteinander verbunden sind, wobei ferner die Hilfsausgänge der sperrenden Vergleicher (58, 59, 60) auf die gleiche Weise wie die Stromvergleicher der Gruppen mit den Eingängen von /V- I Stromvergleichern zur Bildung von Bits höherer Wertigkeit als die von den Stromvergleichern der N Kodierer gebildeten Bits verbunden sind.
6. 6. Analog-Digital-Kodierer nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Stromvergleicher zum Vergleich der zu kodierenden Spannung mit den Bezugsspannungen und die sperrenden Stromvergleicher Spannungseingangs signale und Stromausgangssignale aufweisen.
7. 7. Anal.Qg-Digital-Kodierer nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Stromvergleiciier (17, 18, 19) zur Bildung der Bits des Kodierers Stromeingangssignale und Stromausgangssignale aufweisen.
8. 8. Analog-Digital-Kodierer nach Anspruch 6, dadurch gekennzeichnet, daß die Stromvergleicher mit Spannüngseingangssignalen und Stromausgangssignalen mindestens ein Paar von Transistoren

   (20, 21) in Form eines Differentialverstärkers aufweisen, wobei die Anzahl von Transistorpaaren eines Stromvergleichers gleich der Anzahl der Ausgangspaare des Stromvergleichers ist, und wobei die Emitter der Transistoren mit dem Kollektor eines dritten Transistors (22), der eine Stromquelle darstellt, verbunden cind, die Basen der Transistoren des Transistorpaares so verbunden sind, daß Eingänge für die zu kodierende Spannung (Vc) und die Bezugsspannung (Vr) geschaffen werden, und wobei die Kollektoren eines jeden Transistorpuares Ausgänge (A, B) darstellen, an denen das Resultat eines Vergleichs und die Inversion dieses Resultats erscheinen.
9. 9. Analog-Digital-Kodierer nach Anspruch 7, dadurch gekennzeichnet, daß die Stromvergleicher zur Bildung der Bits des Kodierers ein Paar von Transistoren (70, 71) in Form eines Differentialverstärkers aufweisen, deren Emitter mit einer ersten Stromquelle in Form eines dritten Transistors (72) verbunden sind, wobei die Basen des Transistorpaares die Eingänge des Stromvergleicheis bilden, und wobei der Kollektor einer der Transistoren des Transistorpaares mit der Basis eines vierten Transistors (73) verbunden ist, dessen Emitter mit >5 der Basis eines fünften Transistors (76) über mindestens eine Diode (74) verbunden ist, und wobei der Kollektor des fünften Transistors (76) den Ausgang des Stromvergleichers bildet, so daß der vierte bzw. fünfte Transistor (73 bzw. 76) zusammen mit der Diode (74) eine Spannungsübersetzung bewerkstelligen, was ein Stromausgangssignal bei gleichbleibender Spannung ermöglicht
10. 10. Analog-Digital-Kodierer nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß er η als integrierte Schaltung konzipiert ist.