DE2547504B2 - Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-Kodierer - Google Patents
Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-KodiererInfo
- Publication number
- DE2547504B2 DE2547504B2 DE2547504A DE2547504A DE2547504B2 DE 2547504 B2 DE2547504 B2 DE 2547504B2 DE 2547504 A DE2547504 A DE 2547504A DE 2547504 A DE2547504 A DE 2547504A DE 2547504 B2 DE2547504 B2 DE 2547504B2
- Authority
- DE
- Germany
- Prior art keywords
- current
- comparators
- comparator
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1066—Mechanical or optical alignment
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Kodieren einer Analogspannung in digitale Form gemäß Oberbegriff
des Patentanspruchs 1 sowie einem Analog-Digital-Kodierer gemäß dem Oberbegriff des Patentanspruchs
2. 4"i
Es sind Analog-Digiial-Kodierer bekannt, die Vergleichsschaltungen
aufweisen, die parallel zwischen einer Reihe von seriengeschalteten, eine Anzahl von
Bezugsspannungen liefernden Widerständen und einer umzusetzenden Spannung liegen. Die Ausgänge dieser «
Vergleicher sind mit einer logischen Schaltung verbunden, deren Funktion es ist, von den Ausgangssignalen
der Vergleicher den Wert der zu konveriierenden Analogspannung abzuziehen, wobei die logische Schaltung
ihrerseits mit einer Ausgangsschaltung verbunden v-,
ist.
Obgleich sie zufriedenstellend arbeiten, weisen die Kodierer der beschriebenen Art den Nachteil auf, daß
sie die numerischen Signale mit einer gewissen zeitlichen Verzögerung bezüglich der zu kodierenden w>
Analogspannung liefern. Diese Verzögerung, die im wesentlichen auf die Benutzung der logischen Schaltung
zurückzuführen ist, ist für gewisse Anwendungsgebiete der schnellen Elektronik unannehmbar.
Der Erfindung liegt daher die Aufgabe zugrunde, ein tr>
besonders rasch arbeitendes Kodierverfahren sowie einen Analog-Digital-Kodiertr zu schaffen, der an den
Ausgängen der Vergleicher keine logische Schaltung benötigt und daher wesentlich schneller arbeitet als die
bekannten Kodierer. Der Analog-Digital-Kodierer soll in Form einer integrierten Schaltung realisierbar sein.
Die Lösung dieser Aufgabe sowie vorteilhafte ι Ausführungsformen sind in den Patentansprüchen
angegeben. Bei dem Verfahren gemäß der Erfindung wird aus dem Resultat eines jeden Vergleiches und der
Inversion des Resultats des folgenden Vergleichs eine erste Summe, und aus der Inversion des Resultats eines
in jeden Vergleichs und dem Resultat des folgenden
Vergleichs eine zweite Summe gebildet. Diese beiden Summen werden verglichen und somit das kleinstwertige
Bit bestimmt. Es ist ferner vorgesehen, daß die ersten und zweiten Summen gebildet werden mit den
r> Resultaten der Vergleiche der Ordnung
2'pmit 1 < ρ < 2*-'-1,
2-'«7mit 1 < q < 2h --1,
2*?mit 1 < ζ < 2*-4-1,
2-'«7mit 1 < q < 2h --1,
2*?mit 1 < ζ < 2*-4-1,
.'ti wobei b der Aufiösungsgrad der gewünschten Kodierung
ist, und daß jede erste Summe mit der entsprechenden zweiten Summe verglichen wird, um
das zweite, dritte, k-le Bit bis zum höchstwertigen Bit zu
bestimmen.
>ί Das erfindungsgemäße Verfahren wird durchgeführt
mit Hilfe eines Analog-Digital-Kodierers, wobei dieser
Kodierer mehrere Vergleicher aufweist, von denen ein Eingang mit einer zu kodierenden Spannung und der
andere Eingang mil einer entsprechenden Bezugsspan-
JO nung verbunden ist, wobei der erfindungsgemäße
Analog-Digital-Kodierer dadurch gekennzeichnet ist, daß die Vergleicher mindestens ein Paar von Ausgängen
aufweisen, wobei ein erster Ausgang eines jeden Paars ein Signal abgibt, das aus dem entsprechenden
π Vergleich stammt, und wobei ein zweiter Ausgang die Inversion des ersten Signals liefert, und wobei ferner die
Vergleicher vom Rang
2'pmit 1 < ρ < 2h '-1,
2'qmit 1 < q < 2'· -'-1,
■"' 2*2mit 1 < z< 2*-*-l
2'qmit 1 < q < 2'· -'-1,
■"' 2*2mit 1 < z< 2*-*-l
zwei, drei bzw. k Ausgangspaare aufweisen, wobei b das
Auflösungsvermögen des Kodierers darstellt und die ersten und zweiten Ausgänge eines jeden Vergleichers
mit den zweiten und ersten Ausgängen des folgenden Vergleichers verbunden sind, so daß eine erste und
zweite Ausgangsgruppe gebildet werden, wobei die erste Ausgangsgnippe mit einem ersten Eingang eines
Stromvergleichers zur Bildung des kleinstwertigen Bits, und die zweite Ausgangsgruppe mit dem zweiten
Eingang des Stromvergleichers verbunden ist, wobei die Vergleicher vom Rang 2'p, 2-q, .. ., 2kz auf analoge
Weise mit den entsprechenden Eingängen der Stromvergleicher verbunden sind, und zwar zur Bildung des
zweiten, dritten bzw. <r-ten Bits, bis zur Bildung des
höchstwertigen Bits der zu kodierenden Spannung.
Entsprechend einer besonderen 'Weiterbildung der Erfindung besitzt der Kodierer außer der Gruppe von
Stromvergleichern, die mit je einem ihrer Eingänge an der zu kodierenden Spannung und mit ihren anderen
Eingängen an den Bezugsspannungen liegen, einen Vergleicher zur Sperrung des Kodierers im Falle des
Über- oder Unterschreitens des durch die Stromvergleicher definierten Bezugsspannungsbereichs, wobei die
sperrenden Vergleicher eine Anzahl von Sperrausgangspaaren gleich dem Auflösungsvermögen des
Kodierers aufweisen, wobei jedes Ausgangspaar aus einem ersten Ausgang zur Lieferung des Resultats eines
Vergleichs und einen zweiten Ausgang für die Inversion dieses Resultats besteht, und wobei der erste bzw.
zweite Ausgang eines sperrenden Vergleichers mit dem zweiten bzw. ersten Ausgang des anderen Vergleichers
verbunden ist und damit eine erste bzw. zweite Gruppe ί von Sperrausgängen bildet, und wobei die erste bzw.
zweite Gruppe von Sperrausgängen mit den ersten bzw. zweiten Eingängen eines der Stromvergleicher zur
Bildung der Bits des Kodierers verbunden ist, und wobei jeweils eine Hilfsstromquelle zur Kompensierung des
Einflusses der Sperrausgangsgruppen mit einem der Eingänge der Stromvergleicher verbunden ist.
Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung einiger Ausführungsbeispiele
der Erfindung an Hand der beigefügten π Zeichnungen. Hierin sind
F i g. I ein Schaltbild des erfindungsgemäßen Kodierers,
Fig. 2 ein Schaltbild eines Vergleichers mit zwei Ausgängen, wie er beim Kodierer nach F i g. 1 benutzt jo
wird,
Fig.3 ein Schaltbild eines Vergleichers mit vier Ausgängen, wie er beim Kodierer nach F i g. 1 benutzt
wird,
Fig.4 ein Schaltbild eines Vergleichers mit sechs r>
Ausgängen, wie er beim Kodierer nach Fig. 1 benutzt wird.
F i g. 5 ein Schaltbild eines erfindungsgemäßen Kodierers, dem Vergleicher zum Sperren und zum
Vergrößern der Bitanzahl hinzugefügt sind, jn
Fig. 6 ein Schaltbild für eine Gruppe von zwei
erfindungsgemäßen Kodierern, die zusammen einen 4-Bit-Kodierer bilden, und
Fig. 7 ein Schaltbild eines Vergleichers mit Stromausgangssignal, wie er bei den Schaltbildern gemäß r>
Fig. 1,5 und 6 zum Einsatz gelangt.
Vor Beginn der Beschreibung des erfindungsgemäßen Analog-Digital-Kodierers müssen zuerst einige allgemeine
Prinzipien erläutert werden, auf denen die Konzeption des Kodierers beruht, ebenso wie einige -κι
Definitionen, die zum Verständnis der folgenden Erläuterungen erforderlich sind.
Es ist davon auszugehen, daß der zu schaffende Analog-Digital-Kodierer eine analoge Spannung in ein
reines Binärsignal umwandeln soll. j-,
Bei der Konstruktion eines Kodierers der beschriebenen Art kann davon ausgegangen werden, daß eine
ungerade Anzahl N von parallelgeschalteten Vergleicherstufen verwendet werden muß. um das Eingangssignal
mit einer Anzahl A/von Bezugsspannungen -,o
zu vergleichen.
Die Bezugsspannungen, mit denen das zu kodierende Signal verglichen werden muß, werden mit V| bis V/v
bezeichnet
Es wird angenommen, daß die zu kodierende Analogspannung in ein reines Binärsignal umgewandelt
werden soll.
Die Intervalle zwischen einer Spannung mit geradem Index V2, und einer benachbarten Spannung mit
ungeradem Index Vj14, werden als gerade Intervalle
und die Intervaiie zwischen einer Spannung mit ungeradem Index V>, , und einer Spannung mit
geradem Index V2, als ungerade Intervalle bezeichnet
werden.
Der Index /liegt in den folgenden Grenzen:
n ■ N I
0 < ι < - ^— .
Es folgt eine Aufstellung der reinen Binärkodierungen, die aus Gründen der Vereinfachung aus jeweils drei
Bits bestehen.
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 1
1 1 0
1 1 1
Aus der Tabelle ist ersichtlich, daß bei einer Kodierung das kleinste Bit mit gerader Wertigkeit eine
NULL ist, während das kleinste Bit mit ungerader Wertigkeit eine EINS ist.
Wenn N, die Anzahl der Bezugsspannungen und demnach die Anzahl der Vergleicher, ungerade ist, dann
genügt Nder folgenden Gleichung: N = 2h- 1. wobei b
das Auflösungsvermögen des Kodierers ist.
A/folgt auch aus: N = 2^-' +2*-· — 1.
N ist stets die Summe aus einer geraden und einer ungeraden Zahl.
Wenn Zj = 3,dann ist Λ/= 2-' + 22-1 =4 + 3.
Es wird angenommen, daß am Ausgang eines jeden Vergleichers ein zum Vergleich proportionales Signal
erscheint, ebenso wie das dazugehörige Komplementärsignal, d. h. A und B. wobei A = B.
Indem alle Signale A der ungeraden Vergleicher mit den Signalen öder geraden Vergleicher addiert werden,
und indem alle Signale B der ungeraden Vergleicher mit den Signalen A der geraden Vergleicher ebenfalls
addiert werden, werden Signale C und D erhalten, die den folgenden Gleichungen genügen, unter Berücksichtigung
der Zustandsänderungen der Vergleicher, die beiderseits der zu kodierenden Spannung liegen:
C = (A1 + A3, + ... + X2;_,) + (A2i + 1 + ... + A2O^1) + (B2 + B4n + ... + B2,) + (B21+2 + ... +
D = (Bx + B3 + ... + B2,-,) + (B21 + 1 + ...+ B2i>_,) + (A2 + A4. + A2i) + (A21+2 + ...+ A2b_2).
Die Ausgänge A bzw. B sind gleich 1 bzw. O, wenn der bo
Wert der zu kodierenden Spannung größer als die Werte der an die entsprechenden Vergleicher angelegten
Bezugsspannungen ist und die Ausgänge A bzw. B sind gleich 0 bzw. 1 in umgekehrten Fall, wobei beide
Fälle untersucht werden sollen. bs
Wenn die zu kodierende Spannung innerhalb eines geraden Intervalls liegt, sind die Ausgänge der ersten 2/
Vergleicher wie folgt: Λ = 1,B = O.
Die Werte der Signale C und D errechnen sich wie folgt:
= ix 1 + (21·-1 -1) χ 0 + i χ 0 + (2"-1 - 1 -Ox 1 = (2fc-'-l)x 1 + {21-1) χ 0 = 2*-' - 1
= ZxO + a"'1 - fl χ 1+ ί χ 1 + (2*-1 -1-OxO = (21-1 - 1) χ 0 + (2*-1) χ 1 = 2"'1.
H ierbei ist festzustellen, daß die Summe
gleich Λ' ist, und daß, falls die zu kodierende Spannung
sich in einem geraden Intervall befindet, C < D.
Falls die zu kodierende Spannung in einem ungeraden Intervall liegt, sind die Ausgänge der ersten 2/+1
Vergleicher wie folgt: A = 1,S=O.
Die Werte der Signale C und D errechnen sich dann wie folgt:
= (i+ l)x I +(21"1 -;- l)x() + i" x0 + (2hl - I - i) χ 1 = (2*~·)χ I +(2""1- l)x0 = 2k~1
= (I+ I) χ 0 + (21^"1 -ι- l)x 1 +/x0 + (2*"'- I - ι) χ 0 = (2*"1) χ 0 + (2*'1 - l)x 1 =2*"' - 1
Daraus folgt, daß, wenn die zu kodierende Spannung in einem ungeraden Intervall liegt, C
> D.
Vorausgesetzt, daß das kleinste Bit mit gerader Wertigkeit gleich 0 und das kleinste Bit mit ungerader
Wertigkeit gleich 1 ist, genügt es, die oben definierten Werte C und D zu vergleichen, um das kleinste Bit der
zu kodierenden Spannung festzustellen.
Bezugnehmend auf die Binärkodierungstabelle ist es ersichtlich, daß, um die höherwertigen Bits der zu
kodierenden Spannung zu erhalten, muß lediglich das resultierende Signal des Vergleichs und das Komplementärsignal
auf die folgenden Vergleicher gegeben werden:
2'pmit I < ρ
< 2'' '-1 für das zweite Bit
2-q mit 1 < ρ < 2'1 - - 1 für das dritte Bit
2iz mit 1 < ζ < 2'' k - 1 für das Ar-te Bit
2-q mit 1 < ρ < 2'1 - - 1 für das dritte Bit
2iz mit 1 < ζ < 2'' k - 1 für das Ar-te Bit
Unter Beachtung der obigen Erläuterungen folgt nunmehr die Beschreibung eines Ausführungsbeispiels
des erfindungsgemäßen Analog-Digital-Kodierers.
F i g. 1 zeigt die Anwendung der Erfindung bei einem 3-Bit-Analog-Digital-Kodierer.
Der Kodierer besitzt sieben seriengeschaltete Widerstände 1 bis 7, an die zwei konstante Spannungen V0 und
V? gelegt sind, wobei V7 > Vn. Diese sieben Widerstände
definieren sieben Bezugsspannungen Vi bis Vi.
Die Verbindungsstellen zweier aufeinanderfolgender Widerstände sind jeweils mit den Eingängen von
Stromvergleichern 9 bis 15 verbunden. Die anderen Eingänge dieser Vergleicher sind alle mit der zu
kodierenden Spannung über eine gemeinsame Impedanzanpassungsstufe 16 verbunden.
Die Stromvergleicher 9 bis 15 benötigen als Eingang eine Spannung und liefern Ausgänge einer entsprechenden
Stromstärke.
Die Stromvergleicher 9 bis 15, die alle an der Feststellung des Bits kleinster Wertigkeit der zu
kodierenden Spannung beteiligt sind, besitzen je zwei Ausgänge A und B.
Die Stromvergleicher 10, 12 und i4, die an der Feststellung des Bits mittlerer Wertigkeit beteiligt sind,
besitzen je ein zweites Paar von Ausgängen A und B.
Der Stromvergleicher 12, welcher der Festlegung des Bits höchster Wertigkeit dient, besitzt ein drittes Paar
von Ausgängen A und B.
Die Ausgänge A der ungeraden Stromvergleicher 9, 11, 13 und 15 und die Ausgänge B der geraden
Stromvergleicher 10, 12 und 14 sind mit dem ersten Eingang eines Stromvergleichers 17 verbunden, während
die Ausgänge B der ungeraden Stromvergleicher 9, 11, 13 und 15 und die Ausgänge A der geraden
Stromvergleicher 10, 12 und 14 mit einem zweiten Eingang des Stromvergleichers 17 verbunden sind.
Die Ausgänge A der zweiten Paare von Ausgängen der Stromvergleicher 10 und 14 und der Ausgang B des
Paares von Ausgängen des Stromvergleichers 12 sind mit einem ersten Eingang eines Stromvergleichers 18
verbunden, während die Ausgänge B der entsprechenden Paare von Ausgängen der Stromvergleicher 10 und
14 und der Ausgang A des Stromvergleichers 12 mit einem zweiten Eingang des Stromvergleichers 18
verbunden sind.
Schließlich sind der Ausgang A und der Ausgang B des dritten Paares von Ausgängen des Stromvergleichers
12 mit je einem Eingang eines dritten Stromvergleichers 19 verbunden.
Beim vorliegenden Ausführungsbeispiel besitzen die Stromvergleicher 17 bis 19 je zwei Ausgänge, aber es
könnten auch Stromvergleicher vorgesehen werden, die jeweils nur einen Ausgang aufweisen.
2) Es handelt sich hierbei vorzugsweise um Stromvergleicher,
deren Ausgangswerte Stromstärken darstellen. F i g. 2 bis 4 zeigen verschiedene bevorzugte Ausführungen
von Stromvergleichern, die beim erfindungsgemäßen Kodierer zum Einsatz gelangen.
j» Der in Fig.2 dargestellte Vergleicher besitzt zwei
Ausgänge.
Die Stromvergleicher 9,11,13 und 15 sind von dieser
Bauart.
Der Stromvergleicher der F i g. 2 besteht aus einem
Der Stromvergleicher der F i g. 2 besteht aus einem
j) Differentialverstärker mit zwei Transistoren 20 und 21
vom Typ NPN, deren Emitter mit dem Kollektor eines dritten Transistors 22 verbunden sind, der auch vom Typ
NPN ist. Die Basis des Transistors 20 bildet den Eingang der Bezugsspannung V, des Vergleichers, während die
Basis des Transistors 21 den Eingang der zu kodierenden Spannung K bildet. Die Kollektoren der
Transistoren 20 bzw. 21 bilden die Ausgänge A bzw. B des Vergleichers.
Die Basis des Transistors 22 ist mit einem Pol einer Konstantspannungsquelle verbunden, während sein
Emitter mit dem anderen Pol dieser stabilisierten Spannungsquelle über einen Widerstand 23 verbunden
ist.
Der Transistor 22 stellt eine Stromquelle für den Verstärker dar, wobei dieser Strom durch einen der
Ausgänge A oder B fließt, je nach dem Vorzeichen der Differenz zwischen den Spannungen Vrund V0.
F i g. 3 zeigt einen Vergleicher mit zwei Ausgängen A und zwei Ausgängen B, wie für die Stromvergleicher 10
und 14 des Kodierers der Fig. 1 erforderlich ist Sein
Aufbau gleicht dem Aufbau des Vergleichers der F i g. 2, Er besitzt zwei Transistoren 24 und 25 vom Typ NPN,
deren Kollektoren die beiden Ausgänge A des Vergleichers bilden, und zwei Transistoren 26 und 27
vom Typ NPN, deren Kollektoren die Ausgänge B bilden.
Die Basen der Transistoren 24 und 25 bilden den Eingang für die Bezugsspannung Vn während die Basen
der Transistoren 26 und 27 den Eingang für die zu kodierende Spannung Vcbilden.
Die Emitter der Transistoren 24 bis 27 sind mit dem Kollektor eines Transistors 28 verbunden, dessen
Emitter mit einem Pol einer Regelspannungsquelle
verbunden ist, und zwar über zwei parallele Widerstände 29 und 29' von gleicher Größe wie Widerstand 23 der
Fig. 1.
Der Transistor 28 liefert somit einen Strom, dessen Stärke doppelt so groß wie die vom Transistor 22 des
Vergleichers der F i g. 2 gelieferte Stromstärke ist, so daß an jedem der Ausgänge A oder B, wenn diese
entsprechend dem Vorzeichen der Differenz zwischen V, und K- leitend werden. Ströme gleicher Größe zur
Verfugung stehen.
Der Vergleicher der F i g. 4 ähnelt dem Vergleicher der Fig. 3. Er entspricht dem Stromvergleicher 12 mit
drei Ausgängen in der Schaltung nach Fig. 1.
Er besitzt sechs Transistoren 30 bis 35, und seine Stromquelle besteht aus einem Transistor 36, der über
drei parallelgeschaltete Widerstände 37, 38 und 39 stromversorgt wird.
Die Vergleicher der beschriebenen Art sind leicht in integrierter Bauart herzustellen, so daß der erfindungsgemäße
Kodierer in Modulbauart hergestellt werden kann.
Der in Fig.5 gezeigte Schaltplan stellt einen Analog-Digital-Kodierer dar, mit dessen Hilfe festgestellt
werden kann, ob die zu kodierende Spannung sich innerhalb oder außerhalb des Bezugsspannungsbereichs
befindet, der durch die Serie der Widerstände des Kodierers gebildet wird.
Dieser Schaltplan besitzt, wie der Schaltplan der Fig. 1, eine Folge von Vergleichern, die sich durch ein
Rechteck 40 darstellen lassen.
Die Eingänge dieser Vergleicher sind einerseits mit einer Folge von Widerständen 1 bis 7 und andererseits
über eine Impedanzanpassungsstufe 16 mit der zu kodierenden Spannung verbunden.
Die Ausgänge der Vergleicher sind auf die gleiche Weise gruppiert wie beim Kodierer der Fig. 1, wobei
die sechs Ausgänge paarweise mit den Eingängen der drei Stromvergleicher 17,18 und 19 verbunden sind.
Jedoch enthält der Schaltplan der Fig. 5 außerdem zwei Hilfsvergleicher 41 und 42, deren erste Eingänge
ebenfalls mit der zu kodierenden Spannung verbunden sind. Der zweite Eingang des Hilfsvergleichers 41 ist
direkt verbunden mit einem Pol der Bezugsspannungsquelle vor dem Widerstand 1, während der zweite
Eingang des Hilfsvergleichers 42 direkt mit dem zweiten Pol der Bezugsspannungsqueile verbunden ist, wobei er
über einen Hilfswiderstand 43 auch mit dem Widerstand 7 verbunden ist.
Aufgabe der Hilfsvergleicher 41 und 42 ist die Bereitstellung des Kodierers, wenn das zu kodierende
Signal sich in dem Bereich befindet, der durch die Widerstände 1 bis 7 des Kodierers erfaßt wird, und
andererseits die Hemmung des Kodierers, wenn das Signal nicht in diesen Bereich fällt
Die Hilfsvergleicher 41 und 42 dienen ferner dem Zweck, mehrere Kodierer entsprechend Fig. 1 nebeneinander vorzusehen, um die Bitanzahl erhöhen zu
können.
Der Hilfsvergleicher 41 besitzt drei Ausgänge A, von
denen jeder mit je einem Eingang C der Stromvergleicher 17, 18 und 19 verbunden ist, wobei in diese
Eingänge die ungeraden Gleichheitssignale der Vergleicher im Rechteck 40 geleitet werden, und ferner drei
Ausgänge B, von denen jeder mit je einem Eingang D der Stromvergleicher 17 bis 19 verbunden ist, wobei in
diese Eingänge die geraden Gleichheitssignale geleitet werden.
denen jeder mit je einem Eingang der drei Stromvergleicher 17 bis 19 verbunden ist, wobei in diese Eingänge
die geraden Gleichheitssignale geleitet werden, und ferner drei Ausgänge B. von denen jeder mit je einem
■> Eingang der Stromvergleicher 17 bis 19 verbunden ist,
wobei in diese Eingänge die ungeraden Gleichheitssignale geleitet werden.
Unter der Annahme, daß die zu kodierende Spannung sich innerhalb des Bereichs befindet, der von den
K) Widerständen 1 bis 7 und 43 festgelegt ist, befinden sich die Ausgänge A des Hilfsvergleichers 41 auf dem
Niveau Null und die Ausgänge 0 auf dem Niveau 1. Die drei Eingänge der Stromvergleicher 17, 18 und 19, die
mit den Ausgängen B des Hilfsvergleichers 41
r> verbunden sind, erhalten daher jeder eine »1«, während ihre drei mit den Ausgängen A verbundenen Hingänge
jeder eine »0« erhalten.
Im Gegensatz hierzu befinden sich die Ausgänge A
des Hilfsvergleichers 42 auf dem Niveau »I«, während sich seine Ausgänge Sauf dem Niveau »0« befinden.
Infolgedessen empfangen die drei ungeraden Eingänge der Stromvergleicher 17 bis 19 ein 0-Signal, während
ihre drei geraden Eingänge ein Signal, das dem Wert 2 entspricht, erhalten. Das letztgenannte Signal wird
2r> durch einen Strom kompensiert, der aus Hilfsstromquellen
44, 45 und 46 eingespeist wird, die an die geraden Eingänge der Stromvergleicher angeschlossen sind.
Andererseits, falls die zu kodierende Spannung sich außerhalb des Bereichs befindet, der durch die
κι Widerstände 1 bis 7 und 43 bestimmt wird — wenn sie
beispielsweise über der Bezugsspannung liegt, die am Hilfsvergleicher42anliegt —,dann sind die Ausgänge A
der Hilfsvergleicher 41 und 42 gleich 1, während ihre Ausgänge B gleich 0 sind. Daraus ergibt sich, daß die
is Stromvergleicher 17 bis 19 an ihren geraden Eingängen
ein 1-Signal erhalten.
Die Stromvergleicher 17 bis 19 sind daher infolge des von den Hilfsstromquellen 44 bis 46 geschaffenen
Ungleichgewichts gehemmt bzw. gesperrt.
4(i Wenn die zu kodierende Spannung unter der unteren
Grenze des Spannungsbereichs liegt, der von den Widerständen des Kodierers festgelegt ist, erhalten die
geraden und ungeraden Eingänge der Stromvergleicher 17 bis 19 wiederum ein 1-Signal von den Hilfsverglei-
4r> ehern 41 und 42 und sind auf die gleiche Weise wie
vorhin beschrieben gesperrt.
Die Hilfsvergleicher 41 und 42 besitzen ferner mehrere Ausgänge A\ und B\, welche der Vergrößerung
der Bitanzahl des Kodierers dienen.
so Die Funktion der Ausgänge A1 und B\ wird unter
Bezugnahme auf F i g. 6 beschrieben.
Diese Figur zeigt eine Gruppe von zwei Analog-Digital-Kodierern
von derjenigen Bauart, wie sie in Fig.5 dargestellt ist, wobei die zwei Kodierer zu einem
4-Bit-Kodierer kombiniert sind.
Widerstandsgruppen 47 und 48 der beiden Kodierer sind miteinander in Serie geschaltet und bilden
zusammen sechzehn Bezugsspannungen.
Die zu kodierende Spannung wird auf die Eingänge
von zwei Gruppen 49 und 50 zu je sieben Stromvergleichern gegeben, welche Gruppen identisch mit der
mittels des Rechtecks 40 angedeuteten Gruppe sind (Fig.5), und zwar bei Zwischenschaltung einer Impedanzanpassungsstufe 51.
Die sechs Ausgänge der Gruppe 49 sind paarweise mit den Eingängen von drei Stromvergleichern 52,53
und 54 verbunden, deren gerade Eingänge außerdem mit Stromquellen 55,56 und 57 verbunden sind. Außer
Il
den Gruppen 49 und 50 sind Stromvergleicher 58, 59 und 60 vorgesehen, die Sperr- und Erweiterungszwekken
dienen.
Die Stromvergleicher 58 und 59 sind an ihren Ausgängen A und B mit den Eingängen der Stromvergleicher
52 bis 54 verbunden, wie dies bezüglich F i g. 5 beschrieben wurde.
Die Stromvergleicher 59 und 60 sind ebenfalls an ihren Ausgängen A und B mit den Eingängen von
Strr>mvergleichern 61,62 und 63 verbunden, die mit der
Gruppe 50 assoziiert sind, und auch mit den geraden Eingängen, mit welchen Stromquellen 64, 65 und 66
jeweils verbunden sind.
Die Ausgänge der Verglcicher 52 und 61, 53 und 62, 54 und 63 sind jeweils paarweise miteinander verbunden,
so daß sie drei Ausgänge des Kodierers bilden.
Beim Ausführungsbeispiel der FI g. 6 ist ein 4-Bit-Kodierer
geschaffen worden. Zu diesem Zweck sind die Stromvergleicher 58,59 und 60 mit ihren Ausgängen A\
und Si, wie die Stromvergleicher jeder Gruppe 49 und 50, mit den geraden und ungeraden Eingängen eines
Stromvergleichers 69 verbunden, dessen Ausgang das vierte Bit des Kodierers darstellt.
Der in Fig.6 dargestellte Sei,altkreis funktioniert
analog zu den Schaltkreisen der F i g. 1 und 5.
Durch eine Vervielfachung der Anzahl der Kodierer kann die Bitanzahi einer Baugruppe ebenfalls vervielfacht
werden, indem für jeden der Siromvergleicher 58, 59 und 60 eine seinem Bit-Rang entsprechende Anzahl
von Ausgangspaaren A\ und Si vorgesehen wird, wie
dies bei den Stromvergleichern 9 bis 15 in Fig. I beschrieben wurde.
Der in Fig.5 dargestellte Schaltkreis entspricht einem Kodierer, dessen Hilfsvergleicher 41 und 42
jeweils vier Paare von Ausgängen Ai, B\ aufweisen, wodurch die Anzahl der Bits um vier erweitert wird,
indem im Sinne der F i g. 6 die Anzahl der Stromvergleicher erhöht wird.
Die Stromkreise sind wie die Stromkreise der F i g. 5 als integrierte Modulschaltungen vorgesehen.
Daraus ergibt sich, daß im Falle der Erweiterung einige der äußeren Stromvergleicher nicht verwendet
werden, denn nur die für das Funktionieren der Gruppe unerläßlichen Stromvergleicher sind vorgesehen.
Die Stromvergleicher 17 bis 19 der F i g. 1 und 5, 52 bis 54, 61 bis 63 und 69 sind Stromvergleicher, die
Stromstärken als Ein- und Ausgänge aufweisen, wobei ein solcher Stromvergleicher beispielsweise in F i g. 7
dargestellt ist.
Dieser Stromvergleicher besitzt einen ersten Transi-
stor 70 vom Typ NF1N, dessen Basis einen ersten
Eingang des Vergleichers bildet, und einen zweiten Transistor 71 vom Typ NPN, dessen Basis einen zweiten
Eingang des Vergleichen darstellt.
Die Emitter der Transistoren sind beide mit dem Kollektor eines dritten Transistors 72 vom Typ NPN
verbunden, der auf die gleiche Weise wie der Transistor 22 des Vergleichers der F i g. 2 eine Stromquelle bildet.
Der Vergleicher der Fig. 7 besitzt ferner einen vierten Transistor 73 vom Typ NPN, dessen Basis mit
dem Kollektor des Transistors 70 und dessen Emitter über zwei Dioden 74 und einen mit den Dioden in Serie
geschalteten Widerstand 75 mit Masse verbunden ist.
Die Verbindungsstelle des Widerstands 75 mit den Dioden 74 ist mit der Basis eines fünften Transistors 76
vom Typ NPN verbunden, dessen Emitter an Masse liegt und dessen Kollektor den Ausgang des Vergleichers
darstellt.
Der beschriebene Kodierer ermöglicht die Kodierung einer Spannung in reiner Binärkodierung.
Die Erfindung beschränkt sich jedoch nicht auf eine derartige Kodierung. Es kann beispielsweise ein
Kodierer geschaffen werden, mit dem in binärer Dezimalkodierung kodiert werden kann.
Ein solcher Kodierer wäre, bis auf die Gesamtzahl der Vergleichsniveaus, identisch mit dem oben beschriebenen
Kodierer.
Beispielsweise im Falle eines 4-Bit-Kodierers benötigt
ein binärer Dezimalkodierer nur neun Vergleicher, im Vergleich zu fünfzehn Vergleichern bei einem reinen
Binärkodierer.
Die Verbindungen zwischen den Ausgängen der Vergleiche!· erfolgen auf die gleiche Weise wie zur
Definition der Verbindungen zwischen den Ausgängen bei den Vergleichern eines Binärkodierers für das
kleinslwertige Bit bzw. das höchstwertige Bit. Für die zwischenwertigen Bits muß eine Hilfsstromquelle
entsprechend einem nie erreichten, fiktiven Niveau vorgesehen werden.
Der beschriebene Analog-Digital-Kodierer stellt gegenüber bekannten Kodierern den Vorteil wesentlich
erhöhter Geschwindigkeit dar, da die Stromvergleicher, aus welchen er im wesentlichen besteht, parallel
geschaltet sind und die für sie bestimmten Signale praktisch gleichzeitig empfangen.
Die Kodierungszeit des erfindungsgemäßen Kodierers liegt in der Größenordnung von 2O ns, wobei diese
Zeit durch die Verwendung von integrierten Schaltkreisen beim Kodierer noch weiter herabgesetzt werden
kann.
Hierzu 2 Blatt Zcichiunmcn
Claims (10)
1. Verfahren zum Kodieren einer Analogspannung in digitale Form, wobei die zu kodierende
Spannung mit einer Folge von Bezugsspannungen verglichen wird, dadurch gekennzeichnet,
daß die Vergleichsoperation in mehreren Vergleichsstufen simultan erfolgt daß aus jeder der
Vergleichsstufen mindestens ein Binärsignal Λ und
A2i _,
D = (B1 +B3+...
B21
gebildet und verglichen werden, wobei b die Anzahl ι r,
der Binärziffern ist, daß zur Bestimmung der höherwertigen Bits — insbesondere des A:-ten Bits —
aus der Folge der Vergleichsstufen eine Teiifolge derart ausgewählt wird, daß ihre Ordnungszahlfolge
2'z ist, wobei ζ eine ganze Zahl ist und gilt: .fi
1 < z< 2*-*-l,
daß in dieser Teilfolge — nach Umnumerierung mit fortlaufender Ordnungszahl — entsprechende Summen
Cund Dgebildet und verglichen werden. 2 >
2. Analog-Digital-Kodierer, wobei dieser Kodierer mehrere Vergleicher aufweist, deren ein Eingang
mit der zu kodierenden Spannung und der andere Eingang mit einer entsprechenden Bezugsspannung
verbunden ist, dadurch gekennzeichnet, daß die in Stromvergleicher (9 bis 15) mindestens ein Paar von
Ausgängen (A. B) aufweisen, wobei ein erster Ausgang eines jeden Paars ein Signal abgibt, das aus
dem entsprechenden Vergleich stammt, und wobei ein zweiter Ausgang die Inversion des ersten Signals r>
liefert, und wobei ferner die Vergleicher vom Rang
2'pmiti < p< 2" '-1,
2-C7mit 1 < q < 2'' --1,
2*zmit1 < z< 2"-*-1 4n
2-C7mit 1 < q < 2'' --1,
2*zmit1 < z< 2"-*-1 4n
zwei, drei bzw. k Ausgangspaare aufweisen, wobei b das Auflösungsvermögen des Kodierers darstellt
und die ersten und zweiten Ausgänge eines jeden Vergleichers mit den zweiten und ersten Ausgängen
des folgenden Vergleichers verbunden sind, so daß 4r>
eine erste und eine zweite Ausgangsgruppe gebildet werden, wobei die erste Ausgangsgruppe mit einem
ersten Eingang eines Stromvergleichers (17) zur Bildung des kleinstwertigen Bits, und die zweite
Ausgangsgruppe mit dem zweiten Eingang des μ Stromvergleichers verbunden ist, wobei die Vergleicher
vom Rang 2'p, 22q,..., 2*2 auf analoge Weise
mit den entsprechenden Eingängen der Stromvergleicher (18, 19) verbunden sind, und zwar zur
Bildung des zweiten, dritten bzw. k-ten Bits, bis zur π
Bildung des höchstwertigen Bits der zu kodierenden Spannung.
3. Analog-Digital-Kodierer nach Anspruch 2, dadurch gekennzeichnet, daß er außer der Gruppe
(40) von Stromvergleichern, die mit je einem ihrer Eingänge an der zu kodierenden Spannung, mit
ihren anderen Eingängen an den Bezugsspannungen liegen, Hilfsvergleicher (41, 42) zur Sperrung des
Kodierers im Falle des Über- oder Unterschreitens des durch die Stromvergleicher definierten Bezugs- ν>
Spannungsbereichs aufweist, wobei die Hilfsvergleicher (41, 42) eine Anzahl von Sperrausgangspaaren
gleich dem Auflösungsvermögen des Kodierers mindestens ein hierzu komplementäres Binärsignal
B-, erhalten wird, je nach dem, ob die zu kodierende Spannung größer oder kleiner als die Bezugsspannung
der entsprechenden Vergleichsstufe ist, daß zur Bestimmung des kleinstwertigen Bits durch Überlagerung
entsprechender Binärsignale die Summen
+A2h.2)
aufweisen, wobei jedes Ausgangspaar aus einem ersten Ausgang zur Lieferung des Resultats eines
Vergleichs und einen zweiten Ausgang für die Inversion dieses Resultats besteht, und wobei der
erste bzw. zweite Ausgang eines sperrenden Hilfsvergleichers mit dem zweiten bzw. ersten
Ausgang des anderen Hilfsvergleichers verbunden ist und damit eine erste bzw. zweite Gruppe von
Sperrausgängen bildet, und wobei die erste bzw. zweite Gruppe von Sperrausgängen mit den ersten
bzw. zweiten Eingängen eines der Stromvergleicher (17, 18, 19) zur Bildung der Bits des Kodierers
verbunden ist, und wobei jeweils eine Hilfsstromquelle (44, 45 bzw. 46) zur Kompensierung des
Einflusses der Sperrausgangsgruppen mit einem der Eingänge der Stromvergleicher (17, 18 bzw. 19)
verbunden ist.
4. Analog-Digital-Kodierer nach Anspruch 3, dadurch gekennzeichnet, daß jeder Hilfsvergleicher
(41,42) ebenfalls eine Anzahl von Hilfsausgangspaaren (Au Si) zur Vergrößerung der Anzahl der Bits
des Kodierers auf die Anzahl von Bits, die dem gewünschten vergrößerten Auflösungsvermögen
des Kodierers entspricht, aufweist.
5. Analog-Digital-Kodierer mit mindestens zwei Kodiereinheiten nach den Ansprüchen 3 und 4,
dadurch gekennzeichnet, daß er N Kodierer, wobei N mindestens gleich 2 ist, aufweist, wobei die
Bezugsspannungen von zwei Gruppen (49,50) einen Bezugsspannungsbercich bilden und die Ausgänge
der Stromvergleicher zur Bildung der Bits gleicher Wertigkeit miteinander verbunden sind, wobei
ferner die Hilfsausgänge der sperrenden Vergleicher (58, 59, 60) auf die gleiche Weise wie die
Stromvergleicher der Gruppen mit den Eingängen von N— 1 Stromvergleichern zur Bildung von Bits
höherer Wertigkeit als die von den Stromvergleichern der N Kodierer gebildeten Bits verbunden
sind.
6. Analog-Digital-Kodierer nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die
Stromvergleicher zum Vergleich der zu kodierenden Spannung mit den Bezugsspannungen und die
sperrenden Stromvergleicher Spannungseingangssignale und Stromausgangssignale aufweisen.
7. Analog-Digital-Kodierer nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die
Stromvergleicher (17, 18, 19) zur Bildung der Bits des Kodierers Stromeingangssignale und Stromausgangssignale
aufweisen.
8. Analog-Digital-Kodierer nach Anspruch 6, dadurch gekennzeichnet, daß die Stromvergleicher
mit Spannungseingangssignalen und Stromausgangssignalen mindestens ein Paar von Transistoren
(20, 21) in Form eines Differentialverstärkers aufweisen, wobei die Anzahl von Transistorpaaren
eines Stromvergleichers gleich der Anzahl der Ausgangspaare des Stromvergleichers bt, und wobei
die Emitter der Transistoren mit dem Kollektor eines dritten Transistors (22), der eine Stromquelle
darstellt, verbunden sind, die Basen der Transistoren des Transistorpaares so verbunden sind, daß
Eingänge für die zu kodierende Spannung (Vc) und die BezJigsspannung (Vr) geschaffen werden, und
wobei die Kollektoren eines jeden Transistorpaares Ausgänge (A, B) darstellen, an denen das Resultat
eines Vergleichs und die Inversion dieses Resultats erscheinen.
9. Analog-Digital-Kodierer nach Anspruch 7, dadurch gekennzeichnet, daß die Stromvergleicher
zur Bildung der Bits des Kodierers ein Paar von Transistoren (70, 71) in Form eines Differentialverstärkers
aufweisen, deren Emitter mit viiner ersten Stromquelle in Form eines dritten Transistors (72)
verbunden sind, wobei die Basen des Transistorpaares die Eingänge des Stromvergleichers bilden, und
wobei der Kollektor einer der Transistoren des Transistorpaares mit der Basis eines vierten
Transistors (73) verbunden ist, dessen Emitter mit der Basis eines fünften Transistors (76) über
mindestens eine Diode (74) verbunden ist, und wobei der Kollektor des fünften Transistors (76) den
Ausgang des Stromvergleichers bildet, so daß der vierte bzw. fünfte Transistor (73 bzw. 76) zusammen
mit der Diode (74) eine Spannungsübersetzung bewerkstelligen, was ein Stromausgangssignal bei
gleichbleibender Spannung ermöglicht.
10. Analog-Digital-Kodierer nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß er
als integrierte Schaltung konzipiert ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2547504A DE2547504C3 (de) | 1975-10-21 | 1975-10-21 | Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-Kodierer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2547504A DE2547504C3 (de) | 1975-10-21 | 1975-10-21 | Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-Kodierer |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2547504A1 DE2547504A1 (de) | 1977-04-28 |
DE2547504B2 true DE2547504B2 (de) | 1980-05-08 |
DE2547504C3 DE2547504C3 (de) | 1981-01-22 |
Family
ID=5959923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2547504A Expired DE2547504C3 (de) | 1975-10-21 | 1975-10-21 | Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-Kodierer |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2547504C3 (de) |
-
1975
- 1975-10-21 DE DE2547504A patent/DE2547504C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2547504C3 (de) | 1981-01-22 |
DE2547504A1 (de) | 1977-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2920934C2 (de) | Analog-Digital-Umsetzer | |
DE69008360T2 (de) | Paralleler ad-wandler mit 2n-1-vergleichern. | |
DE3885188T2 (de) | Elektrische Schaltung mit Verwendungsmöglichkeit in einem A/D-Wandler. | |
DE2364313C2 (de) | Schaltungsanordnung zur Ermittlung des Extremwertes von mehreren Meßwerten | |
DE69208940T2 (de) | Schaltung zur Hochspannungserzeugung | |
DE2547504C3 (de) | Verfahren zum Kodieren einer Analogspannung in digitale Form und Analog-Digital-Kodierer | |
DE3854845T2 (de) | Parallelvergleichstyp-AD-Wandler mit Fehlerunterdrückung | |
DE1474024C3 (de) | Anordnung zur willkürlichen Umordnung von Zeichen innerhalb eines Informationswortes | |
DE2109023C2 (de) | Schaltungsanordnung zur Abgabe logischer Signale mit hoher Zuverlässigkeit | |
DE2324692A1 (de) | Digital-analog-wandler | |
DE3137085C2 (de) | Stromquellenschaltung | |
DE2045540B2 (de) | Nichtlinearer Kodierer und nichtlinearer Dekoder | |
DE2802438A1 (de) | Analog-digital-wandler | |
DE1512202B1 (de) | Verfahren zur multinären Codierung | |
DE1537557B2 (de) | Binaere kodierungsstufe fuer einen stufenkoder | |
DE1158291B (de) | Logisches Element zur Ausfuehrung logischer Mehrheitsoperationen | |
DE2515759C3 (de) | Gleichstromquelle zum liefern von mehreren einander gleichen Strömen | |
DE2413540C3 (de) | Anordnung zur Frequenzverdopplung rechteckförmiger Impulsfolgen | |
DE1537557C (de) | Binäre Kodierungsstufe für einen Stufenkoder | |
DE2731919A1 (de) | Analog-digitalwandler | |
DE1297145B (de) | Einstellbare Spannungsquelle zum Erzeugen nichtlinear quantisierter Spannungswerte | |
DE2410633A1 (de) | Schaltungsanordnung zur umsetzung einer analogen eingangsspannung in einen digitalen ausgangswert | |
DE2440147C3 (de) | Schwellwertschaltnetz für binäre Signale | |
DE1462429B2 (de) | Verknuepfungsschalter zur durchfuehrung logischer funktionen | |
DE1512202C (de) | Verfahren zur multinären Codierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |