DE3687921T2 - Halbleiteranordnung mit hohem widerstand gegen elektrostatische und elektromagnetische induktion. - Google Patents

Halbleiteranordnung mit hohem widerstand gegen elektrostatische und elektromagnetische induktion.

Info

Publication number
DE3687921T2
DE3687921T2 DE8686303628T DE3687921T DE3687921T2 DE 3687921 T2 DE3687921 T2 DE 3687921T2 DE 8686303628 T DE8686303628 T DE 8686303628T DE 3687921 T DE3687921 T DE 3687921T DE 3687921 T2 DE3687921 T2 DE 3687921T2
Authority
DE
Germany
Prior art keywords
pattern layer
semiconductor device
conductor pattern
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686303628T
Other languages
English (en)
Other versions
DE3687921D1 (de
Inventor
Tadao Patent Division To Dengo
Ikuo Patent Division To Fukada
Keiji Patent Division Kamasaki
Hideaki Patent Divisi Motojima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3687921D1 publication Critical patent/DE3687921D1/de
Application granted granted Critical
Publication of DE3687921T2 publication Critical patent/DE3687921T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung, die einen hohen Widerstand gegen elektrostatische und elektromagnetische Induktion aufweist, und insbesondere auf eine verbesserte Abschirmung für eine Halbleiteranordnung, die einen hohen Widerstand gegen elektrostatische und elektromagnetische Induktion bietet, ohne die Fähigkeit der Halbleiteranordnung, ungünstige Umgebungsbedingungen auszuhalten, zu beeinträchtigen.
  • Halbleiteranordnungen werden bei einer ständig zunehmenden Anzahl von Anwendungen, wie beispielsweise bei integrierten Schaltungen (IC's) und Photokopplern verwendet. Mit der Zunahme der Anzahl der Anwendungen wurden die Halbleiteranordnungen auch ungünstigeren Umgebungsbedingungen unterworfen. Bei vielen Anwendungen ist beispielsweise die Luft, die die Halbleiteranordnung umgibt, voller elektromagnetischer Wellen. Diese Wellen neigen dazu, in den metallischen oder leitenden Bereichen der Halbleiteranordnung Ströme zu Induzieren, und einen gestörten und/oder fehlerhaften Betrieb zu verursachen. Außerdem sind die Halbleiteranordnungen bei vielen gegenwärtigen Anwendungen mit Schaltungen gekoppelt, bei denen hohe Stoßspannungen, die durch das Schalten von Leistungsstromkreisen verursacht werden, in dem Netz auftreten. Diese Spannungen neigen wie elektromagnetische Wellen dazu, unerwünschte Ströme zu induzieren, die einen gestörten Betrieb zur Folge haben.
  • Um Halbleiteranordnungen vor Betriebsausfällen infolge solcher elektromagnetischer Wellen und Stoßspannungen zu schützen, wurden auf dem Halbleiterchip angebrachte Abschirmstrukturen entwickelt. Solche Strukturen umfassen im allgemeinen einen isolierenden Film, der auf die gesamte Oberfläche der Halbleiteranordnung aufgebracht ist. Beispielsweise wird in dem japanischen Patent 60-4257 ein Verfahren zur Verbesserung des IC-Widerstandes gegen elektromagnetische Strahlung durch Verwendung einer auf dem Chip angebrachten Abschirmung beschrieben. Auch in dem japanischen Patent 52-79789 wird eine auf dem Chip angebrachte Abschirmung zur Verhinderung von Betriebsausfällen infolge Stoßspannungsinduktion in einem Photokopplungs- Halbleiter beschrieben. Die oben beschriebenen, auf dem Chip angebrachten Abschirmungen sind jedoch anfällig für Ausfalle oder vorübergehende Betriebsstörungen, wenn sie in einer Umgebung mit großen Temperaturschwankungen verwendet werden. Dies hat zur Folge, daß die Halbleiteranordnung unter variierenden Temperaturbedingungen keinen zuverlässigen Betrieb bietet. In dem Patent GB-1 345 744 wird ein leitender Abschirmfilm für eine Halbleiteranordnung beschrieben, die da Oberbegriff des Patentanspruchs 1 entspricht. Das Muster des Abschirmfilms ist im wesentlichen komplementär zu dem Leiterbahnmuster. Die beschriebene Halbleiteranordnung bietet jedoch noch immer keine ausreichende Isolierung, ohne einige Abschirmwirkungen zu verlieren.
  • Daher ist es wünschenswert, eine Halbleiteranordnung mit einer verbesserten Abschirmung gegen elektromagnetische Wellen und Netzstoßspannungen zu verwirklichen. Weiterhin ist es wünschenswert, eine solche Halbleiteranordnung zu verwirklichen, die außerdem im wesentlichen unempfindlich gegen große Temperaturschwankungen ist. Es ist ebenfalls wünschenswert, eine solche Halbleiteranordnung zu verwirklichen, die besonders gut geeignet ist für die Verwendung mit optischen Kopplungsanordnungen. Wie immer ist es wünschenswert, eine solche Halbleiteranordnung bei hoher Ausbeute und gleichzeitig niedrigen Produktionskosten zu verwirklichen.
  • Ein Ziel der vorliegenden Erfindung ist daher, eine Halbleiteranordnung mit einer auf dem Chip angebrachten Abschirmstruktur zu verwirklichen, die Betriebsstörungen infolge elektromagnetisch oder elektrostatisch induzierter Ströme verhindert.
  • Ein weiteres Ziel der vorliegenden Erfindung ist, eine auf dem Chip angebrachte Struktur zu verwirklichen, um durch elektrostatische und elektromagnetische Induktion verursachte Betriebsstörungen zu verhindern, ohne die Fähigkeit der Halbleiteranordnung, große Temperaturschwankungen auszuhalten, zu beeinträchtigen.
  • Noch ein weiteres Ziel der vorliegenden Erfindung ist, eine verbesserte auf dem Chip angebrachte Struktur für eine Halbleiteranordnung zu verwirklichen, ohne die Fertigungsausbeute zu vermindern, oder die Produktionskosten zu erhöhen.
  • Um die vorstehenden Ziele zu erreichen, wird gemäß der vorliegenden Erfindung eine Halbleiteranordnung vorgeschlagen, die eine preiswerte und zuverlässige Abschirmung aufweist, und ein Verfahren vorgeschlagen, um eine Halbleiteranordnung zuverlässig abzuschirmen, wobei die sich ergebende Halbleiteranordnung im wesentlichen unempfindlich gegen große Temperaturschwankungen ist.
  • Eine Halbleiteranordnung gemäß der vorliegenden Erfindung umfaßt ein Halbleiterelement, das in einem Halbleitersubstrat verwirklicht ist. Auf dem Halbleitersubstrat ist eine erste isolierende Schicht gebildet, die mit einer Leiterbahnmuster-Schicht bedeckt ist. Auf die Leiterbahnmuster-Schicht ist eine zweite isolierende Schicht aufgebracht. Um die Halbleiteranordnung zu bedecken, ist eine mit der Erde verbundene, leitende Abschirmung vorgesehen, die komplementär zu der Leiterbahnmuster-Schicht angeordnet ist, wobei der leitende Abschirmfilm im wesentlichen nicht die Bereiche der Halbleiteranordnung bedeckt, die mit der Leiterbahnmuster-Schicht bedeckt sind, aber die Bereiche der Leiterbahnmuster-Schicht überdeckt, die auf Erdpotential liegen. Wenn der leitende Abschirmfilm so verwirklicht wird, daß er komplementär zu der Leiterbahnmuster-Schicht ist, werden unerwünschte elektrische Kontakte mit der Leiterbahnmuster-Schicht vermieden.
  • Ein Verfahren gemäß der vorliegenden Erfindung wird in Anspruch 6 beansprucht. Weitere Merkmale, Ziele und Vorteile der Erfindung ergeben sich aus der folgenden ausfuhrlichen Beschreibung, bei der auf die Zeichnungen Bezug genommen wird, die Folgendes darstellen:
  • Die Fig. 1 ist eine Schnittansicht eines Photokopplers mit einem optischen Sender und einem optischen Empfänger.
  • Die Fig. 2 ist eine Schnittansicht einer Halbleiteranordnung, die gemaß der Ausführungsform der vorliegenden Erfindung verwirklicht wurde.
  • Die Fig. 3 ist ein Grundriß der Halbleiteranordnung der Fig. 2.
  • Die vorliegende Erfindung basiert auf Ergebnissen, die bei umfangreichen Untersuchungen über Halbleiteranordnungen mit auf dem Chip angebrachten, leitenden Abschirmstrukturen mit verschiedenen Mustern erhalten wurden. Bei diesen Untersuchungen wurde festgestellt, daß herkömmliche Halbleiteranordnungen mit auf dem Chip angebrachten leitenden Abschirmungen unzuverlässig waren, weil zwischen dem leitenden Abschirmfilm, der die Oberfläche der Halbleiteranordnung bedeckte, und der in die Halbleiteranordnung integrierten, metallischen Leiterbahnmuster-Schicht unerwünschte elektrische Kontakte auftraten. Es wird angenommen, daß die schädlichen elektrischen Kontakte in erster Linie auf die unterschiedlichen Wärmeausdehnungskoeffizienten der metallischen Leiterbahnmuster-Schicht, des leitenden Abschirmfilms, und eines zwischen der Leiterbahnmuster-Schicht und dem leitenden Abschirmfilm aufgebrachten, isolierenden Films zurückzuführen ist. Die unterschiedlichen Wärmeausdehnungskoeffizienten, verbunden mit Temperaturschwankungen während des Betriebs, haben zur Folge, daß sich in der isolierenden Schicht kleine Pinholes bilden. Diese Pinholes wachsen mit der Zeit und verursachen schädliche elektrische Kontakte zwischen der metallischen Leiterbahnmuster-Schicht und dem leitenden Abschirmfilm.
  • Daher wird eine zuverlässige und gegen Temperaturschwankungen unempfindliche Abschirmung erhalten, wenn die leitende Abschirmung so verwirklicht wird, daß unerwünschte elektrische Kontakte mit der Leiterbahnmuster-Schicht verhindert werden. Um dies zu erreichen, wird das Muster des leitenden Abschirmfilms so ausgeführt, daß es die über der Leiterbahnmuster- Schicht liegenden Bereiche der Halbleiteranordnung im wesentlichen nicht überdeckt.
  • Die vorliegende Erfindung kann auf lichtempfangende Photokoppler- Elemente angewandt werden. Wie in der Fig. 1 dargestellt, weist ein Photokoppler gewöhnlich einen lichtaussendenden Chip 10 auf einem ersten Zuleitungsrahmen 11 auf. Der lichtempfangende Chip 12 ist auf einem zweiten Zuleitungsrahmen 13 angebracht, und zwischen den Chips 10 und 12 ist eine Lichtführung 14 angeordnet. Die obigen Elemente sind in die Einbettmasse 15 eingebettet.
  • Wenn ein Eingangssignal auf den lichtaussendenden Chip 10 gegeben wird, sendet der Chip Licht aus, das über die Lichtführung 14 nach dem lichtempfangenden Chip 12 geleitet wird. Der lichtempfangende Chip liefert dann beim Empfang des von dem lichtaussendenden Chip 10 ausgesandten Lichts ein elektrisches Ausgangssignal. Theoretisch wird das Ausgangssignal nur erzeugt, wenn ein Eingangssignal auf den Chip 10 gegeben wird. Bei herkömmlichen Photokopplern tritt jedoch oft ein Ausgangssignal auf, ohne daß ein Eingangssignal auf den Chip 10 gegeben wird. Dies ist darauf zurückzuführen, daß die Lichtführung 14, die gewöhnlich aus Harz, wie beispielsweise Silikon besteht, wie ein Dielektrikum wirkt, so daß zwischen den Chips 10 und 12 eine Kapazität erzeugt wird. Wenn zwischen den Chips 10 und 12 eine Spannungsdifferenz auftritt, wie dies durch eine Stoßspannung verursacht werden kann, fließt daher in dem lichtempfangenden Chip 12 ein Strom, der einen fehlerhaften Betrieb des Photokopplers zur Folge hat.
  • Es wird ein Photokoppler verwirklicht, bei dem kein fehlerhafter Betrieb infolge von elektromagnetisch oder elektrostatisch induzierten Strömen hervorgerufen wird. Dies wird durch eine auf dem Chip angebrachte Abschirmung erreicht, die bei dem lichtempfangenden Chip wie eine Elektrode wirkt, die elektrostatische oder elektromagnetische Energie aufnimmt. Dies hat zur Folge, daß der Strom über die Abschirmung anstatt über den Photokoppler nach der Erde abfließt, wodurch ein fehlerhafter Betrieb verhindert wird.
  • In der Fig. 2 ist eine Schnittansicht des lichtempfangenden Chips 12 wiedergegeben. Der Chip 12 besteht aus einem p-leitenden Siliziumsubstrat 1 mit einem Photodiodenelement 2, und einem npn-Transistor 3 zur Verstärkung des Photostroms. Die Oberfläche des Substrats 1 ist mit einem Siliziumoxidfilm 4 bedeckt, der eine Dicke von ungefähr 1,5 um hat. Die Leiterbahnmuster-Schicht 5, die durch Aufbringen eines Aluminiumfilms nach bekannten Verfahren erhalten wird, wird auf dem Film 4 verwirklicht. Gewöhnlich liegt die Breite der Leiterbahnmuster-Schicht zwischen 10 um und 100 um. Die Schicht 5 hat über entsprechende Kontaktfenster in dem Oxydfilm 4 ohmschen Kontakt mit den dotierten Gebieten der Photodiode 2 und des Transistors 3. Als Anschlußflächen für die Schichten 5 werden breite Bonding-Flächen 5, verwirklicht. Auf die Schicht 5 wird ein isolierender Film 6, wie beispielsweise ein aus der Gasphase abgeschiedener SiO&sub2;-Film oder Polyimidfilm aufgebracht. In dem Film 6 werden Bonding-Fenster 7 verwirklicht, um die entsprechenden Bonding-Flächen 5, freizulegen. Auf den Film 6 wird ein transparenter, leitender Film 8, wie beispielsweise eine Polysilizium- oder Indiumzinnoxid-Schicht aufgebracht, die eine Dicke von ungefähr 1 um hat. In dem Film 8 wird ein Bonding-Fenster verwirklicht, und auf den freigelegten Flächen 5' werden Bonding-Drähte 9 befestigt.
  • Der Film 8 ist so verwirklicht, daß ein unerwünschter elektrischer Kontakt mit der Schicht 5 verhindert wird. Um dies zu erreichen, wird das Muster des Films 8 so ausgeführt, daß es im wesentlichen komplementär zu der Schicht 5 ist. Zu diesem Zweck werden an den Stellen, die den Schichten 5 entsprechen, Öffnungen in dem Film 8 gebildet, so daß der Rand der Schicht 5 im wesentlichen entsprechend dem Rand der Öffnungen in dem Film 8 ausgerichtet ist.
  • Auf diese Weise haben kleine Pinholes, die sich eventuell in Umgebungen mit Temperaturschwankungen bilden, keine unerwünschten elektrischen Kontakte zwischen der leitenden Abschirmung und der Leiterbahnmuster- Schicht zur Folge. Ein zuverlässiger Betrieb wird also durch die Abschirmung der Halbleiteranordnung gegen elektrostatisch und elektromagnetisch induzierte Ströme nicht beeinträchtigt.
  • Der Film 8 ist mit dem Erdpotential gekoppelt. Dies kann auf irgendeine bekannte herkömmliche Weise erfolgen. In dem Isolierenden Film 6 sind Kontaktlöcher (nicht wiedergegeben) vorgesehen, um den Film 8 mit den geerdeten Bereichen der Leiterbahnmuster-Schicht 5 zu koppeln.
  • Wie oben beschrieben wurde, werden der Film 8 und die Schicht 5 als im wesentlichen komplementäre Muster verwirklicht. Der Ausdruck "komplementär" schließt jedoch eine Überdeckung zwischen den Schichten 8 und 5 nicht aus. Gemäß der vorliegenden Erfindung schließen komplementäre Muster Fälle ein, in denen die Überdeckung zwischen den Schichten 8 und 5 gering ist, und der Rand des Films 8 in Querrichtung nicht ganz bündig mit dem Rand der Schicht 5 abschließt. Komplementäre Muster schließen auch Fälle ein, in denen der Rand des Films 8 in Querrichtung ein wenig von der Schicht 5 entfernt ist, so daß ein Bereich der Halbleiteranordnung, der nicht von der Schicht 5 bedeckt ist, ebenfalls nicht von dem Film 8 bedeckt ist. In dem letzteren Fall wurde festgestellt, daß selbst dann eine genügende Abschirmung erhalten werden kann, wenn zwischen dem Film 8 und der Schicht 5 eine seitliche Verschiebung von 2 bis 3 Mikrometer vorhanden ist.
  • Die komplementäre Anordnung des Films 8 und der Schicht 5 schließt gemäß der vorliegenden Erfindung ein, daß der Film 8 komplementär zu den nicht-geerdeten Bereichen der Schicht 5 ist, was bedeutet, daß der Film 8 nicht nur über den Bereichen der Halbleiteranordnung verwirklicht wird, die nicht von einem Bereich der Schicht 5 bedeckt sind, sondern auch über den geerdeten Bereichen der Schicht 5 (das heißt, den Bereichen der Schicht 5, die mit dem Bezugs- oder Erdpotential der Schaltung verbunden sind) verwirklicht wird. Da der leitende Abschirmfilm 8 ebenfalls auf Erdpotential liegt, haben Pinholes, die in den mit dem Film 8 bedeckten geerdeten Gebieten der Schicht 5 eventuell in dem isolierenden Film 6 vorkommen, keine nachteiligen Auswirkungen auf den Betrieb der Halbleiteranordnung.
  • Bei einer weiteren Ausführungsform können Bereiche der Halbleiteranordnung, die besonders empfindlich gegen elektrostatische oder elektromagnetische Induktion sind, wie beispielsweise in der Fig. 2 der Bereich der Leiterbahnmuster-Schicht 5 um die Photodiode herum, auch alt dem leitenden Abschirmfilm 8 bedeckt werden.
  • Die vorliegende Erfindung kann auch auf andere Halbleiteranordnungen als lichtempfangende Photokoppler-Elemente angewandt werden. Bei anderen Halbleiteranordnungen ist es eventuell nicht erforderlich, daß der leitende Abschirmfilm transparent ist, und dann kann ein nicht-transparenter leitender Abschirmfilm verwendet werden. Wenn ein Metallfilm als Abschirmfilm verwendet wird, können auch andere leitende Materialien, wie beispielsweise Polysilizium, für die Schicht 5 verwendet werden. Viele Kombinationen aus leitenden Materialien für den Abschirmfilm 8 und die Leiterbahnmuster- Schicht 5 sind sicherlich leicht zu finden.
  • Der Photokoppler, der die obenerwähnte lichtempfangende integrierte Schaltung enthält, wurde Temperaturzyklustests unterworfen, bei denen der Photokoppler periodisch hohen und niedrigen Temperaturen ausgesetzt wurde, um die Zuverlässigkeit zu testen. Aus den Testergebnissen ergibt sich, daß Ausfälle und Betriebsstörungen beinahe vollständig beseitigt waren. Außerdem entstanden während der Herstellung wesentlich weniger unerwünschte Kurzschlüsse zwischen der Schicht 5 und dem Film 8, wodurch wiederum die Ausbeute gegenüber der herkömmlichen, auf dem Chip angebrachten Abschirmstruktur um 10 bis 20% erhöht wurde.

Claims (10)

1. Halbleiteranordnung mit einem hohen Widerstand gegen elektrostatische und elektromagnetische Induktion, die aufweist: ein Halbleiterelement (2, 3), das in einem Halbleitersubstrat (1) verwirklicht ist; einen ersten isolierenden Film (4), der auf einer Oberfläche des Halbleitersubstrats (1) gebildet ist; eine Leiterbahnmuster-Schicht (5), die auf den ersten isolierenden Film (4) aufgebracht ist; einen zweiten isolierenden Film (6), der auf den ersten Isolierenden Film (4) aufgebracht ist, um die Leiterbahnmuster-Schicht (5) zu bedecken; und einen mit der Erde verbundenen, leitenden Abschirmfilm (8), der auf den zweiten isolierenden Film (6) aufgebracht ist, und im wesentlichen komplementär zu der Leiterbahnmuster- Schicht (5) ist, wobei er die Bereiche des Halbleitersubstrats (1) bedeckt, die nicht von der Leiterbahnmuster-Schicht (5) bedeckt sind, dadurch gekennzeichnet, daß der leitende Abschirmfilm (8) ausgewählte Bereiche der Leiterbahnmuster-Schicht (5) überdeckt, und daß diese ausgewählten Bereiche diejenigen Bereiche der Leiterbahnmuster-Schicht (5) sind, die auf Erdpotential liegen.
2. Halbleiteranordnung gemäß Anspruch 1, dadurch gekennzeichnet, daß dieses Halbleiterelement eine lichtempfangende integrierte Schaltung aufweist, die ein lichtempfindliches Gebiet (2) und ein Verstärkerelement (3) umfaßt.
3. Halbleiteranordnung gemäß Anspruch 2, dadurch gekennzeichnet, daß der leitende Abschirmfilm (8) transparent ist.
4. Halbleiteranordnung gemäß irgendeinem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ausgewählten Bereiche der Leiterbahnmuster-Schicht (5), die von dem leitenden Abschirmfilm (8) bedeckt sind, auch diejenigen Bereiche der Leiterbahnmuster-Schicht (5) einschließen, die besonders empfindlich gegen elektrostatische und elektromagnetische Induktion sind.
5. Halbleiteranordnung gemäß Anspruch 4, dadurch gekennzeichnet, daß diese besonders empfindlichen Bereiche diejenigen Bereiche der Leiterbahnmuster-Schicht (5) sind, die um das lichtempfindliche Gebiet (2) dieser lichtempfangenden integrierten Schaltung herum angeordnet sind.
6. Verfahren zum Isolieren einer Halbleiteranordnung gegen elektrostatische und elektromagnetische Induktion, wobei diese Halbleiteranordnung umfaßt: ein Halbleiterelement (2, 3) in einem Halbleitersubstrat (1), einen ersten isolierenden Film (4), der auf einer Oberfläche des Halbleitersubstrats (1) gebildet ist, eine Leiterbahnmuster-Schicht (5), die auf den ersten isolierenden Film (4) aufgebracht ist, und einen zweiten isolierenden Film (6), der die Leiterbahnmuster-Schicht (5) bedeckt, wobei bei diesem Verfahren:
(a) die Halbleiteranordnung mit einem leitenden Abschirmfilm (8) bedeckt wird;
(b) der leitende Abschirmfilm (8) auf den zweiten Isolierenden Film (6) aufgebracht wird; und
(c) der leitende Abschirmfilm (8) entsprechend einem Muster verwirklicht wird, das komplementär zu den nicht-geerdeten Bereichen der Leiterbahnmuster-Schicht (5) ist, mit Ausnahme von ausgewählten Bereichen der Leiterbahnmuster-Schicht (5), die besonders empfindlich gegen elektrostatische und elektromagnetische Induktion sind; und
(d) der leitende Abschirmfilm (8) mit dem Erdpotential gekoppelt wird.
7. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, daß die Schritte (b) und (c) gleichzeitig ausgeführt werden.
8. Verfahren gemäß Anspruch 6 oder 7, dadurch gekennzeichnet, daß:
(e) der leitende Abschirmfilm (8) außerdem entsprechend einem Muster verwirklicht wird, das komplementär zu allen jenen Bereichen der Leiterbahnmuster-Schicht (5) ist, die nicht geerdet sind.
9. Verfahren gemäß Anspruch 8, dadurch gekennzeichnet, daß die Schritte (b) und (e) gleichzeitig ausgeführt werden.
10. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, daß die Halbleiteranordnung eine lichtempfangende integrierte Schaltung umfaßt, die ein lichtempfindliches Gebiet (2) und einen Verstärker (3) aufweist, wobei die ausgewählten Bereiche der Leiterbahnmuster-Schicht (5) diejenigen Bereiche sind, die das lichtempfindliche Gebiet (2) umgeben.
DE8686303628T 1985-05-13 1986-05-13 Halbleiteranordnung mit hohem widerstand gegen elektrostatische und elektromagnetische induktion. Expired - Fee Related DE3687921T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60100913A JPH0669040B2 (ja) 1985-05-13 1985-05-13 光半導体装置

Publications (2)

Publication Number Publication Date
DE3687921D1 DE3687921D1 (de) 1993-04-15
DE3687921T2 true DE3687921T2 (de) 1993-06-17

Family

ID=14286577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686303628T Expired - Fee Related DE3687921T2 (de) 1985-05-13 1986-05-13 Halbleiteranordnung mit hohem widerstand gegen elektrostatische und elektromagnetische induktion.

Country Status (4)

Country Link
US (1) US4796084A (de)
EP (1) EP0202109B1 (de)
JP (1) JPH0669040B2 (de)
DE (1) DE3687921T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701997A (nl) * 1987-08-26 1989-03-16 Philips Nv Geintegreerde halfgeleiderschakeling met ontkoppelde dc bedrading.
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
US4939375A (en) * 1988-06-17 1990-07-03 Hewlett-Packard Company Solid state relay with shield means
US4980568A (en) * 1989-05-22 1990-12-25 Hewlett-Packard Company Optical isolator having high voltage isolation and high light flux light guide
US5293073A (en) * 1989-06-27 1994-03-08 Kabushiki Kaisha Toshiba Electrode structure of a semiconductor device which uses a copper wire as a bonding wire
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
FR2655195B1 (fr) * 1989-11-24 1997-07-18 Mitsubishi Electric Corp Dispositif a semiconducteurs comportant un blindage contre le rayonnement electromagnetique et procede de fabrication.
US5256590A (en) * 1989-11-24 1993-10-26 Mitsubishi Denki Kabushiki Kaisha Method of making a shielded semiconductor device
US5528071A (en) * 1990-01-18 1996-06-18 Russell; Jimmie L. P-I-N photodiode with transparent conductor n+layer
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
US5262353A (en) * 1992-02-03 1993-11-16 Motorola, Inc. Process for forming a structure which electrically shields conductors
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5869869A (en) * 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure
JP2001093821A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 製造装置組立部品、製造装置組立部品の製造方法、半導体製造装置及び電子ビーム露光装置
JP2004040042A (ja) * 2002-07-08 2004-02-05 Fujitsu Ltd 半導体記憶装置
JP4250038B2 (ja) * 2003-08-20 2009-04-08 シャープ株式会社 半導体集積回路
FI117257B (fi) * 2003-12-15 2006-08-15 Nokia Corp Menetelmä ja järjestely komponentin suojaamiseksi sähköstaattisilta häiriöiltä
EP1594162A1 (de) * 2004-05-03 2005-11-09 Vishay Semiconductor GmbH Optoelektronischer Empfänger
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
KR101193453B1 (ko) * 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법
US8566759B2 (en) * 2007-08-24 2013-10-22 International Business Machines Corporation Structure for on chip shielding structure for integrated circuits or devices on a substrate
US8589832B2 (en) * 2007-08-24 2013-11-19 International Business Machines Corporation On chip shielding structure for integrated circuits or devices on a substrate and method of shielding
US11887937B2 (en) 2019-02-08 2024-01-30 Ams International Ag Reduction in susceptibility of analog integrated circuits and sensors to radio frequency interference

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1345744A (en) * 1971-08-31 1974-02-06 Plessey Co Ltd Semiconductive structures
US3969751A (en) * 1974-12-18 1976-07-13 Rca Corporation Light shield for a semiconductor device comprising blackened photoresist
JPS5258491A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Semiconductor device
US4051374A (en) * 1976-06-04 1977-09-27 Eastman Kodak Company Imaging device having improved blue response
JPS52151576A (en) * 1976-06-11 1977-12-16 Matsushita Electric Ind Co Ltd Semiconductor device
JPS5352360A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Production of semiconductor device
JPS54992A (en) * 1977-06-06 1979-01-06 Mitsubishi Electric Corp Integrated circuit
JPS5645070A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Semiconductor integrated circuit device
DE3044341C2 (de) * 1980-11-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Fototransistor
JPS5954270A (ja) * 1982-09-21 1984-03-29 Sanyo Electric Co Ltd 電界効果型トランジスタ
JPS5980964A (ja) * 1982-11-01 1984-05-10 Toshiba Corp 光電変換素子
JPS60177685A (ja) * 1984-02-23 1985-09-11 Sumitomo Electric Ind Ltd 半導体装置
JPS60178646A (ja) * 1984-02-24 1985-09-12 Nec Corp 静電シ−ルドを有する半導体集積回路

Also Published As

Publication number Publication date
EP0202109B1 (de) 1993-03-10
JPH0669040B2 (ja) 1994-08-31
EP0202109A3 (en) 1987-05-27
DE3687921D1 (de) 1993-04-15
US4796084A (en) 1989-01-03
EP0202109A2 (de) 1986-11-20
JPS61258451A (ja) 1986-11-15

Similar Documents

Publication Publication Date Title
DE3687921T2 (de) Halbleiteranordnung mit hohem widerstand gegen elektrostatische und elektromagnetische induktion.
DE69610068T2 (de) Halbleiter-versorgungseinrichtung
DE69524539T2 (de) Gehäuse mit einer leitfähigen Kappe und einem leitfähigen Substrat, enthaltend ein elektrisches Bauelement
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE3203066C2 (de) Integrierte Halbleiterschaltungsanordnung mit zwei gegenpolig geschalteten Dioden
DE2736878C2 (de) Photoelektrisches Element fpr eine monolithische Bildaufnahmeeinrichtung
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE2704373A1 (de) Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen
DE4200884A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE10113967B4 (de) Leistungsmodule
DE3852986T2 (de) Vertikale MOSFET-Vorrichtung mit Schutz.
DE10216015A1 (de) Überspannungsschutzschaltung
DE19612388C2 (de) Integrierte Halbleiterschaltung insb. optoelektronisches Bauelement mit Überspannungsschutz
DE69617651T2 (de) Halbleiteranordnung mit einem Element hoher Zusammenbruchsspannung
EP0029163B1 (de) Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb
DE68916192T2 (de) Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz.
DE3345044C2 (de) Verfahren zur Herstellung eines Halbleiter-Fotodetektors
DE19504541A1 (de) Eingangsschaltung zum Schützen einer monolithischen integrierten Schaltung
DE69224264T2 (de) Schutzschaltung auf einem Leiter einer Leistungsanordnung
DE69022726T2 (de) Scr-schutzanordnung mit niedriger zündspannung und struktur.
DE69233604T2 (de) Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung
DE19710884A1 (de) Bipolar-Transistoren mit isoliertem Gate
EP0035103A1 (de) Monolitisch integrierte Anordnung zweier Hallsonden
DE10297292T5 (de) Verbesserung der Auslösung eines ESD-NMOS durch die Verwendung einer N-Unterschicht
WO2000014800A1 (de) Schaltungschip mit lichtschutz

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee