DE3636842A1 - Steuerschaltung zur parallelen ansteuerung einer grossen anzahl von stl-logikschaltungen - Google Patents

Steuerschaltung zur parallelen ansteuerung einer grossen anzahl von stl-logikschaltungen

Info

Publication number
DE3636842A1
DE3636842A1 DE19863636842 DE3636842A DE3636842A1 DE 3636842 A1 DE3636842 A1 DE 3636842A1 DE 19863636842 DE19863636842 DE 19863636842 DE 3636842 A DE3636842 A DE 3636842A DE 3636842 A1 DE3636842 A1 DE 3636842A1
Authority
DE
Germany
Prior art keywords
transistor
voltage
circuits
stl
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863636842
Other languages
English (en)
Inventor
Francois Van Zanten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE3636842A1 publication Critical patent/DE3636842A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/001Arrangements for reducing power consumption in bipolar transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084Diode-transistor logic
    • H03K19/0846Schottky transistor logic [STL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft eine Steuerschaltung zur parallelen Ansteuerung einer großen Anzahl von STL-Logikschaltungen (Schottky Transistor Logic).
Eine solche STL-Logikschaltung ist in Fig. 1A der beigefügten Zeichnung dargestellt. Sie enthält einen NPN- Transistor T, eine Schottky-Diode ST eines ersten Typs, die mit der Basis-Kollektor-Strecke des Transistors parallel geschaltet ist und in Richtung von der Basis zum Kollektor leitet, Schottky-Dioden ST 1 bis ST 4 eines zweiten Typs, die zwischen den Ausgangsanschlüssen S 1 bis S 4 und dem Kollektor des Transistors T leitend sind, sowie einen Widerstand R, der die Basis des Transistors T, welche ferner mit einem Eingangsanschluß E verbunden ist, mit einer Versorgungsspannung VCC verbindet. Der Emitter des Transistors T ist an Masse geschaltet.
Eine solche Schaltung oder "Zelle" kann eine sehr kleine Oberfläche auf einer integrierten Schaltung einnehmen, denn die Gesamtheit der Bauelemente T, SP und ST 1 bis ST 4 kann in demselben Kästchen ohne isolierende Zwischenwandungen integriert werden. Die Schottky-Dioden SP und ST sind von solcher Art, daß der Spannungsabfall VSP in Durchlaßrichtung der Diode SP höher ist als der Spannungsabfalll VST in Durchlaßrichtung bei einer Diode ST. Beispielsweise ist die Diode SP eine Schottky-Diode vom Typ Platinsilicit/N-Silicium, deren Spannungsabfall in Durchlaßrichtung etwa 620 mV bei 25°C beträgt, während die Dioden ST Schottky-Dioden vom Typ Titan/N-Silicium sind, worin der Spannungsabfall in Durchlaßrichtung etwa 420 mV bei 25°C beträgt, d. h. VSP - VST = 200 mV. In der Theorie ist diese Spannungsdifferenz wenig temperaturabhängig.
Diese Logikschaltung bildet einen Inverter, der den einen oder anderen von zwei Zuständen annehmen kann: Eingang auf niedrigem und Ausgänge auf hohem Pegel oder Eingang auf hohem und Ausgänge auf niedrigem Pegel.
Um die Schwellspannungen bei einer solchen Schaltung zu untersuchen, wird angenommen, daß der Eingang mit einem Ausgang einer vorausgehenden Schaltung verbunden ist und die Ausgänge mit den Eingängen der darauffolgenden Zellen verbunden sind. Im Zustand hohen Potentials einer Schaltung (Eingang auf niedrigem und Ausgänge auf hohem Potential) ist der Transistor dieser Schaltung gesperrt, während die Transistoren der darauffolgenden Schaltungen und der nachfolgenden Schaltungen leitend sind. Die Ausgangsanschlüsse der Schaltung liegen somit auf einer Spannung VS (1), die der Basis-Emitter-Spannung eines leitenden Transistors entspricht, also VS (1) = VBE. Der Eingangsanschluß liegt seinerseits auf einem Potential VE (0) = VBE - VSP + VST, was bei dem oben angegebenen Zahlenbeispiel den Wert VBE - 0,2 V ergibt. Im Zustand niedrigen Potentials (der Transistor der betrachteten Schaltung ist leitend) werden die Eingangs- und Ausgangsspannungen invertiert, d. h. VE (1) = VBE und VS (0) = VBE - VSP + VST.
Es ist zu beachten, daß die Potentialdifferenz zwischen den Zuständen hohen und niedrigen Potentials bei einer derartigen Logikschaltung relativ gering ist und die Größenordnung von 0,2 V aufweist.
Es wird nun der Ausgangskreis einer STL-Schaltung betrachtet, d. h. die Anzahl von Ausgängen, die eine solche Schaltung aufweisen kann (4 im Beispiel der Fig. 1A), solange ein korrekter Betrieb gewährleistet ist. Bei niedrigem Ausgangspegel ist der Transistor T leitend, und der Strom in diesem Transistor hängt von der Anzahl n von Ausgängen dieser Schaltung ab. Es wird daran erinnert, daß jeder Ausgang über einen Widerstand R der darauffolgenden Zelle mit einer Versorgungsspannung VCC verbunden ist. Wenn die Anzahl von Ausgängen gleich n ist, ist der Strom in dem Transistor im wesentlichen gleich (n + 1) (VCC - VBE)/R. Wenn der Kollektor- Emitter-Strom in einem Transistor zunimmt, so ergibt sich in bekannter Weise eine Vergrößerung des Basis- Emitter-Spannungsabfalls VBE dieses Transistors. Die Pegel hohen und niedrigen Potentials des Transistors nähern sich also aneinander an, denn für den Zustand hohen Pegels gilt VS (1) = VBE 1, und für den Zustand niedrigen Pegels gilt VS (0) = VBE 2 - VSP + VST, mit VBE 2 größer als VBE 1. Eine Zunahme der Basis-Emitter- Spannung entspricht ferner einer Zunahme des Basisstromes und folglich einer Verminderung des Stromes in der Schottky-Diode SP, woraus sich ergibt, daß der Spannungsabfall in dieser Schottky-Diode abnimmt, was zu einer weiteren Zunahme der Schwellspannung VS (0) im Zustand niedrigen Pegels führt, welche sich dann an VS (1) annähert. Die Zustände hohen und niedrigen Pegels der Logikschaltung werden dann schlecht unterscheidbar. Praktische Berechnungen zeigen, daß nicht mehr als etwa 4 Ausgänge bei einer solchen STL-Schaltung möglich sind, so daß also nicht mehr als vier Schottky-Dioden ST parallel an einem Ausgang liegen können.
Wenn also n Schaltungen (n größer als 4) durch dasselbe Signal angesteuert werden sollen, so muß, da der Ausgangskreis der Elementarschaltung auf vier Ausgänge begrenzt ist, eine Steuerschaltung CA verwirklicht werden, die n/4 parallel liegende Elementarschaltungen äquivalent ist. In der Praxis geschieht dies, indem die Oberfläche des Transistors T und der Diode SP mit diesem Faktor n/4 multipliziert wird, wobei der Wert des Widerstandes R durch denselben Faktor dividiert wird. Um die n Verbindungen mit den n angesteuerten Schaltungen C 1 bis Cn zu vermeiden, werden die n Ausgangsdioden STA 1 bis STAn der Schaltung CRA in die Nähe des Eingangs der jeweiligen angesteuerten Schaltung verlagert. Das Ansteuersignal wird somit durch einen einzigen Anschluß verteilt. Dies ist die im Stand der Technik verwendete Lösung, die in Fig. 1B dargestellt ist.
Eine Lösung, bei welcher die Dioden nicht verlagert würden, sondern die n Eingänge der angesteuerten Schaltungen mit dem Steueranschluß verbunden würden, ist aus verschiedenen Gründen nicht anwendbar. Insbesondere würden dann alle Basis-Emitter-Übergänge der anzusteuernden Schaltungen parallel liegen, und wenn eine geringfügige Abweichung zwischen den Basis-Emitter-Spannungen dieser Schaltungen auftritt, beispielsweise wegen unvollkommender Gleichheit der Transistoren der integrierten Schaltung, einer Impedanzdifferenz an den Emitter-Masse-Verbindungen oder eines unterschiedlichen Stromwertes, so ergibt sich, daß bestimmte Schaltungen an ihrem Ausgang nicht das logische Nullpotential aufweisen würden. Diese verschiedenen Gründe sind in der Literatur als "Hogging-Effekt" bekannt.
Die oben beschriebenen Lösungen nach dem Stand der Technik sind mit folgenden Mängeln behaftet:
- Zur Gewährleistung des logischen Nullpegels muß die Ansteuerschaltung die n Ströme der angesteuerten Zellen über eine relativ lange Verbindung liefern (n in der Größenordnung von 200 bis 1000), so daß diese auch sehr breit sein muß, um den Spannungsabfall zu vermindern, der sich durch den bereits geringen Logiksprung der STL-Logikschaltung ergibt, woraus ein großer Oberflächenbedarf und eine hohe Störkapazität resultieren;
- die verlagerten Dioden ST benötigen einzelne Isolierkästchen, was ebenfalls zu einem Oberflächenverlust und einer sehr großen Störkapazität (das n-fache der Kapazität Kästchen/Substrat) an der Ansteuerleitung führt;
- die gesamte Störkapazität (Metallisierung und Dioden) an der Leitung kann nur durch den elementaren Strom der einzigen Schaltung (im schlimmsten Falle, wo n - 1 Eingänge auf Logikpegel Null liegen), deren Eingang auf Logikpegel 1 liegt, aufgeladen werden, wodurch sich eine beträchtliche Verzögerung im Übergang 0/1 ergibt;
- im schlimmsten Falle, wenn n - 1 Eingänge im Logikzustand 0 sind, werden die in Sperrichtung der n - 1 verlagerten Dioden fließenden Störströme von dem Nutzstrom des einzigen Eingangs im Zustand "1" abgeleitet; da die Dioden ST einen niedrigen Schwellwert aufweisen, sind die in Sperrichtung fließenden Ströme bei 150°C besonders hoch;
- da der Eingangsstrom der Ansteuerschaltung ein Viertel des Ausgangsstroms beträgt, der das n-fache des elementaren Stromes ist, müssen mehrere Ansteuerschaltungen in Kaskade angeordnet werden, bevor die Ansteuerung über eine einzige Elementarschaltung durchgeführt werden kann, wodurch sich ein erhöhter Flächenbedarf, ein zusätzlicher Stromverbrauch und eine größere Ausbreitungszeit ergeben.
Wegen der oben beschriebenen Mängel ist die direkte Ansteuerung einer großen Anzahl von STL-Torschaltungen (200 bis 1000) im Parallelbetrieb mit diesem Verfahren sehr schwierig, wenn nicht unmöglich. Bei bestimmten Logik-Archtitekturen, beispielsweise vom Pipeline-Typ, die in zunehmendem Maße angewendet werden, zieht die Parallelität der Berechnungen die parallele Ansteuerung für die Folgeabläufe nach sich, woraus sich die Notwendigkeit ergibt, eine große Anzahl von Logik-Torschaltungen durch dasselbe Signal (beispielsweise Register-Taktsignal) anzusteuern.
Der Erfindung liegt die Aufgabe zugrunde, die oben angegebene Forderung auf einfache Weise bei geringem Oberflächenbedarf für die integrierte Schaltung zu erfüllen.
Gemäß der Erfindung ist eine Steuerschaltung zur parallelen Ansteuerung einer großen Anzahl von STL-Logikschaltungen vorgesehen, wobei diese Schaltungen jeweils einen Transistor, eine erste Schottky-Diode zwischen der Basis und dem Kollektor dieses Transistors, zweite, mit dem Kollektor dieses Transistors verbundene Schottky-Dioden, einen mit der Basis des Transistors verbundenen Eingangsanschluß, mit den zweiten Schottky-Dioden verbundene Ausgangsanschlüsse, einen Speiseanschluß, der über einen Widerstand mit der Basis des Transistors verbunden ist, und einen mit dem Emitter des Transistors verbundenen Masseanschluß aufweisen, und wobei die Speiseanschlüsse der parallel liegenden Schaltungen mit der Speisequelle über eine Schalteinrichtung verbunden sind, welche durch das Logiksignal gesteuert wird, das an die anderen Schaltungen angelegt werden soll, wobei ferner die Eingangsanschlüsse dieser Schaltungen mit den Ausgangsanschlüssen von anderen STL-Schaltungen verbunden sind.
Bei einer besonderen Ausführungsform der Erfindung liefert die Schalteinrichtung in einem ersten Zustand die normierte Speisespannung der STL-Schaltungen und in einem zweiten Zustand eine Spannung, deren Potential dem Massepegel nahekommt.
Bei einer weiteren Ausführungsform der Erfindung ist die Schalteinrichtung mit der die normierte Spannung liefernden Spannungsquelle verbunden und weist eine zweite Spannungsquelle auf, die eine höhere Spannung liefert, wobei sie mit Einrichtungen versehen ist, die in dem ersten Zustand eine Spannung liefern, die durch Kompensation der Spannungsabfälle an den Transistoren der Schaltung genau gleich der normierten Spannung aus der Spannungsquelle ist.
Bei einer weiteren Ausführungsform der Erfindung weist die Schalteinrichtung auf:
- wenigstens eine Eingangs-Schottky-Diode;
- einen ersten Eingangs-Schottky-Transistor;
- einen zweiten Schottky-Transistor, dessen Basis mit dem Emitter des ersten Schottky-Transistors verbunden ist, dessen Emitter mit Masse verbunden ist und dessen Kollektor mit einem Ausgangsanschluß verbunden ist; und
- zwei Transistoren in Darlington-Schaltung zwischen der zweiten Speisequelle und dem genannten Ausgangsanschluß, wobei die Basis des ersten diesen zwei Transistoren einerseits mit dem Kollektor des ersten Schottky-Transistors und andererseits über einen Vorspannwiderstand mit der zweiten Speisequelle sowie über zwei Dioden mit der ersten Speisequelle verbunden ist, welche die genannte normierte Versorgungsspannung liefert.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen und aus der Zeichnung, auf die Bezug genommen wird. In der Zeichnung zeigen:
Fig. 1A das Schaltbild einer herkömmlichen STL-Schaltung;
Fig. 1B das Schaltbild für die herkömmliche Parallelanordnung einer großen Anzahl von STL-Schaltungen;
Fig. 2 eine Ansteuerschaltung zur parallelen Ansteuerung einer großen Anzahl von STL-Schaltungen gemäß einer Ausführungsform der Erfindung; und
Fig. 3 eine Ausführungsvariante des Eingangskreises bei der erfindungsgemäßen Ansteuerschaltung.
Bei der Ausführungsform nach Fig. 2 liegt eine große Anzahl von STL-Schaltungen C 1, C 2 . . . C j parallel nebeneinander, wobei diese Schaltungen lediglich als Blöcke mit einem Eingang E, einem Speiseanschluß A und einem Ausgang S gezeigt sind, wobei es sich versteht, daß jede dieser Schaltungen normalerweise bis zu vier Ausgänge aufweist. Diese Ausgänge sind mit weiteren Schaltungen in einer Kette verbunden, die ihrerseits individuell gespeist werden. Die Eingänge E sind mit dem Ausgang weiterer STL-Schaltungen verbunden.
Der Erfindungsgedanke besteht darin, die Parallelschaltung der STL-Schaltungen C 1, C 2 . . . C j dadurch zu gewährleisten, daß ihre Speisespannung geschaltet wird, anstatt auf ihre Eingangsanschlüsse E einzuwirken. Dieser Erfindungsgedanke läßt sich zwar aus den obigen Erörterungen ableiten, jedoch ist er mit üblichen Maßnahmen auf dem Gebiet der Ansteuerung von Logikschaltungen nicht vereinbar. Während nämlich bei den Schaltungen C in Fig. 2 die Anschlüsse E, A und S (Eingangs-, Speise- und Ausgangsanschlüsse) angegeben sind, werden bei der herkömmlichen Auslegung von Logikschaltungen gewöhnlich nur die Eingangs- und Ausgangsanschlüsse betrachtet, und weder die Speiseanschlüsse noch die Masseanschlüsse werden angegeben, da diese gewöhnlich als unvermeidbare Bestandteile angesehen werden, die mit bestimmten und konstanten Potentialen verbunden werden.
Gemäß der Erfindung werden aber die Speiseanschlüsse A der parallel liegenden Schaltungen mit einer einzigen Speisequelle verbunden, welche im Zustand hohen Pegels die Speisespannung VCC liefert, welche an alle anderen STL-Schaltungen des Logiknetzwerks angelegt wird, das die parallel liegenden Schaltungen enthält. Zu diesem Zweck ist die Steuerschaltung mit zwei Speisequellen verbunden, einer ersten Speisequelle VCC, die für die Speisung aller STL-Schaltungen des Netzwerks vorgesehen ist und gewöhnlich eine Spannung in der Größenordnung von 2 V liefert, und eine zweite Versorgungsspannung V 2, die ein höheres Potential als die Speisequelle VCC liefert, beispielsweise von 5 V. Diese Speisespannung V 2 ist bei einer herkömmlichen STL-Struktur bereits verfügbar, denn sie dient dort zur Versorgung der Eingangs/Ausgangs-Schnittstellen.
Die Ansteuerschaltung nach Fig. 2 enthält einen Eingang 10, der mit dem Ausgang einer oder mehrerer STL-Schaltungen 11 verbunden ist, wovon der Eingangsanschluß E über eine Schottky-Diode 12 vom Typ ST ein Ansteuersignal empfängt, das beispielsweise und bei zahlreichen Anwendungen ein Rechtecksignal ist. Der Speiseanschluß A der Schaltung 11 empfängt die Spannung VCC (bzw. V 1), während der Ausgangsanschluß mit einem Schottky-Transistor 13 verbunden ist, d. h. einem Transistor, der durch die Parallelschaltung eines herkömmlichen bipolaren Transistors mit einer Diode SP gebildet ist, wie der Transistor einer STL-Schaltung. Der Emitter dieses Transistors 13 ist mit der Basis eines Schottky-Transistors 14 verbunden, dessen Emitter mit Masse und dessen Kollektor mit dem gemeinsamen Steueranschluß 15 für alle Speiseanschlüsse der Schaltungen C 1, C 2 . . . C j verbunden ist. Die Basis des Transistors 14 ist ferner über einen Schaltkreis, der einen Widerstand 16 in Reihe mit einer Schottky-Diode 17 enthält, mit Masse verbunden. Die Basis des Transistors 13 ist mit der Speisespannung V 2 über einen Polarisationswiderstand 18 verbunden, während sein Kollektor über einen Widerstand 19 mit dieser Speisespannung V 2 verbunden ist. Der Kollektor des Transistors 13 ist ferner mit der Basis eines NPN-Transistors 20 verbunden, der mit einem weiteren NPN-Transistor 21 in Darlington-Schaltung angeordnet ist, so daß also die Kollektoren der Transistoren 20 und 21 miteinander verbunden und mit der Speisespannung V 2 verbunden sind, während der Emitter des Transistors 20 mit der Basis des Transistors 21 verbunden ist. Der Emitter des Transistors 21 ist mit dem gemeinsamen Anschluß 15 für die Versorgung der parallel angesteuerten Schaltungen verbunden. Der Emitter und die Basis des Transistors 20 sind durch eine Schottky-Diode 22 entkoppelt. Die Reihenschaltung eines Widerstandes 23 mit einer Schottky- Diode 24 zwischen der Basis und dem Emitter des Transistors 21 verhindert die Sättigung dieses Transistors. Die Basis des Transistors 20 ist ferner über zwei in Reihe geschaltete Dioden 25, 26 mit der Speisequelle V 1 verbunden, wobei diese Dioden durch Basis-Emitter- Übergänge von bipolaren NPN-Transistoren gebildet sind, deren Basis- und Kollektorelektroden kurzgeschlossen sind. Der Mittelpunkt dieser zwei Dioden 25, 26 ist über einen Widerstand 27 mit der Speisequelle V 2 verbunden.
In einem ersten Zustand ist der Transistor 14 leitend, und der Anschluß 15 befindet sich auf einem Potential, das sich durch das Massepotential plus einer Spannung in der Größenordnung von 0,2 V ergibt. Im anderen Zustand sind die Transistoren 20 und 21 leitend. Um das Potential am Anschluß 15 zu bestimmen, wird angenommen, daß dieses Potential gleich dem Potential an der Basis des Transistors 20 ist, vermindert um die Basis-Emitter- Spannungsabfälle in den Transistoren 20 und 21 (VBE 20 + VBE 21). Dieses Potential an der Basis des Transistors 20 ist seinerseits gleich dem Potential V 1 (oder VCC) plus dem Potentialabfall in den Dioden 25 und 26 (VBE 25 + VBE 26). Der Anschluß 15 liegt also auf dem Potential V 1 + VBE 26 + VBE 25 - VBE 20 - VBE 21, woraus sich ergibt, daß in erster Näherung die verschiedenen Spannungen VBE gleich sind, und zwar im wesentlichen genau gleich dem Potential V 1, bei dem es sich um das Potential VCC handelt, welches an sämtliche Speiseanschlüsse der Schaltungen des Netzwerks angelegt wird, das die parallel liegenden Schaltungen C 1, C 2 . . . C j enthält.
Durch die Erfindung werden die Schwierigkeiten behoben, die oben zum Stand der Technik erörtert wurden. Ausgehend von einem einzigen Anschluß 15 der Ansteuerschaltung kann nämlich eine einzige Verbindung zu allen Speiseanschlüssen der im Parallelbetrieb anzusteuernden Schaltungen vorgesehen werden. Da der logische Nullpegel durch das Fehlen der Speisespannung der angesteuerten Torschaltungen gebildet ist, tritt dann keinerlei Stromfluß in der Ansteuerleitung auf, wodurch gleichzeitig das Problem der Spannungsabfälle gelöst wird. Für den Logikpegel 1 tritt zwar ein Spannungsabfall in dem Leiter auf, der vom Anschluß 15 zu einer der entfernt liegenden Schaltungen führt, jedoch ist dies von geringer Bedeutung, denn dieser Spannungsabfall muß mit der Speisespannung VCC von etwa 2 V verglichen werden, während bei den herkömmlichen Schaltungsanordnungen Spannungsunterschiede von 200 mV an die Eingangsanschlüsse E angelegt werden und ein Spannungsabfall von beispielsweise 50 mV in den Leitern bereits von größter Bedeutung sein kann.
Durch die erfindungsgemäße Ausbildung der Ansteuerschaltung wird es ferner ermöglicht, die Schnelligkeit einer STL-Schaltung nur unwesentlich zu beeinträchtigen. Bei einem Schaltvorgang beträgt nämlich unabhängig von der Anzahl der parallel liegenden Torschaltungen die Verzögerung zwischen der Ansteuerung und dem Ausgangssignal nur etwa 2 Nanosekunden für die Ansteuerschaltung, was der Verzögerung von zwei in Reihe liegenden STL-Schaltungen entspricht und weniger ist als im Falle der herkömmlichen Kaskadierung bei einer größeren Anzahl von Torschaltungen. Zur Ansteuerung von 43 = 64 Torschaltungen müssen beispielsweise nach herkömmlicher Technik drei in Reihe liegende Stufen vorgesehen sein (Ausbreitungszeit in der Größenordnung von 3 ns), während für 44 = 256 Torschaltungen vier in Reihe liegende Stufen vorgesehen werden müssen (woraus sich eine Ausbreitungszeit in der Größenordnung von 4 ns ergibt).
Ein weiterer Vorteil der Erfindung besteht darin, daß der Stromverbrauch nicht merklich zunimmt, obwohl eine Speisespannung V 2 von etwa 5 V zusätzlich zur üblichen Speisespannung VCC von etwa 2 V vorgesehen ist. Ein Stromverbrauch unter der Spannung V 2 findet nämlich nur während der Zustände hohen Pegels der parallel liegenden Schaltungen statt, also nur während der Hälfte der Zeit, wenn übliche Anwendungen mit Steuertakt vorgesehen sind.
Ein weiterer Vorteil der Erfindung besteht darin, daß die Ansteuerschaltung selbst durch Ketten von STL-Logikschaltungen angesteuert werden kann, um eingangsseitige Logikfunktionen auszuführen. Der Eingangsteil der Schaltung nach Fig. 2 kann beispielsweise durch die Schaltung nach Fig. 3 ersetzt werden, welche nacheinander die Funktionen AND und OR durchführt, woraufhin die Ansteuerschaltung ihrerseits eine Invertierung bzw. Negierung durchführt. Die Durchführung der AND-Funktionen wird von der Gesamtheit der parallel liegenden STL- Schaltungen wahrgenommen, deren Ausgänge, beispielsweise 11 1 und 11 2 für eine erste AND-Schaltung und 11 3 sowie 11 4 für eine zweite AND-Torschaltung, verbunden sind. Für die OR-Funktion werden zwei Transistoren 13 1 und 13 2 verwendet, die dem Transistor 13 analog sind und deren Basiselektroden 10 1 und 10 2 über einen Widerstand 18 1 bzw. 18 2, die dem Widerstand 18 entsprechen, mit der Speisespannung V 2 verbunden sind. Die Kollektoren sind über einen Widerstand 19 mit der Speisespannung V 2 verbunden, während die Emitter mit der Basis des Transistors 14 verbunden sind. Die Einfachheit einer solchen OR-Torschaltung ist beachtenswert, da ihre direkte Verwirklichung durch eine herkömmliche STL-Logik nicht möglich ist.

Claims (6)

1. Steuerschaltung zur parallelen Ansteuerung einer großen Anzahl von STL-Logikschaltungen, die jeweils einen Transistor (T), eine erste Schottky-Diode (SP), welche zwischen Basis und Kollektor dieses Transistors geschaltet ist, zweite, mit dem Kollektor dieses Transistors verbundene Schottky-Dioden (ST 1 . . . ST 4), einen mit der Basis des Transistors verbundenen Eingangsanschluß (E), Ausgangsanschlüsse (S 1 . . . S 4), die mit den zweiten Schottky-Dioden (ST) verbunden sind, einen Speiseanschluß (A), der über einen Widerstand (R) mit der Basis des Transistors verbunden ist, und einen mit dem Emitter des Transistors verbundenen Masseanschluß aufweisen, dadurch gekennzeichnet, daß die Speiseanschlüsse (A) der parallel angeordneten Schaltungen mit der Speisequelle über eine Schalteinrichtung verbunden sind, die durch das Logiksignal gesteuert wird, das an die anderen Schaltungen anzulegen ist.
2. Ansteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteinrichtung in einem ersten Zustand die normierte Speisespannung (VCC) der STL-Schaltungen liefert und in einem zweiten Zustand eine Spannung liefert, deren Pegel dem Massepotential nahekommt.
3. Ansteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Schalteinrichtung eine erste Spannungsquelle (VCC) umfaßt, welche die normierte Spannung liefert, und eine zweite, eine höhere Spannung (V 2) liefernde Spannungsquelle sowie Mittel (20, 21, 25, 26) enthält, um im ersten Zustand eine Spannung zu liefern, die durch Kompensation der Spannungsabfälle der Transistoren der Schaltung genau gleich der Spannung der die normierte Spannung liefernden Spannungsquelle ist.
4. Ansteuerschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schalteinrichtung ihrerseits durch wenigstens eine STL-Schaltung (11) angesteuert wird.
5. Ansteuerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Schalteinrichtung durch eine Gruppe von STL-Schaltungen (11 1 . . . 11 4) angesteuert wird, die so zusammengeschaltet sind, daß sie ein Logiknetzwerk mit der gewünschten Funktion bilden.
6. Ansteuerschaltung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Schalteinrichtung enthält:
- wenigstens eine Eingangs-Schottky-Diode (11);
- einen ersten Eingangs-Schottky-Transistor (13);
- einen zweiten Schottky-Transistor (14), dessen Basis mit dem Emitter des ersten Schottky-Transistors verbunden ist, dessen Emitter mit Masse und dessen Kollektor mit einem Ausgangsanschluß (15) verbunden ist; und
- zwei Transistoren (20, 21) in Darlington-Schaltung zwischen der zweiten Spannungsquelle (V 2) und dem Ausgangsanschluß (15), während die Basis des zweiten (20) dieser beiden Transistoren:
mit dem Kollektor des ersten Schottky-Transistors (13),
mit der zweiten Spannungsquelle (V 2) über einen Polarisationswiderstand (19) und
mit der ersten Speisequelle (VCC), welche die normierte Speisespannung (VCC) liefert, über zwei Dioden (25, 26) verbunden ist.
DE19863636842 1985-10-29 1986-10-29 Steuerschaltung zur parallelen ansteuerung einer grossen anzahl von stl-logikschaltungen Withdrawn DE3636842A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8516048A FR2589296B1 (fr) 1985-10-29 1985-10-29 Circuit de commande en parallele d'un grand nombre de cellules logiques de type stl

Publications (1)

Publication Number Publication Date
DE3636842A1 true DE3636842A1 (de) 1987-04-30

Family

ID=9324305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863636842 Withdrawn DE3636842A1 (de) 1985-10-29 1986-10-29 Steuerschaltung zur parallelen ansteuerung einer grossen anzahl von stl-logikschaltungen

Country Status (4)

Country Link
US (1) US4728824A (de)
JP (1) JPS62105527A (de)
DE (1) DE3636842A1 (de)
FR (1) FR2589296B1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281120A (ja) * 1985-10-03 1987-04-14 Fujitsu Ltd 半導体装置
JPS6378617A (ja) * 1986-09-22 1988-04-08 Mitsubishi Electric Corp バイポ−ラ論理回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999080A (en) * 1974-12-23 1976-12-21 Texas Instruments Inc. Transistor coupled logic circuit
US4037115A (en) * 1976-06-25 1977-07-19 Bell Telephone Laboratories, Incorporated Bipolar switching transistor using a Schottky diode clamp
GB1572797A (en) * 1977-01-05 1980-08-06 Texas Instruments Ltd High speed high density logic
NL7712649A (nl) * 1977-11-17 1979-05-21 Philips Nv Geientegreerde schakeling.
US4330723A (en) * 1979-08-13 1982-05-18 Fairchild Camera And Instrument Corporation Transistor logic output device for diversion of Miller current
JPS58131817A (ja) * 1982-01-29 1983-08-05 Matsushita Electric Ind Co Ltd 電力制御機能回路

Also Published As

Publication number Publication date
FR2589296B1 (fr) 1987-11-27
FR2589296A1 (fr) 1987-04-30
US4728824A (en) 1988-03-01
JPS62105527A (ja) 1987-05-16

Similar Documents

Publication Publication Date Title
DE2414917C2 (de) Leseverstärker
DE3743969C2 (de)
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE2458848C2 (de) Speicheranordnung
DE69027240T2 (de) Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last
DE2556831C2 (de) Matrixspeicher und Verfahren zu seinem Betrieb
DE2509530C2 (de) Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
DE4330778A1 (de) Speicherzellenschaltung
DE2616641A1 (de) Schaltung zur spannungserhoehung
DE1817510A1 (de) Monolythischer Halbleiterspeicher
DE69016962T2 (de) Dynamische Isolierschaltung für integrierte Schaltungen.
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE3880239T2 (de) Verstärkerschaltung die eine Lastschaltung enthält.
DE2510604A1 (de) Integrierte digitalschaltung
DE1762172B2 (de) Verknuepfungsschaltung mit stromuebernahmeschaltern
DE2430126A1 (de) Hybride transistorschaltung
DE68911809T2 (de) Integrierbare, aktive Diode.
DE2421988C2 (de) Analogspannungsschalter
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE3501274C2 (de)
DE2657293A1 (de) Transistorschaltung
EP0078335A1 (de) Verfahren zum Lesen eines Halbleiterspeichers
DE1287128B (de) Logische Schaltung mit mehreren Stromlenkgattern

Legal Events

Date Code Title Description
8141 Disposal/no request for examination