DE3625612C2 - Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur - Google Patents

Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur

Info

Publication number
DE3625612C2
DE3625612C2 DE3625612A DE3625612A DE3625612C2 DE 3625612 C2 DE3625612 C2 DE 3625612C2 DE 3625612 A DE3625612 A DE 3625612A DE 3625612 A DE3625612 A DE 3625612A DE 3625612 C2 DE3625612 C2 DE 3625612C2
Authority
DE
Germany
Prior art keywords
values
overflow
bits
processed
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3625612A
Other languages
English (en)
Other versions
DE3625612A1 (de
Inventor
John Armer
Erwin Johann Wittmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of DE3625612A1 publication Critical patent/DE3625612A1/de
Application granted granted Critical
Publication of DE3625612C2 publication Critical patent/DE3625612C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905Exception handling
    • G06F7/4991Overflow or underflow
    • G06F7/49921Saturation, i.e. clipping the result to a minimum or maximum value

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Die Erfindung betrifft eine Schaltungseinrichtung zur digitalen Überlaufkorrektur mit den im Oberbegriff des Anspruchs 1 ange­ gebenen Merkmalen.
Insbesondere handelt es sich um die Korrektur des positiven und negativen Überlaufs, der bei der Verarbeitung von binären Digital­ signalen in einer Festbit-Digitalsignalverarbeitungsschaltung, wie z. B. in einem digitalen Fernsehempfänger, auftritt.
Auf dem Gebiet der Fernsehtechnik sind erhebliche Anstrengungen darauf verwendet worden, das analoge Videosignal zu digitalisieren, die digitalisierten Werte des analogen Videosignals so zu verarbeiten, daß die Farbart- und Leuchtdichtekomponenten getrennt werden, und die Farbartkomponenten in die entsprechenden Modulationsfrequenzbandsignale zu demodulieren, und dann die Digitalwerte in die entsprechenden Analogsignale zurückzuverwandeln, damit diese für die Wiedergabe in der Fernsehbildröhre verwendet werden können. Ein Beweggrund für diese Bemühungen besteht in der Tatsache, daß das Digitalfernsehen eine Anzahl von neuen Merkmalen bietet, wie z. B. Standbildwiedergabe, Mehr­ bildwiedergabe, direkte Zusammenschaltung mit Satellitenantennen­ verstärkern usw. Mit zunehmender Geschwindigkeit und sinkenden Kosten der Digitalschaltungen wird das Konzept des Digitalfernsehens immer nützlicher und attraktiver.
Bei einem Digitalfernsehempfänger wird im allgemeinen das Zweier­ komplement-Binärzahlensystem verwendet, da es die für die Durchführung von arithmetischen Operationen notwendigen Schaltungen vereinfacht (vergleiche z. B. DE 34 18 033 A1). Um eine reine Binärzahl in ihr positives Äquivalent im Zweierkomplement umzuwandeln, wird an die Stelle des nächstwerthöheren Bits eine Null hinzugefügt. Wenn das Negative einer positiven Binärzahl im Zweierkomplement benötigt wird, wird die negative Binärzahl gebildet, indem das Bit einer jeden Stelle der positiven Darstellung komplementiert wird und dann eine 1 dazuaddiert wird. Die Dezimalzahlen und die korrespondierenden Zweierkomplement- Binärzahlen sind zur Illustration in Tabelle 1 dargestellt.
Das werthöchste Bit (MSB) der Zweierkomplement-Binärzahlen gibt das Vorzeichen an. Wenn das MSB eine Null ist, so ist die Zweierkomplement- Binärzahl positiv, ist das MSB jedoch eine 1, so ist die Zweierkomplement-Binärzahl negativ.
Tabelle 1
Ein Vorteil des Zweierkomplementzahlensystems besteht darin, daß die Binärzahlen subtrahiert werden, indem das Zweierkomplement des Subtrahenden zum Minuenden addiert und das Übertragbit nicht berücksichtigt wird. Dadurch sind zusätzliche Schaltungen zur Durchführung von Subtraktionen nicht notwendig. Es kann z. B. anstatt der Subtraktion (10)-(3) eine Addition (10)+(-3) durchgeführt werden. Das heißt
Bei der Verarbeitung von Binärsignalen gibt es Situationen, wo durch Überlauf unbeabsichtigte Vorzeichenwechsel auftreten. Die Datenwortverarbeitungskapazität einer Festbit-Binärdigitalsignal­ verarbeitungsschaltung ist begrenzt. Zum Beispiel kann eine 8-Bit- Digitalsignalverarbeitungsschaltung nur ganze Zahlen zwischen -128 (1000 0000) und +127 (0111 1111) im Zweierkomplement- Binärzahlensystem verarbeiten. Die Überläufe treten auf, wenn die Anzahl der Bits der resultierenden Summe oder des Produkts den Zahlenbereich überschreitet, den die Schaltung bearbeiten kann (z. B. -128 bis +127 beim 8-Bit-Zweierkomplementsystem).
Die Signalüberläufe bei einer Digitalsignalverarbeitungsschaltung können sowohl in positiver wie in negativer Richtung auftreten. Die positiven Überläufe treten z. B. auf, wenn zwei positive 8-Bit- Zahlen im Zweierkomplementsystem addiert werden, so daß eine fehlerhafte 8-Bit-Zahl erzeugt wird. Zum Beispiel
Die negativen Überläufe treten andererseits auf, wenn im Zweierkomplementsystem zwei negative 8-Bit-Zahlen addiert werden, so daß eine fehlerhafte positive 8-Bit-Zahl erzeugt wird. Zum Beispiel
Der Erfindung liegt die Aufgabe zugrunde, eine Überlaufkorrektur­ schaltung zu schaffen, welche bei positivem oder negativem Überlauf im Rahmen des verarbeitbaren Zahlenbereichs soweit wie möglich an den wahren Wert herankommende Näherungswerte liefert.
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weiterbildungen der Erfindung sind im Anspruch 2 gekenn­ zeichnet.
Die erfindungsgemäße Einrichtung zur Überlaufkorrektur ersetzt die fehlerhaften Werte, wenn ein positiver bzw. ein negativer Überlauf aufgetreten ist, durch den positivsten Wert (z. B. 0111 1111 oder +127) bzw. dem negativsten Wert (z. B. 1000 0000 oder -128). Die Einrichtung zur Überlaufkorrektur enthält eine Schaltung zum Erzeugen der geeigneten Ersatzwerte, die veran­ schaulichungshalber ein Paar von miteinander in Serie geschalteten Invertern umfaßt. Das werthöchste Bit (MSB) eines möglicherweise fehlerhaften Wertes wird dem Eingang des ersten Inverters zugeführt. Das Ausgangssignal des ersten Inverters bildet das MSB des Ersatzwertes und wird dem Eingang des zweiten Inverters zugeführt. Das Ausgangssignal des zweiten Inverters wird erweitert, um die wertniedrigsten Bits (LSB) des Ersatzwertes zu bestimmen. Wenn eine Bedingung für einen Überlauffehler entdeckt wird, wird der verarbeitete fehlerhafte Wert durch einen geeigneten Ersatzwert ersetzt.
Gemäß einer alternativen Ausführungsform der Erfindung wird auf den zweiten der beiden Inverter, der als Puffer dient, verzichtet und die LSB's des Ersatzwertes werden direkt durch Erweiterung des MSB des möglicherweise fehlerhaften Wertes erzeugt.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung erläutert. Es zeigt:
Fig. 1 ein Übersichtsblockschaltbild einer Digitalsignalverarbeitungsschaltung mit einer Einrichtung zur Überlaufkorrektur gemäß der Erfindung;
Fig. 2 ein Blockschaltbild der Einrichtung zur Überlaufkorrektur in Fig. 1;
Fig. 3 eine Modifikation der Einrichtung zur Überlaufkorrektur in Fig. 2; und
Fig. 4 ein Blockdiagramm einer Schaltung, die für die Verwendung in der Digitalsignalverarbeitungsschaltung der Fig. 1 geeignet ist, um ein überlaufanzeigendes Steuersignal zu erzeugen.
Fig. 1 zeigt eine Digitalsignalverarbeitungsschaltung 10, bei der über einen Eingangsanschluß 12 eine Sequenz von parallelen binären 8-Bit-Digitalwerten im Zweierkomplementsystem einem Digitalprozessor 20 zugeführt werden. Der Digitalprozessor 20 leistet Signalverarbeitungsoperationen einschließlich arithmetischer Operationen, wie z. B. Addition, Subtraktion usw. Der Digitalprozessor 20 liefert zwei Ausgangssignale: (a) die verarbeiteten 8-Bit-Binärwerte an einem Anschluß 22 und (b) ein 1-Bit-Steuersignal an einem Anschluß 24, das das Vorliegen oder Nichtvorliegen eines Überlaufs bei den verarbeiteten Werten anzeigt. Es sei angemerkt, daß das verarbeitete Eingangssignal am Anschluß 22 und das begleitende Steuersignal am Anschluß 24 beide durch den Taktgeber der Schaltung synchronisiert sind und die gleiche Datenübertragungsgeschwindigkeit aufweisen.
Die verarbeiteten Eingangswerte am Anschluß 22 und das dazugehörige Steuersignal am Anschluß 24 werden einer Überlaufkorrekturschaltung 30 zugeführt. Die Überlaufkorrekturschaltung 30 ersetzt die verarbeiteten 8-Bit-Eingangswerte am Anschluß 22 durch den positivsten Wert (0111 1111 oder +127) bzw. dem negativsten Wert (1000 0000 oder -128), falls eine positive bzw. eine negative Überlaufbedingung auftritt.
Fig. 2 zeigt die Überlaufkorrekturschaltung 30 mit einer auf das werthöchste Bit (MSB) des möglicherweise fehlerhaften Wertes am Anschluß 22 ansprechenden Einrichtung 50 (zweite logische Schaltung), mit der die 8-Bit-Ersatzwerte an einem Ausgangsanschluß 52 derselben erzeugt werden. Die Ersatzwerte erzeugende Einrichtung liefert den positivsten Wert 0111 1111 (d. h. +127 oder 7FHex) bzw. den negativsten Wert 1000 0000 (d. h. -128 oder 80Hex), wenn das MSB eines möglicherweise fehlerhaften Wertes am Anschluß 22 eine "1" bzw. eine "0" ist, wodurch ein positiver oder ein negativer Überlauf angezeigt werden.
Die Ersatzwerte erzeugende Einrichtung 50 enthält ein Paar von miteinander in Serie geschalteten Invertern 54 und 56. Das MSB eines möglicherweise fehlerhaften, verarbeiteten Eingangswertes wird dem Eingang des ersten Inverters 54 zugeführt. Das Ausgangssignal des ersten Inverters 54 bildet das MSB des 8-Bit-Ersatzwertes und wird weiter dem Eingang des zweiten Inverters 56, der als Puffer dient, zugeführt. Das Ausgangssignal des zweiten Inverters 56 wird erweitert, um die sieben wertniedrigsten Bits (LSB) der 8-Bit-Ersatzwerte zu bestimmen. Die Ausgangssignale der beiden Inverter 54 und 56 werden kombiniert, um die 8-Bit-Ersatzwerte (d. h. 7FHex bzw. 80Hex) zu bilden.
Wenn z. B. das MSB eines möglicherweise fehlerhaften verarbeiteten Eingangswertes eine einen positiven Überlauf anzeigende "1" ist, sind die Ausgangssignale des ersten Inverter 54 und des zweiten Inverters 56 eine "0" bzw. eine "1" und der Wert am Ausgangsanschluß 52 ist 0111 1111 (d. h. +127). Andererseits, wenn das MSB eines möglicherweise fehlerhaften verarbeiteten Eingangswertes eine einen negativen Überlauf anzeigene "0" ist, dann ist der Wert am Anschluß 52 1000 0000 (d. h. -128).
Die Überlaufkorrekturschaltung 30 enthält zusätzlich einen Multiplexer 60 mit zwei Eingängen, der auf das überlaufanzeigende Steuersignal am Anschluß 24 anspricht. An einen Eingang des Multiplexers 60 werden die unveränderten, möglicherweise fehlerhaften verarbeiteten Eingangswerte am Anschluß 22 angelegt. Dem anderen Eingang des Multiplexers 60 werden die dazugehörenden Ersatzwerte (7FHex bzw. 80Hex) am Anschluß 52 zugeführt. Falls kein Überlauf vorliegt, gibt der Multiplexer 60 (logischer Schalter) die unveränderten bearbeiteten Eingangswerte an seinen Ausgangsanschluß 32 weiter. Andererseits liefert der Multiplexer 60 die den verarbeiteten Eingangswerten zugeordneten Ersatzwerte (7FHex oder 80Hex) an den Anschluß 32, falls ein Überlauf bei den verarbeiteten Eingangswerten entdeckt wird.
Fig. 3 stellt eine modifizierte Überlaufkorrekturschaltung 30′ dar. In dieser Modifizierung wird auf den zweiten Pufferinverter 56 verzichtet und die sieben LSB's der Ersatzwerte werden direkt erzeugt, indem das MSB der möglicherweise fehlerhaften verarbeiteten Eingangswerte erweitert wird. Die übrige Schaltung der Fig. 3 gleicht der Schaltung der Fig. 2.
Fig. 4 zeigt eine Schaltung 70 zur Erzeugung des überlaufanzeigenden Steuersignals bei der Durchführung einer Addition. Die das Steuersignal erzeugende Schaltung 70, die einen Teil des Digital­ prozessors 20 bildet, kann einfach ein programmierbares logisches Feld sein, dem die Vorzeichen der beiden zu addierenden Zahlen A und B und das Vorzeichen der Summe C zugeführt werden. Das programmierbare logische Feld 70 kann so programmiert werden, daß es an seinem Ausgangsanschluß 24 des überlaufanzeigende Steuersignal liefert, wie in Tabelle 2 dargestellt.
Tabelle 2
Die Einrichtung zur Überlaufkorrektur gemäß der Erfindung erzeugt geeignete Grenzwerte 7FHex und 80Hex als Ersatz für möglicherweise fehlerhafte verarbeitete Eingangswerte, wenn ein positiver bzw. ein negativer Überlauf vorliegt. Die Einrichtung funktioniert nicht nur effektiv, sondern sie benötigt auch nur verhältnismäßig wenige Komponenten und ist daher vergleichsweise kostengünstig.

Claims (2)

1. Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur von möglicherweise fehlerhaften, eine Anzahl von n Bit enthaltenden verarbeiteten Eingangswerten im Zweierkomplementsystem,
gekennzeichnet durch
eine erste logische Schaltung (70) für ein Überlaufsignal, das mit den verarbeiteten Eingangswerten synchron ist und die gleiche Datenübertragungsgeschwindigkeit aufweist und das Vorliegen und das Nichtvorliegen eines Überlaufs bei den verarbeiteten Ein­ gangswerten anzeigt;
eine zweite logische Schaltung (50), welche auf das werthöchste Bit der möglicherweise fehlerhaften verarbeiteten Eingangswerte anspricht, um diesem zugeordnete n Bit enthaltende Ersatzwerte zu erzeugen, und welche einen ersten Inverter (54) enthält, an dessen Eingang das werthöchste Bit der verarbeiteten Eingangswerte gelegt wird und dessen Ausgangssignal das werthöchste Bit der n Bit enthaltenden Ersatzwerte bestimmt, während die n-1 wertniedrigsten Bits der n-Bit enthaltenden Ersatzwerte durch das werthöchste Bit der verarbeiteten Eingangswerte bestimmt wird; und
einen durch das Überlaufsignal gesteuerten logischen Schalter (60) mit zwei Eingängen, dessen einem Eingang unveränderte verarbeitete Eingangswerte und dessen zweitem Eingang die zuge­ ordneten Ersatzwerte zugeführt werden und der an seinem Ausgang je nach dem Vorliegen oder Nichtvorliegen des Überlaufsignals entweder die unveränderten verarbeiteten Eingangswerte oder die zugeordneten Ersatzwerte liefert.
2) Schaltungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite logische Schaltung (50) außerdem einen zweiten Inverter (56), der mit seinem Eingang an den Ausgang des ersten Inverters (54) angeschlossen ist, sowie eine Einrichtung enthält, die das Ausgangssignal des zweiten Inverters zur Bildung der wertniedrigsten Bits der n Bit enthaltenden Ersatzwerte erweitert.
DE3625612A 1985-07-30 1986-07-29 Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur Expired - Fee Related DE3625612C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/760,382 US4722066A (en) 1985-07-30 1985-07-30 Digital signal overflow correction apparatus

Publications (2)

Publication Number Publication Date
DE3625612A1 DE3625612A1 (de) 1987-02-05
DE3625612C2 true DE3625612C2 (de) 1995-07-20

Family

ID=25058943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3625612A Expired - Fee Related DE3625612C2 (de) 1985-07-30 1986-07-29 Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur

Country Status (9)

Country Link
US (1) US4722066A (de)
JP (1) JP2529829B2 (de)
KR (1) KR950006454B1 (de)
CA (1) CA1249666A (de)
DE (1) DE3625612C2 (de)
FR (1) FR2585915B1 (de)
GB (1) GB2178575B (de)
HK (1) HK33494A (de)
SG (1) SG22992G (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3524981A1 (de) * 1985-07-12 1987-01-22 Siemens Ag Anordnung mit einem saettigbaren carry-save-addierer
US4875044A (en) * 1986-12-09 1989-10-17 Sony Corporation Digital limiting circuit
DE3720960A1 (de) * 1987-06-25 1989-01-12 Daimler Benz Ag Vorderwandsaeule eines kraftfahrzeuges
US5047975A (en) * 1987-11-16 1991-09-10 Intel Corporation Dual mode adder circuitry with overflow detection and substitution enabled for a particular mode
JP2565730B2 (ja) * 1988-01-12 1996-12-18 三菱電機株式会社 オーバフロー検出回路
JP2600293B2 (ja) * 1988-06-10 1997-04-16 日本電気株式会社 オーバーフロー補正回路
JP2565555B2 (ja) * 1988-11-07 1996-12-18 株式会社河合楽器製作所 電子楽器の系列累算処理装置
JPH07109976B2 (ja) * 1989-02-23 1995-11-22 エルエスアイ・ロジック株式会社 ディジタルフィルタを用いた演算装置
US5038314A (en) * 1989-11-17 1991-08-06 Digital Equipment Corporation Method and apparatus for correction of underflow and overflow
JP3199371B2 (ja) * 1990-07-30 2001-08-20 松下電器産業株式会社 丸め装置
US5164914A (en) * 1991-01-03 1992-11-17 Hewlett-Packard Company Fast overflow and underflow limiting circuit for signed adder
JPH04309123A (ja) * 1991-04-08 1992-10-30 Nec Corp 冗長2進演算回路
US5218564A (en) * 1991-06-07 1993-06-08 National Semiconductor Corporation Layout efficient 32-bit shifter/register with 16-bit interface
US5440702A (en) * 1992-10-16 1995-08-08 Delco Electronics Corporation Data processing system with condition code architecture for executing single instruction range checking and limiting operations
US5408670A (en) * 1992-12-18 1995-04-18 Xerox Corporation Performing arithmetic in parallel on composite operands with packed multi-bit components
JP3071607B2 (ja) * 1993-06-01 2000-07-31 日本電気株式会社 乗算回路
JPH07168696A (ja) * 1993-10-19 1995-07-04 Mitsubishi Electric Corp 2進数加算器のオーバフロー,アンダフロー処理回路
US5448509A (en) * 1993-12-08 1995-09-05 Hewlett-Packard Company Efficient hardware handling of positive and negative overflow resulting from arithmetic operations
JPH1091395A (ja) * 1996-09-13 1998-04-10 Toshiba Corp プロセッサ
GB2330226B (en) * 1997-08-30 2000-12-27 Lg Electronics Inc Digital signal processor
JP2002063151A (ja) * 2000-08-22 2002-02-28 Mitsubishi Electric Corp マイクロコンピュータ
US7110482B2 (en) 2000-12-29 2006-09-19 Lockheed Martin Corporation Method and apparatus for tracking invalid signals through a digital system
KR100493053B1 (ko) * 2003-02-26 2005-06-02 삼성전자주식회사 디지털 데이터의 포화 처리 장치
JP4714134B2 (ja) * 2006-12-15 2011-06-29 健一 堀田 自転車

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB142913A (en) * 1919-02-11 1920-05-11 Florance Meredith David An improvements in divisible rims for motor car wheels
US2937810A (en) * 1957-06-28 1960-05-24 Bell Telephone Labor Inc Digital computer circuit
US3725687A (en) * 1971-03-04 1973-04-03 Bell Telephone Labor Inc Threshold logic digital filter
US3970833A (en) * 1975-06-18 1976-07-20 The United States Of America As Represented By The Secretary Of The Navy High-speed adder
US4215415A (en) * 1977-09-19 1980-07-29 Nippon Electric Company, Ltd. Recursive digital filter comprising a circuit responsive to first sum and feedback sign bits and second sum sign and integer bits for detecting overflow in the second sum
US4282581A (en) * 1979-10-15 1981-08-04 Sperry Corporation Automatic overflow/imminent overflow detector
JPS5776635A (en) * 1980-10-31 1982-05-13 Hitachi Ltd Floating multiplying circuit
US4430721A (en) * 1981-08-06 1984-02-07 Rca Corporation Arithmetic circuits for digital filters
EP0086851A1 (de) * 1982-02-18 1983-08-31 Deutsche ITT Industries GmbH Überlaufdetektor für algebraische Addierwerke
US4511922A (en) * 1982-10-21 1985-04-16 Rca Corporation Digital television system with truncation error correction
US4589084A (en) * 1983-05-16 1986-05-13 Rca Corporation Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals
AU573246B2 (en) * 1983-08-24 1988-06-02 Amdahl Corporation Signed multiplier
JPS60210084A (ja) * 1984-04-04 1985-10-22 Hitachi Ltd デジタル信号処理回路

Also Published As

Publication number Publication date
DE3625612A1 (de) 1987-02-05
HK33494A (en) 1994-04-22
JP2529829B2 (ja) 1996-09-04
GB8618104D0 (en) 1986-09-03
CA1249666A (en) 1989-01-31
KR870001746A (ko) 1987-03-17
GB2178575B (en) 1989-04-05
SG22992G (en) 1992-05-15
GB2178575A (en) 1987-02-11
KR950006454B1 (ko) 1995-06-15
FR2585915A1 (fr) 1987-02-06
US4722066A (en) 1988-01-26
JPS6248889A (ja) 1987-03-03
FR2585915B1 (fr) 1990-08-31

Similar Documents

Publication Publication Date Title
DE3625612C2 (de) Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur
DE4302898C2 (de) Arithmetische Recheneinheit mit Akkumulierfunktion
DE3784617T2 (de) Digital-analog-wandler.
EP0141127B1 (de) Anordnung zur zweidimensionalen DPCM-Codierung
DE3418033A1 (de) Einrichtung zum symmetrischen runden von binaeren signalen in zweierkomplementdarstellung, insbesondere fuer verschachtelte quadratursignale
DE3503508C2 (de)
DE3419640C3 (de) Nach einem Digitalzitterverfahren arbeitende digitale Signalverarbeitungseinrichtung
DE2913404C2 (de) Digitale Schaltungsanordnung zur Herbeiführung von Darstellungseffekten bei der Wiedergabe von Video- Signalen
DE69223015T2 (de) Umsetzung einer Gleitkommabinärzahl in eine Zweierkomplementbinärzahl
DE3609250A1 (de) Absolutwertkomparator fuer differenzen
DE3303269C2 (de)
DE4444304A1 (de) Verfahren zum Erzeugen eines zusammengesetzten Videobildes
DE69009572T2 (de) Klemmschaltung für ein Digitalsignal.
DE69130553T2 (de) Arithmetisch logische Einheit
DE3644015C2 (de)
DE2826450A1 (de) Verfahren zum steuern der uebertragung digitaler signale
EP0144066B1 (de) Schaltungsanordnung zur schnellen Ermittlung der betragsmässig grössten Differenz von drei binär dargestellten Zahlenwerten
DE69220466T2 (de) Mehrmoden-Videonormauswahlschaltung und Auswahlverfahren
EP0068579B1 (de) Anordnung zur Demodulation eines frequenzmodulierten Eingangssignals
DE69021274T2 (de) Anordnung zum Detektieren von Nulldurchgängen.
DE69423073T2 (de) Schaltung und Verfahren zur Verschiebung und Abrundung
DE2551104A1 (de) Fernseh-faksimile-uebertragungssystem
DE2340913C3 (de) Modulator
DE3822324A1 (de) Vorrichtung zum zerlegen des prioritaetswertes
EP0307512B1 (de) Digitale Daten-Slicer-Schaltung für Teletextsignale

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: RCA LICENSING CORP., PRINCETON, N.J., US

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee