DE3625612C2

DE3625612C2 - Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur

Info

Publication number: DE3625612C2
Application number: DE3625612A
Authority: DE
Inventors: John Armer; Erwin Johann Wittmann
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1985-07-30
Filing date: 1986-07-29
Publication date: 1995-07-20
Anticipated expiration: 2006-07-30
Also published as: DE3625612A1; HK33494A; JP2529829B2; GB8618104D0; CA1249666A; KR870001746A; GB2178575B; SG22992G; GB2178575A; KR950006454B1; FR2585915A1; US4722066A; JPS6248889A; FR2585915B1

Description

Die Erfindung betrifft eine Schaltungseinrichtung zur digitalen Überlaufkorrektur mit den im Oberbegriff des Anspruchs 1 ange gebenen Merkmalen.

Insbesondere handelt es sich um die Korrektur des positiven und negativen Überlaufs, der bei der Verarbeitung von binären Digital signalen in einer Festbit-Digitalsignalverarbeitungsschaltung, wie z. B. in einem digitalen Fernsehempfänger, auftritt.

Auf dem Gebiet der Fernsehtechnik sind erhebliche Anstrengungen darauf verwendet worden, das analoge Videosignal zu digitalisieren, die digitalisierten Werte des analogen Videosignals so zu verarbeiten, daß die Farbart- und Leuchtdichtekomponenten getrennt werden, und die Farbartkomponenten in die entsprechenden Modulationsfrequenzbandsignale zu demodulieren, und dann die Digitalwerte in die entsprechenden Analogsignale zurückzuverwandeln, damit diese für die Wiedergabe in der Fernsehbildröhre verwendet werden können. Ein Beweggrund für diese Bemühungen besteht in der Tatsache, daß das Digitalfernsehen eine Anzahl von neuen Merkmalen bietet, wie z. B. Standbildwiedergabe, Mehr bildwiedergabe, direkte Zusammenschaltung mit Satellitenantennen verstärkern usw. Mit zunehmender Geschwindigkeit und sinkenden Kosten der Digitalschaltungen wird das Konzept des Digitalfernsehens immer nützlicher und attraktiver.

Bei einem Digitalfernsehempfänger wird im allgemeinen das Zweier komplement-Binärzahlensystem verwendet, da es die für die Durchführung von arithmetischen Operationen notwendigen Schaltungen vereinfacht (vergleiche z. B. DE 34 18 033 A1). Um eine reine Binärzahl in ihr positives Äquivalent im Zweierkomplement umzuwandeln, wird an die Stelle des nächstwerthöheren Bits eine Null hinzugefügt. Wenn das Negative einer positiven Binärzahl im Zweierkomplement benötigt wird, wird die negative Binärzahl gebildet, indem das Bit einer jeden Stelle der positiven Darstellung komplementiert wird und dann eine 1 dazuaddiert wird. Die Dezimalzahlen und die korrespondierenden Zweierkomplement- Binärzahlen sind zur Illustration in Tabelle 1 dargestellt.

Das werthöchste Bit (MSB) der Zweierkomplement-Binärzahlen gibt das Vorzeichen an. Wenn das MSB eine Null ist, so ist die Zweierkomplement- Binärzahl positiv, ist das MSB jedoch eine 1, so ist die Zweierkomplement-Binärzahl negativ.

Tabelle 1

Ein Vorteil des Zweierkomplementzahlensystems besteht darin, daß die Binärzahlen subtrahiert werden, indem das Zweierkomplement des Subtrahenden zum Minuenden addiert und das Übertragbit nicht berücksichtigt wird. Dadurch sind zusätzliche Schaltungen zur Durchführung von Subtraktionen nicht notwendig. Es kann z. B. anstatt der Subtraktion (10)-(3) eine Addition (10)+(-3) durchgeführt werden. Das heißt

Bei der Verarbeitung von Binärsignalen gibt es Situationen, wo durch Überlauf unbeabsichtigte Vorzeichenwechsel auftreten. Die Datenwortverarbeitungskapazität einer Festbit-Binärdigitalsignal verarbeitungsschaltung ist begrenzt. Zum Beispiel kann eine 8-Bit- Digitalsignalverarbeitungsschaltung nur ganze Zahlen zwischen -128 (1000 0000) und +127 (0111 1111) im Zweierkomplement- Binärzahlensystem verarbeiten. Die Überläufe treten auf, wenn die Anzahl der Bits der resultierenden Summe oder des Produkts den Zahlenbereich überschreitet, den die Schaltung bearbeiten kann (z. B. -128 bis +127 beim 8-Bit-Zweierkomplementsystem).

Die Signalüberläufe bei einer Digitalsignalverarbeitungsschaltung können sowohl in positiver wie in negativer Richtung auftreten. Die positiven Überläufe treten z. B. auf, wenn zwei positive 8-Bit- Zahlen im Zweierkomplementsystem addiert werden, so daß eine fehlerhafte 8-Bit-Zahl erzeugt wird. Zum Beispiel

Die negativen Überläufe treten andererseits auf, wenn im Zweierkomplementsystem zwei negative 8-Bit-Zahlen addiert werden, so daß eine fehlerhafte positive 8-Bit-Zahl erzeugt wird. Zum Beispiel

Der Erfindung liegt die Aufgabe zugrunde, eine Überlaufkorrektur schaltung zu schaffen, welche bei positivem oder negativem Überlauf im Rahmen des verarbeitbaren Zahlenbereichs soweit wie möglich an den wahren Wert herankommende Näherungswerte liefert.

Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weiterbildungen der Erfindung sind im Anspruch 2 gekenn zeichnet.

Die erfindungsgemäße Einrichtung zur Überlaufkorrektur ersetzt die fehlerhaften Werte, wenn ein positiver bzw. ein negativer Überlauf aufgetreten ist, durch den positivsten Wert (z. B. 0111 1111 oder +127) bzw. dem negativsten Wert (z. B. 1000 0000 oder -128). Die Einrichtung zur Überlaufkorrektur enthält eine Schaltung zum Erzeugen der geeigneten Ersatzwerte, die veran schaulichungshalber ein Paar von miteinander in Serie geschalteten Invertern umfaßt. Das werthöchste Bit (MSB) eines möglicherweise fehlerhaften Wertes wird dem Eingang des ersten Inverters zugeführt. Das Ausgangssignal des ersten Inverters bildet das MSB des Ersatzwertes und wird dem Eingang des zweiten Inverters zugeführt. Das Ausgangssignal des zweiten Inverters wird erweitert, um die wertniedrigsten Bits (LSB) des Ersatzwertes zu bestimmen. Wenn eine Bedingung für einen Überlauffehler entdeckt wird, wird der verarbeitete fehlerhafte Wert durch einen geeigneten Ersatzwert ersetzt.

Gemäß einer alternativen Ausführungsform der Erfindung wird auf den zweiten der beiden Inverter, der als Puffer dient, verzichtet und die LSB's des Ersatzwertes werden direkt durch Erweiterung des MSB des möglicherweise fehlerhaften Wertes erzeugt.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung erläutert. Es zeigt:

Fig. 1 ein Übersichtsblockschaltbild einer Digitalsignalverarbeitungsschaltung mit einer Einrichtung zur Überlaufkorrektur gemäß der Erfindung;

Fig. 2 ein Blockschaltbild der Einrichtung zur Überlaufkorrektur in Fig. 1;

Fig. 3 eine Modifikation der Einrichtung zur Überlaufkorrektur in Fig. 2; und

Fig. 4 ein Blockdiagramm einer Schaltung, die für die Verwendung in der Digitalsignalverarbeitungsschaltung der Fig. 1 geeignet ist, um ein überlaufanzeigendes Steuersignal zu erzeugen.

Fig. 1 zeigt eine Digitalsignalverarbeitungsschaltung 10, bei der über einen Eingangsanschluß 12 eine Sequenz von parallelen binären 8-Bit-Digitalwerten im Zweierkomplementsystem einem Digitalprozessor 20 zugeführt werden. Der Digitalprozessor 20 leistet Signalverarbeitungsoperationen einschließlich arithmetischer Operationen, wie z. B. Addition, Subtraktion usw. Der Digitalprozessor 20 liefert zwei Ausgangssignale: (a) die verarbeiteten 8-Bit-Binärwerte an einem Anschluß 22 und (b) ein 1-Bit-Steuersignal an einem Anschluß 24, das das Vorliegen oder Nichtvorliegen eines Überlaufs bei den verarbeiteten Werten anzeigt. Es sei angemerkt, daß das verarbeitete Eingangssignal am Anschluß 22 und das begleitende Steuersignal am Anschluß 24 beide durch den Taktgeber der Schaltung synchronisiert sind und die gleiche Datenübertragungsgeschwindigkeit aufweisen.

Die verarbeiteten Eingangswerte am Anschluß 22 und das dazugehörige Steuersignal am Anschluß 24 werden einer Überlaufkorrekturschaltung 30 zugeführt. Die Überlaufkorrekturschaltung 30 ersetzt die verarbeiteten 8-Bit-Eingangswerte am Anschluß 22 durch den positivsten Wert (0111 1111 oder +127) bzw. dem negativsten Wert (1000 0000 oder -128), falls eine positive bzw. eine negative Überlaufbedingung auftritt.

Fig. 2 zeigt die Überlaufkorrekturschaltung 30 mit einer auf das werthöchste Bit (MSB) des möglicherweise fehlerhaften Wertes am Anschluß 22 ansprechenden Einrichtung 50 (zweite logische Schaltung), mit der die 8-Bit-Ersatzwerte an einem Ausgangsanschluß 52 derselben erzeugt werden. Die Ersatzwerte erzeugende Einrichtung liefert den positivsten Wert 0111 1111 (d. h. +127 oder 7F_Hex) bzw. den negativsten Wert 1000 0000 (d. h. -128 oder 80_Hex), wenn das MSB eines möglicherweise fehlerhaften Wertes am Anschluß 22 eine "1" bzw. eine "0" ist, wodurch ein positiver oder ein negativer Überlauf angezeigt werden.

Die Ersatzwerte erzeugende Einrichtung 50 enthält ein Paar von miteinander in Serie geschalteten Invertern 54 und 56. Das MSB eines möglicherweise fehlerhaften, verarbeiteten Eingangswertes wird dem Eingang des ersten Inverters 54 zugeführt. Das Ausgangssignal des ersten Inverters 54 bildet das MSB des 8-Bit-Ersatzwertes und wird weiter dem Eingang des zweiten Inverters 56, der als Puffer dient, zugeführt. Das Ausgangssignal des zweiten Inverters 56 wird erweitert, um die sieben wertniedrigsten Bits (LSB) der 8-Bit-Ersatzwerte zu bestimmen. Die Ausgangssignale der beiden Inverter 54 und 56 werden kombiniert, um die 8-Bit-Ersatzwerte (d. h. 7F_Hex bzw. 80_Hex) zu bilden.

Wenn z. B. das MSB eines möglicherweise fehlerhaften verarbeiteten Eingangswertes eine einen positiven Überlauf anzeigende "1" ist, sind die Ausgangssignale des ersten Inverter 54 und des zweiten Inverters 56 eine "0" bzw. eine "1" und der Wert am Ausgangsanschluß 52 ist 0111 1111 (d. h. +127). Andererseits, wenn das MSB eines möglicherweise fehlerhaften verarbeiteten Eingangswertes eine einen negativen Überlauf anzeigene "0" ist, dann ist der Wert am Anschluß 52 1000 0000 (d. h. -128).

Die Überlaufkorrekturschaltung 30 enthält zusätzlich einen Multiplexer 60 mit zwei Eingängen, der auf das überlaufanzeigende Steuersignal am Anschluß 24 anspricht. An einen Eingang des Multiplexers 60 werden die unveränderten, möglicherweise fehlerhaften verarbeiteten Eingangswerte am Anschluß 22 angelegt. Dem anderen Eingang des Multiplexers 60 werden die dazugehörenden Ersatzwerte (7F_Hex bzw. 80_Hex) am Anschluß 52 zugeführt. Falls kein Überlauf vorliegt, gibt der Multiplexer 60 (logischer Schalter) die unveränderten bearbeiteten Eingangswerte an seinen Ausgangsanschluß 32 weiter. Andererseits liefert der Multiplexer 60 die den verarbeiteten Eingangswerten zugeordneten Ersatzwerte (7F_Hex oder 80_Hex) an den Anschluß 32, falls ein Überlauf bei den verarbeiteten Eingangswerten entdeckt wird.

Fig. 3 stellt eine modifizierte Überlaufkorrekturschaltung 30′ dar. In dieser Modifizierung wird auf den zweiten Pufferinverter 56 verzichtet und die sieben LSB's der Ersatzwerte werden direkt erzeugt, indem das MSB der möglicherweise fehlerhaften verarbeiteten Eingangswerte erweitert wird. Die übrige Schaltung der Fig. 3 gleicht der Schaltung der Fig. 2.

Fig. 4 zeigt eine Schaltung 70 zur Erzeugung des überlaufanzeigenden Steuersignals bei der Durchführung einer Addition. Die das Steuersignal erzeugende Schaltung 70, die einen Teil des Digital prozessors 20 bildet, kann einfach ein programmierbares logisches Feld sein, dem die Vorzeichen der beiden zu addierenden Zahlen A und B und das Vorzeichen der Summe C zugeführt werden. Das programmierbare logische Feld 70 kann so programmiert werden, daß es an seinem Ausgangsanschluß 24 des überlaufanzeigende Steuersignal liefert, wie in Tabelle 2 dargestellt.

Tabelle 2

Die Einrichtung zur Überlaufkorrektur gemäß der Erfindung erzeugt geeignete Grenzwerte 7F_Hex und 80_Hex als Ersatz für möglicherweise fehlerhafte verarbeitete Eingangswerte, wenn ein positiver bzw. ein negativer Überlauf vorliegt. Die Einrichtung funktioniert nicht nur effektiv, sondern sie benötigt auch nur verhältnismäßig wenige Komponenten und ist daher vergleichsweise kostengünstig.

Claims

1. Schaltungseinrichtung zur digitalen Signalüberlaufkorrektur von möglicherweise fehlerhaften, eine Anzahl von n Bit enthaltenden verarbeiteten Eingangswerten im Zweierkomplementsystem,
gekennzeichnet durch
eine erste logische Schaltung (70) für ein Überlaufsignal, das mit den verarbeiteten Eingangswerten synchron ist und die gleiche Datenübertragungsgeschwindigkeit aufweist und das Vorliegen und das Nichtvorliegen eines Überlaufs bei den verarbeiteten Ein gangswerten anzeigt;
eine zweite logische Schaltung (50), welche auf das werthöchste Bit der möglicherweise fehlerhaften verarbeiteten Eingangswerte anspricht, um diesem zugeordnete n Bit enthaltende Ersatzwerte zu erzeugen, und welche einen ersten Inverter (54) enthält, an dessen Eingang das werthöchste Bit der verarbeiteten Eingangswerte gelegt wird und dessen Ausgangssignal das werthöchste Bit der n Bit enthaltenden Ersatzwerte bestimmt, während die n-1 wertniedrigsten Bits der n-Bit enthaltenden Ersatzwerte durch das werthöchste Bit der verarbeiteten Eingangswerte bestimmt wird; und
einen durch das Überlaufsignal gesteuerten logischen Schalter (60) mit zwei Eingängen, dessen einem Eingang unveränderte verarbeitete Eingangswerte und dessen zweitem Eingang die zuge ordneten Ersatzwerte zugeführt werden und der an seinem Ausgang je nach dem Vorliegen oder Nichtvorliegen des Überlaufsignals entweder die unveränderten verarbeiteten Eingangswerte oder die zugeordneten Ersatzwerte liefert.

2) Schaltungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite logische Schaltung (50) außerdem einen zweiten Inverter (56), der mit seinem Eingang an den Ausgang des ersten Inverters (54) angeschlossen ist, sowie eine Einrichtung enthält, die das Ausgangssignal des zweiten Inverters zur Bildung der wertniedrigsten Bits der n Bit enthaltenden Ersatzwerte erweitert.