DE69021274T2

DE69021274T2 - Anordnung zum Detektieren von Nulldurchgängen.

Info

Publication number: DE69021274T2
Application number: DE69021274T
Authority: DE
Inventors: Ian Kenneth Stuchbury
Original assignee: Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1989-05-31
Filing date: 1990-05-25
Publication date: 1996-04-04
Anticipated expiration: 2010-05-26
Also published as: JP3207195B2; US5051616A; EP0400730B1; EP0400730A3; GB2232853A; DE69021274D1; GB8912459D0; EP0400730A2; JPH0329511A

Description

Die Erfindung bezieht sich auf eine Anordnung zum Detektieren von Nulldurchgängen und ist insbesondere anwendbar auf eine Anordnung zum Gebrauch bei einem digitalen Videotextdekoder.
Videotextdekoder sind bekannt beispielsweise zum Gebrauch bei Fernsehempfängern zum Empfangen und Dekodieren von Videotextdaten, die als Teil des normalen Fernsehsignals übertragen werden, wobei die Videotextdaten als Textseiten und/oder Graphiken an dem normalen Fernsehschirm wiedergegeben werden. Bisher benutzten Videotextdekoder analoge sowie digitale Verarbeitungstechniken und es wird nun ein völlig digitales System vorgeschlagen, das die digitalen Fernsehempfänger die zur Zeit verfügbar werden, ergänzt.
In einem digitalen Videotextdekoder werden die Videotextdaten, nach dem sie von der normalen Fernsehbildinformation abgetrennt worden sind, mit einer Frequenz abgetastet, die höher ist als die Datenrate und eine der Funktionen, die durchgeführt werden müssen ist herauszufinden aus den abgetasteten Signalen, wo in den Videotextdaten Nulldurchgänge stattgefunden haben. Im wesentlichen was erforderlich ist, ist die Lage der Spitzen und Täler in den Videotextdaten, aber dies wird auf sehr einfache Weise erhalten, wenn bekannt ist, wann die Nulldurchgänge in den Videotextdaten stattgefunden haben.
Es ist nun eine Aufgabe der vorliegenden Erfindung eine Anordnung zum Detektion von Nulldurchgängen zu schaffen, wobei diese Anordnung sich insbesondere zum Gebrauch bei einem digitalen Videotextdekoder eignet.
Nach einem Aspekt der vorliegenden Erfindung wird eine Nulldurchgangsdetektoranordnung geschaffen, die bei aufeinanderfolgenden Abtastwerten eines analogen Signals einsetzbar ist, gekennzeichnet durch Mittel zum Erhalten eines ersten Ausgangs, entsprechend dem Mittelwert von zwei aufeinanderfolgenden Abtastwerten, Mittel zum Vergleichen der Vorzeichen eines der genannten zwei aufeinanderfolgenden Abtastwerte mit dem Vorzeichen des genannten ersten Ausgangs zum Erhalten einer ersten Schätzung der Lage eines Nullübergangs, Mittel zum Schaffen eines zweiten Ausgangs entsprechend dem Mittelwert des genannten ersten Ausgangs und eines der genannten aufeinanderfolgenden Abtastwerte, und weiterhin Mittel zum Vergleichen der Vorzeichen des genannten zweiten Ausgangs und eines selektierten Abtastwert der genannten zwei aufeinanderfolgenden Abtastwerte oder des genannten ersten Ausgangs zum Erhalten einer zweiten Schätzung der Lage des Nulldurchgangs, wobei die genannten ersten und zweiten Schätzungen im wesentlichen die Lage des genannten Nulldurchgangs bestimmen.
Eine derartige Anordnung bietet den Vorteil, wenn sie in integrierter Form ausgebildet ist, das weniger Chipraum beansprucht wird als bei den vorher vorgeschlagenen Anordnung zum Detektieren eines Nulldurchgangs.
Eine bevorzugte Ausführungsform wird gekennzeichnet durch weitere Mittel zum Vergleichen der Vorzeichen zweier aufeinanderfolgender Abtastwerte und zum Erhalten eines Nullübergangslagenausgangs, wenn die genannten Vorzeichen verschieden sind.
Beim Durchführen der Erfindung nach dem obengenannten ersten Aspekt können die Mittel zum Liefern des genannten ersten Ausgangs und des genannten zweiten Ausgangs je einen Addierer enthalten und Mittel zum Halbieren des Ausgangs des genannten Addierers, und der genannte Abtastwert der genannten aufeinanderfolgenden Abtastwerte wird abhängig von der genannten ersten Schätzung selektiert.
Auf bequemliche Weise können Multiplexermittel vorgesehen werden, denen die genannten aufeinanderfolgenden Abtastwerte zugeführt werden zum Erhalten des genannten selektierten Abtastwertes der genannten aufeinanderfolgenden Abtastwerte unter Ansteuerung der genannten ersten Schätzung.
Bei einer Anordnung kann vorgesehen werden, daß die genannten Multiplexermittel zwei Multiplexer enthalten, die je unter Ansteuerung der genannten ersten Schätzung arbeiten, wobei einem der genannten Multiplexer einer der genannten aufeinanderfolgenden Abtastwerte und der genannte erste Ausgang zugeführt wird und wobei dem anderen der genannten Multiplexer der andere der genannten aufeinanderfolgenden Abtastwerte und der genannte erste Ausgang zugeführt wird, wobei der Ausgang der genannten Multiplexer den genannten Mitteln zum Erhalten des genannten zweiten Ausgangs zugeführt werden.
Bei einer alternativen Anordnung kann vorgesehen werden, daß die genannten Multiplexermittel einen ersten Multiplexer enthalten, der unter Ansteuerung der genannten ersten Schätzung arbeitet, wobei dem genannten ersten Multiplexer die genannten zwei aufeinanderfolgenden Abtastwerte zugeführt werden, wobei den genannten Mitteln zum Erhalten des genannten zweiten Ausgangs das Ausgangssignal des genannten ersten Multiplexers und das genannte erste Ausgangssignal zugeführt werden, wobei auf bequemliche Weise vorgesehen ist, daß die genannten Mittel zum Erhalten des genannten zweiten Ausgangs einen weiteren Multiplexer enthalten, der unter der Ansteuerung der genannten ersten Schätzung arbeitet, zum Selektieren des Vorzeichens des genannten ersten Ausgangs oder des Vorzeichens des Ausgangs von dem genannten ersten Multiplexer, wobei der zweite Ausgang in Abhängigkeit von dem Ausgang des genannten weiteren Multiplexers und dem Vorzeichen des genannten zweiten Ausgangs erhalten wird.
Auf vorteilhafte Weise werden die genannten aufeinanderfolgenden Abtastwerte in ihrer komplementärer Form sein, wobei das signifikanteste Bit derselben dem Vorzeichen des betreffenden Abtastwertes entspricht, wobei in diesem Fall die genannten Mittel zum Erhalten der genannten ersten und zweiten Schätzung ein Exklusiv-Oder-Gatter enthalten kann.
Nach einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren geschaffen zum Detektieren eines Nullüberganges zwischen aufeinanderfolgenden Abtastwerten eines analogen Signals, gekennzeichnet durch die Verfahrensschritte bestehend aus der Erzeugung eines ersten Ausgangs entsprechend dem Mittelwert zweier aufeinanderfolgender Abtastwerte, der Erzeugung einer ersten Schätzung der Lage eines Nullüberganges dadurch, daß die Vorzeichen eines der genannten zwei aufeinanderfolgenden Abtastwerte und des genannten ersten Ausgangs miteinander verglichen werden, der Erzeugung eines zweiten Ausgangs entsprechend dem Mittelwert des genannten ersten Ausgangs und eines selektierten Abtastwertes der genannten zwei aufeinanderfolgenden Abtastwerte, und der Erzeugung einer zweiten Schätzung der Lage des Nullübergangs dadurch, daß die Vorzeichen des genannten zweiten Ausgangs und des selektierten Abtastwertes der genannten zwei aufeinanderfolgenden Abtastwerte oder des genannten ersten Ausgangs miteinander verglichen werden und im wesentlichen aus der Bestimmung der Lage des genannten Nullübergangs aus den genannten ersten und zweiten Schätzungen.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen
Fig. 1 eine schematische Darstellung eines abgetasteten analogen Signals in Form einer sinusförmigen Welle, die zur Erläuterung der Wirkungsweise der vorliegenden Erfindung nützlich ist,
Fig. 2 eine Darstellung eines Teils aus Fig. 1 in vergrößerter detaillierter Darstellung,
Fig. 3 ein Blockschaltbild einer Nullübergang-Detektoranordnung nach der Erfindung; und
Fig. 4 ein Blockschaltbild einer verbesserten Ausführungsform der Nullübergang-Detektoranordnung nach Fig. 3.
Fig. 1 zeigt eine analoge Wellenform 1, und zwar in Form einer sinusförmigen Welle, die einem Teil eines von einem Videotextdekoder empfangenen Videotextdatensignal entsprechen könnte. Es wird vorausgesetzt, daß die analoge Wellenform 1 mit einer Rate abgetastet wird, die etwa der doppelten Datenrate des Signals entspricht um aufeinanderfolgende Abtastwerte x0, x1, x2, x3, x4, usw. zu erhalten. Eine typische Videotextdatenrate ist 6,9375 MHz und eine typische Abtastrate kann 13,5 MHz sein, was eine Abtastrate ist, die meistens bei digitalen Fernsehsystemen benutzt wird. Jede Abtastung kann typisch durch eine 7-Bit-Binärzahl in komplementärer Form definiert werden, wobei das signifikanteste Bit (MSB) indikativ für das Vorzeichen des Abtastwertes ist (d.h. positiv oder negativ).
Die Aufgabe der Nulldurchgangsdetektoranordnung ist, zu detektieren, und zwar aus der Tatsache, daß die aufeinanderfolgenden Abtastwerte x0 bis x4, usw. bekannt sind, wo Nulldurchgänge in der analogen Wellenform 1 aufgetreten sind. In Fig. 1 ist ersichtlich, daß ein Nulldurchgang ZC zwischen den Abtastwerten x1 und x2 auftritt und eine Schätzung der Lage des Nulldurchgangs kann dadurch erhalten werden, daß eine gerade Linie 2 zwischen den Abtastwerten x1 und x2 betrachtet wird.
Wenn a1 der Abtastwert bei x1 ist, ist a2 der Abtastwert bei x2, T die Abtastperiode ist und t die Zeitperiode der geschätzten Lage des Nulldurchgangs von der x2 Abtastzeit, dann kann durch gleiche Dreiecke dargelegt werden, daß:
t/T - t = a2/a1
Deswegen ist t = a2T -a2t / a1
und t(a1+a2) = a2T
als Bruchteil der Abtastperiode
t/T = a2 / a1 + a2
Zum Bewerten von t, ist eine Teilung zweier 7-Bit-Zahlen während jeder Abtastperiode erforderlich und obschon dies gemacht werden kann, erfordert es eine wesentliche Menge von Chipfläche, wenn die Nulldurchgangdetektoranordnung in integrierter Form ausgebildet wird.
Bei der Videotextanwendung ist es nur notwendig die Lage eines Nulldurchgangs mit einer Genauigkeit von 4 Bits zu wissen und es ist möglich, eine andere Annäherung auf Basis einer Halbierung der Geradenlinie 2 zwischen den Abtastwerten x1 und x2 in Fig. 1 durchzuführen.
In Fig. 2 ist die Linie 2 aus Fig. 1 in größerem Maßstab dargestellt.
Die Tatsache, daß ein Nulldurchgang aufgetreten ist, läßt sich ermitteln durch einen Vergleich der Vorzeichen der Abtastwerte x1 und x2. Wenn sie ein entgegengesetztes Vorzeichen haben, d.h. das eine ist positiv und das andere ist negativ, dann muß ein Nulldurchgang stattgefunden haben. Wenn sie beide dasselbe Vorzeichen haben, beispielsweise beide positiv oder beide negativ, dann hat kein Nulldurchgang stattgefunden.
Wenn ein Nulldurchgang stattgefunden hat, wie dies in den Figuren 1 und 2 dargestellt ist, dann wird, wenn die Abtastwerte x1 und x2 gemittelt werden, die Linie 2 auf effektive Weise halbiert zum Erhalten des Mittelwertes b4.
Wenn der Wert b4 dann mit den Abtastwerten x1 und x2 verglichen wird, wird ein Vergleich der betreffenden Vorzeichen angeben, daß zwischen b4 und x2 ein Nulldurchgang stattgefunden hat und wenn diese zwei Werte gemittelt werden, wird ein weiterer Mittelwert b6 erhalten.
Der Wert b6 wird dann mit b4 und x2 verglichen. Ein Vergleich der beiden Vorzeichen wird angeben, daß zwischen b6 und b4 ein Nulldurchgang stattgefunden hat und wenn diese zwei Werte gemittelt werden, wird ein weiterer Mittelwert b5 erhalten.
Der Wert von b5 wird danach mit b6 und b4 verglichen. Ein Vergleich der betreffenden Vorzeichen wird angeben, daß zwischen b5 und b6 ein Nulldurchgang stattgefunden hat und wenn diese zwei Werte auf einfache Weise kombiniert werden, wird das Vorzeichen des kombinierten Totals, angeben, ob der Nulldurchgang zwischen b5 und einem weiteren mittleren Punt c6 oder zwischen b6 und c6 stattgefunden hat. Wenn b5 + b6 negativ ist, hat der Nulldurchgang zwischen b5 und c6 stattgefunden, wie dies in Fig. 2 dargestellt ist, während wenn b5 + b6 positiv ist, hat der Nulldurchgang zwischen c6 und b6 stattgefunden.
Auf diese Weise läßt sich die Lage des Nulldurchgangs mit der erforderlichen Genauigkeit ermitteln.
In Fig. 3 der Zeichnung ist auf schematische Weise ein Blockschaltbild einer Nulldurchgangdetektoranordnung dargestellt, die entsprechend der obenstehend beschriebenen Technik arbeitet.
Die in Fig. 3 dargestellte Anordnung besteht grundsätzlich aus drei aufeinanderfolgenden miteinander verbundenen identischen Stufen 3, 4 und 5 mit einer nachfolgenden vereinfachten Endstufe 6.
Die Abtastwerte x1 und x2 aus den Figuren 1 und 2, welche die Form einer 7-Bit-Zahl in komplementärer Form annehmen können, werden als Eingänge der ersten Stufe 3 zugeführt. Das signifikanteste Bit (MSB) jedes der Abtastwerte x1 und x2, die für die betreffenden Vorzeichen indikativ sind (d.h. positiv oder negativ, werden ebenfalls einem Exklusiv-Oder-Gatter G1 zugeführt, wodurch ein Ausgang b4 entsteht, der typisch auf dem logischen Pegel "1" liegt, wenn die Vorzeichen verschieden sind, d.h. es ist ein Nulldurchgang aufgetreten, oder auf einen logischen Pegel "0", wenn die Vorzeichen einander gleich sind, d.h. es hat kein Nulldurchgang stattgefunden.
In der Stufe 3 werden die Abtastwerte x1 und x2 den Eingängen eines Addierers A zugeführt, wo sie kombiniert werden. Die kombinierten Ausgänge werden danach einem Halbierer D zugeführt, der auf bequemliche Weise implementiert ist in dem eine Rechtsverschiebung des kombinierten Ausgangs von dem Addierer A durchgeführt wird, wodurch ein Ausgang b4 entsteht, der der Mittelwert der Abtastwerte x1 und x2 ist, und dem Mittelwert b4 nach Fig. 2 entspricht. Das Vorzeichen (MSB)-Bit des Abtastwertes x1 und das Vorzeichen-(MSB)-Bit des Mittelwertes b4 werden ebenfalls einem Exklusiv-Oder-Gatter G2 zugeführt, wodurch ein Ausgang B3 entsteht und zwar abhängig von den betreffenden Vorzeichen derselben, wobei der Ausgang B3 auf dem logischen Pegel "1" ist, wenn die Vorzeichen verschieden sind oder wobei der logische Pegel "0" ist, wenn die Vorzeichen einander gleich sind.
Ebenso wie zum Erhalten des Ausgangs B3 wird der Ausgang des Exklusiv-Oder-Gatters G2 benutzt um zu selektieren, welcher der Abtastwerte x1 und x2 mit dem Ausgang b4 in der nächsten Stufe 4 der Anordnung benutzt wird. Dies wird dadurch erreicht, daß zwei 7-Bit-Dual-Multiplexer M1 und M2 benutzt werden, wobei dem Multiplexer M1 der Abtastwert x1 und der Mittelwertausgang b4 zugeführt wird und wobei dem Multiplexer M2 der Mittelwertausgang b4 und der Abtastwert x2 zugeführt werden. Die Multiplexer M1 und M2 sind derart ausgebildet, daß wenn der Ausgang D3 den logischen Pegel "1" hat, der Multiplexer M1 den Abtastwert x1 zu der nächsten Stufe 4 weiterleitet und der Multiplexer M2 den Mittelwertausgang b4 zu der nächsten Stufe 4 weiterleitet, während wenn der Ausgang B3 den logischen Pegel "0" hat, der Multiplexer M1 den Mittelwertausgang B4 zu der Stufe 4 weiterleitet und der Multiplexer M2 den Abtastwert x2 zu der nächsten Stufe 4 weiterleitet.
Auf diese Weise werden die Ausgänge der Multiplexer M1 und M2 der Stufe 3 als Eingänge der nächsten Stufe 4 zugeführt, die auf dieselbe Art und Weise wie die Stufe 3 arbeitet und einen Ausgang b2 liefert und zwar von dem Exklusiv-Oder- Gatter G2 und ebenfalls zwei weitere Ausgänge von den Multiplexern M1 und M2.
Diese Ausgänge werden als Eingänge dem Eingang der Stufe 5 zugeführt, die auf dieselbe Art und Weise arbeitet die Stufen 3 und 4 und einen Ausgang B1 liefert und zwar von dem Exklusiv-Oder-Gatter G2 und ebenfalls zwei weitere Ausgänge von den Multiplexern M1 und M2 zu der Endstufe 6 der Anordnung.
Die Endstufe 6 der Anordnung besteht aus einem 7-Bit-Addierer A, der die ihm zugeführten Eingänge kombiniert und das Vorzeichen-(MSB)-Bit des kombinierten Ausganges als weiterer Ausgang B0 liefert.
Es dürfte einleuchten, daß die Nulldurchgangsdetektoranordnung nach Fig. 3 der nach Fig. 2 weitgehend entspricht und es läßt sich auf einfache Weise darlegen, daß die Ausgänge B3, B2, B1 und B0 der Stufen 3, 4, 5 bzw. 6 der Anordnung nach Fig. 3 ein Ausgangswort bilden, das indikativ ist für die Position der Linie 2 nach Fig. 2, daß der Nulldurchgang auftritt. Die untenstehende Tabelle erläutert die jeweiligen Werte des Ausgangswortes für jeden der jeweiligen Teile der Linie 2 nach Fig. 2. Nulldurchgangslage Ausgangswort
Es dürfte einleuchten, daß die Anordnung nach Fig. 3 unter Verwendung der Abtastwerte x1 und x2 aus Fig. 2 beschrieben worden ist, wobei zwischen diesen Abtastwerten ein Nulldurchgang ZC auftritt. Es dürfte einleuchten, daß bei normalem Gebrauch die Anordnung nach Fig. 3 bei jedem aufeinanderfolgenden Paar von abgetasteten Signalen arbeitet, wie bei den Signalen x0, x1; x1, x2; x2, x3; x3, x4; wie in Fig. 1 der Zeichnung dargestellt und das ein Nulldurchgang nicht immer zwischen jedem aufeinanderfolgenden Paar von Abtastwerten auftritt. Um zu gewährleisten, daß ein gültiges Ausgangswort B3, B2, B1, B0 nur dann erhalten wird, wenn ein Nulldurchgang aufgetreten ist, wird der Ausgang B4, der eine Anzeige ist in bezug auf das Vorhandensein eines Nulldurchgangs, benutzt zum Schalten des Ausgangswortes und zum Sperren aller ungültigen Ausgangsworte.
Es dürfte ebenfalls einleuchten, daß obschon die Anordnung nach Fig. 3 in bezug auf 7-Bit-Abtastwerte und ein 4-Bit-Ausgangswort beschrieben worden ist, diese Anordnung geändert werden kann um andere als 7-Bit-Abtastwerte zu akzeptieren und daß abhängig von der erforderlichen Genauigkeit der Nulldurchgangslage mehr oder weniger als die Stufen 3, 4 und 5 benutzt werden könnten. Während die Nulldurchgangsdetektoranordnung, die anhand der Fig. 3 beschrieben wurde, befriedigend arbeitet und relativ einfach als integrierter Schaltung ausgebildet werden kann, macht sie Gebrauch von zwei 7-Bit-Dual-Multiplexern M1 und M2 für jede der Stufen 3, 4 und 5 und es handelt sich dabei um relativ verwickelte Anordnungen, die einen relativ großen Chipraum beanspruchen.
Es dürfte weiterhin einleuchten, daß bei der anhand der Fig. 3 beschriebenen Nulldurchgangsdetektoranordnung der Ausgang des Halbierers D jeder Stufen 3, 4 und 5 immer einem oder beiden Multiplexer M1 und M2 zugeführt wird. In Fig. 4 ist eine Abwandlung der Anordnung nach Fig. 3 dargestellt, die es ermöglicht, daß der 7- Bit-Dual-Multiplexer M1 jeder Stufe nach Fig. 3 durch einen Ein-Bit-Dual-Multiplexer und einige 1-Bit-Gatter ersetzt wird.
In der in Fig. 4 dargestellten Nulldurchgangsdetektoranordnung haben Teile die denen der bereits beschriebenen Anordnung aus Fig. 3 entsprechen, dieselben Bezugszeichen. Bei der Anordnung nach Fig. 4 wird der Ausgang des Halbierers D jeder Stufe unmittelbar mit einem Eingang des Addierers A der nachfolgenden Stufe verbunden. Der Multiplexer M2 jeder der Stufen 3, 4 und 5 wird benutzt zum Selektieren zwischen den Eingängen, die dem Addierer A unter Ansteuerung eines Signals zugeführt wird. Im Falle der Stufe 3 wird der Ausgang B3 des Gatters G2 benutzt zur Steuerung des Multiplexers M2. Im Falle der Stufe 4 wird das Steuersignal über einen Ein-Bit-Dual-Multiplexer M3 der Stufe 3 abgeleitet, der zwischen den Vorzeichen- (MSB)-Bits der dem Addierer A der Stufe 4 unter Ansteuerung des Ausgangs B3 zugeführten Signale selektiert, wobei der Ausgang des Multiplexers M3 der Stufe 3 als Eingang zu dem Exklusiv-Oder-Gatter G2 der Stufe 4 zugeführt wird, wobei dem anderen Eingang derselben das Vorzeichen (MSB)-Bit von dem Ausgang des Halbierers D der Stufe 4 zugeführt wird. Der Ausgang des Exklusiv-Oder-Gatters G2 der Stufe 4 liefert den Ausgang B2 und wird mit dem B3-Ausgang einem weiteren Exklusiv-Oder- Gatter G3 zugeführt, wobei der Ausgang desselben zur Steuerung des Multiplexers M2 der Stufe 4 benutzt wird.
Die Stufe 5 ist auf ähnliche Weise mit der Stufe 4 verbunden.
In der Stufe 6 wird das Vorzeichen-(MSB)-Bit des Ausgangs des Addierers A zusammen mit dem Ausgang des Multiplexers M3 der Stufe 5 einem Exclusiv-Oder-Gatter G4 zugeführt, wobei der Ausgang den Ausgang B0 liefert.
Die Wirkungweise der Fig. 4, wobei das Ausführungsbeispiel nach Fig. 2 als Basis benutzt wird, ist wie folgt:
Der Addierer A und der Halbierer D der Stufe 3 nehmen den Mittelwert der Abtastwerte x1 und x2 zum Liefern eines Ausgangs b4. Das Vorzeichen-(MSB)-Bit von x1 (logischer Pegel "0") und das Vorzeichen-(MSB)-Bit von b4 (logischer Pegel "0") werden dem Exklusiv-Oder-Gatter G2 zugeführt, daß den Ausgang B3 (logischer Pegel "0" liefert. Der Ausgang B3 wird ebenfalls den Multiplexer M2 der Stufe 3 zugeführt, die danach den Abtastwert x2 dem Addierer A der Stufe 4 zuführt. Der Addierer A der Stufe 4 bekommt ebenfalls den Ausgang b4 zugeführt und der Mittelwert von x2 und b4, der dem Wert b6 entspricht, wird von dem Halbierer D der Stufe 4 geliefert.
Das Vorzeichen-(MSB)-Bit jedes Ausgangs von b4 (logischer Pegel "0") und des Ausgangs des Multiplexers M2 (hier x2) (logischer Pegel "1") werden dem Multiplexer M3 der Stufe 3 zugeführt, die durch den Ausgang B3 gesteuert wird (logischer Pegel "0"), und danach das Vorzeichen-(MSB)-Bit von b4 (logischer Pegel "0") selektiert. Der Ausgang des Multiplexers M (logischer Pegel "0") der Stufe 3 wird dem Exklusiv-Oder-Gatter G2 der Stufe 4 zugeführt, zusammen mit dem Vorzeichen- (MSB)-Bit von b6 (logischer Pegel "1"), was den Ausgang B2 (logischer Pegel "1") liefert. Die Ausgänge B3 (logischer Pegel "0") und B2 (logischer Pegel "1") werden dem Exklusiv-Oder-Gatter G3 der Stufe 4 zugeführt, die einen logischen Pegel "1" dem Multiplexer M2 der Stufe 4 zuführt um den Ausgang b4 zu selektieren, der dem Addierer A der Stufe 5 zugeführt wird. Der Addierer A der Stufe 5 bekommt ebenfalls den Ausgang b6 zugeführt und den Mittelwert von b4 und b6, der dem Wert b5 entspricht, wird durch den Halbierer D der Stufe 5 erhalten.
Das Vorzeichen-(MSB)-Bit von b6 (logischer Pegel "1") und b4 (logischer Pegel "0") werden dem Multiplexer M3 der Stufe 4 zugeführt, die durch den Ausgang B2 (logischer Pegel "1") gesteuert wird und daraufhin das Vorzeichen-(MSB)-Bit von b4 (logischer Pegel "0") selektiert. Der Ausgang des Multiplexers M3 (logischer Pegel "0") der Stufe 4 wird dem Exklusiv-Oder-Gatter G2 der Stufe 5 zusammen mit dem Vorzeichen-(MSB)-Bit von B5 (logischer Pegel "0") zugeführt, was den Ausgang B1 (logischer Pegel "0") liefert. Die Ausgänge B2 (logischer Pegel "1") und B1 (logischer Pegel "0") werden dem Exklusiv-Oder-Gatter G3 der Stufe 5 zugeführt, die einen logischen Pegel "1" zu dem Multiplexer M2 der Stufe 5 liefert zum Selektieren des Ausgangs b6, der dem Addierer A der Stufe 6 zugeführt wird. Der Addierer A der Stufe 6 bekommt ebenfalls den Ausgang b5 zugeführt, und in dem Addierer A der Stufe 6 werden b6 und b5 kombiniert und das Vorzeichen-(MSB)-Bit des kombinierten Totals (logischer Pegel "1") wird als Eingang einem Exklusiv-Oder-Gatter G4 der Stufe 6 zugeführt.
Das Vorzeichen-(MSB)-Bit von b5 (logischer Pegel "0") und b6 (logischer Pegel "1") werden dem Multiplexer M3 der Stufe 5 zugeführt, die durch den Ausgang B1 (logischer Pegel "0") gesteuert wird und selektiert das Vorzeichen-(MSB)-Bit von b5 (logischer Pegel "0"), das dem Exklusiv-Oder-Gatter G4 der Stufe 6 zugeführt wird. Das Exklusiv-Oder-Gatter G4 der Stufe 6 liefert den B0 Ausgang (logischer Pegel "1").
Das von den Ausgängen B3, B2, B1 und B0 gelieferte Ausgangswort wird daraufhin 0 1 0 1, was entsprechend der obenstehenden Tabelle bedeutet, daß zwischen den Punkten b5 und c6 auf der Linie 2 in Fig. 2 der Nulldurchgang stattgefunden hat.
Obschon die Nulldurchgangsdetektoranordnungen, die obenstehend beschrieben wurden, zum Gebrauch in digitalen Videotextdekodern beabsichtigt waren, dürfte es einleuchten, daß sie in jedem geeigneten Anwendungsbereich, in dem Nulldurchgänge von abgetasteten Signalen detektiert werden sollen, geeignet sind.

Claims

1. Nulldurchgangsdetektoranordnung, die bei aufeinanderfolgenden Abtastwerten (x1, x2, x3, ...) eines analogen Signals (1) einsetzbar ist, gekennzeichnet durch Mittel (A, D) zum Erhalten eines ersten Ausgangs (b4), entsprechend dem Mittelwert von zwei aufeinanderfolgenden Abtastwerten (x1, x2), Mittel (G2) zum Vergleichen der Vorzeichen eines (x1) der genannten zwei aufeinanderfolgenden Abtastwerte mit dem Vorzeichen des genannten ersten Ausgangs (b4) zum Erhalten einer ersten Schätzung (B3) der Lage eines Nulldurchgangs (ZC), Mittel (A, D) zum Schaffen eines zweiten Ausgangs (b6) entsprechend dem Mittelwert des genannten ersten Ausgangs (b4) und eines der genannten aufeinanderfolgenden Abtastwerte (x1, x2), und weiterhin Mittel (G2) zum Vergleichen der Vorzeichen des genannten zweiten Ausgangs (b6) und eines selektierten Abtastwertes (x1) der genannten zwei aufeinanderfolgenden Abtastwerte (x1, x2) oder des genannten ersten Ausgangs (b4) zum Erhalten einer zweiten Schätzung (B2) der Lage des Nulldurchgangs, wobei die genannten ersten (B3) und zweiten (B2) Schätzungen im wesentlichen die Lage des genannten Nulldurchgangs bestimmen.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie Mittel (G1) aufweist zum Vergleichen der Vorzeichen der genannten zwei aufeinanderfolgenden Abtastwerte (x1, x2) und zum Erhalten eines Ausgangs (B4), der indikativ ist für das Vorhandensein eines Nulldurchgangs, der aufgetreten ist, wenn diese Vorzeichen verschieden sind.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Mittel zum Erhalten des genannten ersten Ausgangs (b4) und des genannten zweiten Ausgangs je einen Addierer (a) und Mittel (D) enthalten zum Halbieren des Ausgangs des genannten Addierers.

4. Anordnung nach Anspruch 1, 2 oder 3, gekennzeichnet durch Multiplexermittel (M1, M2), denen die genannten zwei aufeinanderfolgenden Abtastwerte (x1, x2) zugeführt werdenund zum Liefern des genannten selektierten Abtastwertes der genannten zwei aufeinanderfolgenden Abtastwerte unter Ansteuerung der genannten ersten Schätzung (B3).

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die genannten Multiplexermittel zwei Multiplexer (M1, M2) aufweisen, die je unter Ansteuerung der genannten ersten Schätzung (B3) betrieben werden, wobei einem der genannten Multiplexer (M1) einer der genanten zwei aufeinanderfolgenden Abtastwerte (x1) und der genannte erste Ausgang (b4) zugeführt wird und wobei dem anderen der genannten Multiplexer (M2) der andere der genannten zwei aufeinanderfolgenden Abtastwerte (x2) und der genannte erste Ausgang (b4) zugeführt wird, wobei die Ausgänge der genannten Multiplexer den genannten Mitteln (A, D) zugeführt werden zum Liefern des genannten Ausgangs (b6).

6. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die genannten Multiplexermittel einen ersten Multiplexer (M2) aufweisen, der unter Ansteuerung der genannten ersten Schätzung (B3) betrieben wird, wobei dem genannten ersten Multiplexer die genannten zwei aufeinanderfolgenden Abtastwerte (x1, x2) zugeführt werden, wobei den genannten Mitteln zum Liefern des genannten zweiten Ausgangs (b6) der Ausgang des genannten ersten Multiplexers (M2) und der genannte erste Ausgang (b4) zugeführt wird.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die genannten Mittel zum Liefern der zweiten Schätzung (B2) einen weiteren Multiplexer (M3) aufweist, der unter Ansteuerung der genannten ersten Schätzung (B3) wirksam ist zum Selektieren des Vorzeichens des genannten ersten Ausgangs (b4) oder des Vorzeichens des Ausgangs des genannten ersten Multiplexers (M2), wobei die genannte zweite Schätzung (B2) in Abhängigkeit von dem Ausgang des genannten weiteren Multiplexers (M3) und dem Vorzeichen des genannten zweiten Ausgangs (b6) erhalten wird.

8. Anordnung nach einem der vorstehenden Ansprüche, wobei die aufeinanderfolgenden Abtastwerte in der eine des anderen komplementären Form sind, wobei das signifikanteste Bit desselben dem Vorzeichen des betreffenden Abtastwertes entspricht.

9. Anordnung nach Anspruch 8, wobei die genannten Mittel (G2) zum Liefern der gennnten ersten und zweiten Schätzung je ein Exklusiv-ODER-Gatter aufweisen.

10. Verfahren zum Detektieren eines Nulldurchgangs, der zweischen zwei aufeinanderfolgenden Abtastwerten eines analogen Signals auftritt, gekennzeichnet durch die Verfahrensschritte, bestehend aus der Erzeugung eines ersten Ausgangs entsprechend dem Mittelwert zweier aufeinanderfolgender Abtastwerte, der Erzeugung einer ersten Schätzung der Lage eines Nulldurchgangs dadurch, daß die Vorzeichen eines der genannten zwei aufeinanderfolgenden Abtastwerte und des genannten ersten Ausgangs miteinander verglichen werden, der Erzeugung eines zweiten Ausgangs entsprechend dem Mittelwert des genannten ersten Ausgangs und eines selektierten Abtastwertes der genannten zwei aufeinanderfolgenden Abtastwerte, und der Erzeugung einer zweiten Schätzung der Lage des Nulldurchgangs dadurch, daß die Vorzeichen des genannten zweiten Ausgangs und des selektierten Abtastwertes der genannten zwei aufeinanderfolgenden Abtastwerte oder des genannten ersten Ausgangs miteinander verglichen werden und im wesentlichen aus der Bestimmung der Lage des genannten Nulldurchgangs aus den genannten ersten und zweiten Schätzungen.

11. Verfahren nach Anspruch 10, wobei weiterhin die Vorzeichen der genannten zwei aufeinanderfolgenden Abtastwerte miteinander verglichen werden und ein Ausgang geliefert wird, der indikativ ist für das Vorhandensein eines stattgefundenen Nullduchgangs, wenn die genannten Vorzeichen verschieden sind.