JPH07109976B2 - ディジタルフィルタを用いた演算装置 - Google Patents
ディジタルフィルタを用いた演算装置Info
- Publication number
- JPH07109976B2 JPH07109976B2 JP1041893A JP4189389A JPH07109976B2 JP H07109976 B2 JPH07109976 B2 JP H07109976B2 JP 1041893 A JP1041893 A JP 1041893A JP 4189389 A JP4189389 A JP 4189389A JP H07109976 B2 JPH07109976 B2 JP H07109976B2
- Authority
- JP
- Japan
- Prior art keywords
- transversal filter
- filter
- signal
- output
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Picture Signal Circuits (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタルフィルタを用いた演算装置、特にデ
ジタルフィルタによりフィルタリングされた信号と元の
信号を演算することにより演算信号を発生するトランス
バーサルフィルタ等のデジタルフィルタを用いた演算装
置に関するものである。
ジタルフィルタによりフィルタリングされた信号と元の
信号を演算することにより演算信号を発生するトランス
バーサルフィルタ等のデジタルフィルタを用いた演算装
置に関するものである。
［従来の技術］ トランスバーサルフィルタは、タップ付き遅延線フィル
タとも呼ばれ、遅延素子を介して得られる過去の入力サ
ンプル値に、フィルタ係数を乗算し、各遅延素子から得
られる信号を加算することにより出力信号を得るように
したもので、これを数式を用いるとAiをフィルタ係数、
Ｘを入力信号（サンプル値）の系列、Ｙを出力信号系
列、ｌを遅延のタップ数とすると、 と表現できるものである。
タとも呼ばれ、遅延素子を介して得られる過去の入力サ
ンプル値に、フィルタ係数を乗算し、各遅延素子から得
られる信号を加算することにより出力信号を得るように
したもので、これを数式を用いるとAiをフィルタ係数、
Ｘを入力信号（サンプル値）の系列、Ｙを出力信号系
列、ｌを遅延のタップ数とすると、 と表現できるものである。
このようなトランスバーサルフィルタは、例えば第８図
（Ａ）、（Ｂ）に図示したような構成でハードウェア的
に実現することができる。各図において符号１で示すも
のは、遅延素子（Ｒ）であり、2,3はそれぞれ乗算器及
び加算器である。この遅延素子１、乗算器２及び加算器
３により一つのタップが形成される。
（Ａ）、（Ｂ）に図示したような構成でハードウェア的
に実現することができる。各図において符号１で示すも
のは、遅延素子（Ｒ）であり、2,3はそれぞれ乗算器及
び加算器である。この遅延素子１、乗算器２及び加算器
３により一つのタップが形成される。
第８図（Ａ）に示すものは、転置型トランスバーサルフ
ィルタ、また第８図（Ｂ）は直接型トランスバーサルフ
ィルタと呼ばれるもので、以前の時刻における入力信号
にそれぞれ所定のフィルタ係数を乗算し、それらを加算
することによりいまの時刻における出力信号を得ようと
するものである。遅延素子１の例としてエッジトリガ型
シフトレジスタが、また乗算器２の例としては、各フィ
ルタ係数を記憶したメモリレジスタが用いられ、また加
算器間に適当なパイプラインレジスタが挿入されること
もある。
ィルタ、また第８図（Ｂ）は直接型トランスバーサルフ
ィルタと呼ばれるもので、以前の時刻における入力信号
にそれぞれ所定のフィルタ係数を乗算し、それらを加算
することによりいまの時刻における出力信号を得ようと
するものである。遅延素子１の例としてエッジトリガ型
シフトレジスタが、また乗算器２の例としては、各フィ
ルタ係数を記憶したメモリレジスタが用いられ、また加
算器間に適当なパイプラインレジスタが挿入されること
もある。
またトランスバーサルフィルタには第９図に図示したよ
うに１個の積和計算器４を使用するものがあり、第８図
に図示したものとは、データの各１点１点がフィルタへ
の入力のXoとなりうるか、又あるデータブロックの最初
のデータだけがXoとなるかの差である。
うに１個の積和計算器４を使用するものがあり、第８図
に図示したものとは、データの各１点１点がフィルタへ
の入力のXoとなりうるか、又あるデータブロックの最初
のデータだけがXoとなるかの差である。
いずれの実施例においても直接型では、 Ｙ（ｎ）＝Ao・Xn＋Al・Xn−１＋……＋Al−１・Xn−ｌ
＋１ また転置型では、 Ｙ（ｎ）＝（Ao・Xn＋（Al・Xn−１＋（……＋（Al−１
・Xn−ｌ＋１））……））） と表現することができる。
＋１ また転置型では、 Ｙ（ｎ）＝（Ao・Xn＋（Al・Xn−１＋（……＋（Al−１
・Xn−ｌ＋１））……））） と表現することができる。
このようなデジタルフィルタはデジタル処理によりフィ
ルタリングが行なわれるので、高精度に、しかも適応制
御などに適するために種々の分野で用いられている。ま
た最近LSIの進歩により、これらのフィルタが１つのモ
ジュールあるいは複数のモジュールの合成として得られ
るようになっており信頼性が高く、しかも小型のデジタ
ルフィルタが得られるようになっている。
ルタリングが行なわれるので、高精度に、しかも適応制
御などに適するために種々の分野で用いられている。ま
た最近LSIの進歩により、これらのフィルタが１つのモ
ジュールあるいは複数のモジュールの合成として得られ
るようになっており信頼性が高く、しかも小型のデジタ
ルフィルタが得られるようになっている。
例えば、適応制御としてはトランスバーサルフィルタの
出力信号と目標となるシステムの信号との誤差信号を発
生させ、その誤差信号に応じて、フィルタ係数を自動的
に調整することにより未知のシステムのモデリングを行
なうことが可能になる（単行本「適応フィルタ入門」
現代工学社 1987年９月10日発行 第６、７頁参照。） 又、トランスバーサルフィルタを用いた例として、ゴー
ストキャンセラが知られている。通常ゴースト画像は、
テレビ電波信号が高層ビルや山などにぶつかって反射
し、障害物にぶつかることなく直接受信された信号と、
これらの障害物によって反射された信号が重なることに
よって生じるものである。すなわちゴースト信号は、も
との送信信号が、種々の伝播経路を経た結果発生し、入
力信号の伝達時間、大きさ、位相などが一種の変調を受
けて混入したことによって生じるものである。ゴースト
キャンセラでは入力信号をフィルタ係数が可変なトラン
スバーサルフィルタに通してゴースト信号をキャンセル
するようにしている。
出力信号と目標となるシステムの信号との誤差信号を発
生させ、その誤差信号に応じて、フィルタ係数を自動的
に調整することにより未知のシステムのモデリングを行
なうことが可能になる（単行本「適応フィルタ入門」
現代工学社 1987年９月10日発行 第６、７頁参照。） 又、トランスバーサルフィルタを用いた例として、ゴー
ストキャンセラが知られている。通常ゴースト画像は、
テレビ電波信号が高層ビルや山などにぶつかって反射
し、障害物にぶつかることなく直接受信された信号と、
これらの障害物によって反射された信号が重なることに
よって生じるものである。すなわちゴースト信号は、も
との送信信号が、種々の伝播経路を経た結果発生し、入
力信号の伝達時間、大きさ、位相などが一種の変調を受
けて混入したことによって生じるものである。ゴースト
キャンセラでは入力信号をフィルタ係数が可変なトラン
スバーサルフィルタに通してゴースト信号をキャンセル
するようにしている。
このようなゴーストキャンセラを制御するために基準信
号を挿入して放送する例が例えば日経エレクトロニクス
87、10、９、No.432）第220頁以下の「テレビ信号に
ゴーストキャンセラ制御用基準信号を挿入して放送」に
記載されている。
号を挿入して放送する例が例えば日経エレクトロニクス
87、10、９、No.432）第220頁以下の「テレビ信号に
ゴーストキャンセラ制御用基準信号を挿入して放送」に
記載されている。
第10図はこの原理を示すもので、入力信号ｆ（ｔ）はダ
イレクトに加算器11に入力されるとともに、一次元のト
ランスバーサルフィルタ10に入力され、そこで加算器11
により元の入力信号と加算される。次に加算器11の出力
は、フィルタ係数制御装置12に入力される。この係数制
御装置12には、基準信号Refが入力されるので、入力信
号ｆ（ｔ）の基準信号挿入期間において加算器11の信号
とこの基準信号Refを比較することにより、両信号が一
致するようにトランスバーサルフィルタ10の各フィルタ
係数を調節し、上述したようにゴースト信号をキャンセ
ルするようにしている。
イレクトに加算器11に入力されるとともに、一次元のト
ランスバーサルフィルタ10に入力され、そこで加算器11
により元の入力信号と加算される。次に加算器11の出力
は、フィルタ係数制御装置12に入力される。この係数制
御装置12には、基準信号Refが入力されるので、入力信
号ｆ（ｔ）の基準信号挿入期間において加算器11の信号
とこの基準信号Refを比較することにより、両信号が一
致するようにトランスバーサルフィルタ10の各フィルタ
係数を調節し、上述したようにゴースト信号をキャンセ
ルするようにしている。
この場合、ゴースト信号の発生は放送側と受信側の電波
経路の物理的条件、例えば建造物の存在、振動、角度、
電波反射、送信アンテナの振動、受信アンテナの振動、
風の方向、風速、気温、湿度その他３次元的な物性条件
にしたがって決まるので、ゴースト信号が出ないように
するためには、トランスバーサルフィルタ10の係数を時
々刻々と変化させその係数を適応制御（学習制御）しな
ければならない。
経路の物理的条件、例えば建造物の存在、振動、角度、
電波反射、送信アンテナの振動、受信アンテナの振動、
風の方向、風速、気温、湿度その他３次元的な物性条件
にしたがって決まるので、ゴースト信号が出ないように
するためには、トランスバーサルフィルタ10の係数を時
々刻々と変化させその係数を適応制御（学習制御）しな
ければならない。
［発明が解決しようとする課題］ このようなトランスバーサルフィルタは通常単一のLSI
チップないしモジュール、又は、同一種類の複数個のLS
Iチップないしモジュールを使用して実現される。その
場合各LSIチップ内には複数個のタップが設けられてい
る。トランスバーサルフィルタでは出力に近い側の加算
器のビット数を増加するような構成でないと、オーバー
フローを生じる可能性があるが、通常トランスバーサル
フィルタでは、各タップの加算器のビット幅やビット範
囲が固定されているので、各タップごとにオーバーフロ
ーを発生する可能性がある。オーバーフローなどの異常
が発生すると、そのタップ出力が不正確になってしまう
ことがあり、所定のフィルタ特性が得られなくなるの
で、オーバーフローが発生したら、それをどのようにシ
ステムに知らせ、システムはその場合どのように反応す
べきかなどの問題が発生する。
チップないしモジュール、又は、同一種類の複数個のLS
Iチップないしモジュールを使用して実現される。その
場合各LSIチップ内には複数個のタップが設けられてい
る。トランスバーサルフィルタでは出力に近い側の加算
器のビット数を増加するような構成でないと、オーバー
フローを生じる可能性があるが、通常トランスバーサル
フィルタでは、各タップの加算器のビット幅やビット範
囲が固定されているので、各タップごとにオーバーフロ
ーを発生する可能性がある。オーバーフローなどの異常
が発生すると、そのタップ出力が不正確になってしまう
ことがあり、所定のフィルタ特性が得られなくなるの
で、オーバーフローが発生したら、それをどのようにシ
ステムに知らせ、システムはその場合どのように反応す
べきかなどの問題が発生する。
従来のトランスバーサルフィルタでは、このような異常
が発生した場合何の手段も施されていないので、所定の
フィルタ特性が得られないばかりか、システム全体が誤
動作を起こしてしまうという問題があった。例えば、未
知のモデリングシステムでは、トランスバーサルフィル
タが正常なフィルタリングを行なわないので、システム
全体は、全く機能しなくなる。また、ゴーストキャンセ
ラではゴースト信号の除去が不可能になるばかりではな
く、元の画像信号による画質が著しく劣化し、受像の意
味がなくなるという問題があった。
が発生した場合何の手段も施されていないので、所定の
フィルタ特性が得られないばかりか、システム全体が誤
動作を起こしてしまうという問題があった。例えば、未
知のモデリングシステムでは、トランスバーサルフィル
タが正常なフィルタリングを行なわないので、システム
全体は、全く機能しなくなる。また、ゴーストキャンセ
ラではゴースト信号の除去が不可能になるばかりではな
く、元の画像信号による画質が著しく劣化し、受像の意
味がなくなるという問題があった。
従って本発明は、このような問題点を解決するためにな
されたもので、オーバーフローなどの異常の発生が発生
した場合、デジタルフィルタの演算を制御することによ
り所定の演算結果を行なうことができるデジタルフィル
タを用いた演算装置を提供することを目的とする。
されたもので、オーバーフローなどの異常の発生が発生
した場合、デジタルフィルタの演算を制御することによ
り所定の演算結果を行なうことができるデジタルフィル
タを用いた演算装置を提供することを目的とする。
［課題を解決するための手段］ 本発明は、上述の課題を解決するために、 入力信号をフィルタリングする各段ごとにタップを備え
たトランスバーサルフィルタと、 トランスバーサルフィルタによりフィルタリングされた
信号と元の信号を加算する加算器と、 前記トランスバーサルフィルタのいずれかのタップに異
常が現れたとき異常信号を発生する手段と、 前記トランスバーサルフィルタの各タップからの出力を
受けてどのタップに異常が発生したかを解析する手段
と、 前記トランスバーサルフィルタと加算器の間に設けら
れ、前記異常信号に応じて前記加算器に入力されるトラ
ンスバーサルフィルタの出力を無効化する手段とを有す
る構成を採用した。
たトランスバーサルフィルタと、 トランスバーサルフィルタによりフィルタリングされた
信号と元の信号を加算する加算器と、 前記トランスバーサルフィルタのいずれかのタップに異
常が現れたとき異常信号を発生する手段と、 前記トランスバーサルフィルタの各タップからの出力を
受けてどのタップに異常が発生したかを解析する手段
と、 前記トランスバーサルフィルタと加算器の間に設けら
れ、前記異常信号に応じて前記加算器に入力されるトラ
ンスバーサルフィルタの出力を無効化する手段とを有す
る構成を採用した。
［作用］ このような構成では、例えば、トランスバーサルフィル
タ等のデジタルフィルタに異常が発生した場合、異常の
発生したデジタルフィルタの出力の使用を停止するよう
にしているので、演算装置の機能はデジタルフィルタを
バイパスさせフィルタリングを行なわずに演算を行なう
のと等価となる。従って、異常の発生したデジタルフィ
ルタを用いて演算を劣化させるのではなく、デジタルフ
ィルタによるフィルタリングの作用を停止させ、演算の
劣化を極力少なくするフェールセイフの考え方が導入さ
れることになる。
タ等のデジタルフィルタに異常が発生した場合、異常の
発生したデジタルフィルタの出力の使用を停止するよう
にしているので、演算装置の機能はデジタルフィルタを
バイパスさせフィルタリングを行なわずに演算を行なう
のと等価となる。従って、異常の発生したデジタルフィ
ルタを用いて演算を劣化させるのではなく、デジタルフ
ィルタによるフィルタリングの作用を停止させ、演算の
劣化を極力少なくするフェールセイフの考え方が導入さ
れることになる。
［実施例］ 以下図面に示す実施例に従い、本発明を詳細に説明す
る。
る。
第１図には、入力信号をｘ（ｔ）とし、関数ｆ（ｘ、
ｔ）を演算する演算装置30が図示されている。また符号
31は入力信号ｘと、演算装置30からの出力信号ｙを演
算、例えば加算する演算装置である。
ｔ）を演算する演算装置30が図示されている。また符号
31は入力信号ｘと、演算装置30からの出力信号ｙを演
算、例えば加算する演算装置である。
いま、このような演算装置は、例えば、ゴーストキャン
セラであるとする。この場合演算装置30はトランスバー
サルフィルタで、また演算装置31は、加算器で構成さ
れ、第10図のフィルタ係数制御装置12がない場合の構成
に対応する。この実施例でトランスバーサルフィルタ30
が、オーバーフロー等の異常を発生した場合、トランス
バーサルフィルタ30のフィルタ機能は正常でなくなりゴ
ースト除去機能は喪失している。従って加算器31からの
画像出力の品質は劣化し、場合によっては画像の識別は
不可能になる。
セラであるとする。この場合演算装置30はトランスバー
サルフィルタで、また演算装置31は、加算器で構成さ
れ、第10図のフィルタ係数制御装置12がない場合の構成
に対応する。この実施例でトランスバーサルフィルタ30
が、オーバーフロー等の異常を発生した場合、トランス
バーサルフィルタ30のフィルタ機能は正常でなくなりゴ
ースト除去機能は喪失している。従って加算器31からの
画像出力の品質は劣化し、場合によっては画像の識別は
不可能になる。
このため、本発明では、第２図に図示したように、トラ
ンスバーサルフィルタ30と加算器31の間にマルチプレク
サ32を挿入するようにしている。このマルチプレクサ32
はトランスバーサルフィルタ30の異常信号に従ってトラ
ンスバーサルフィルタ30の出力をそのままあるいは０に
切り換えて加算器31に入力するものである。
ンスバーサルフィルタ30と加算器31の間にマルチプレク
サ32を挿入するようにしている。このマルチプレクサ32
はトランスバーサルフィルタ30の異常信号に従ってトラ
ンスバーサルフィルタ30の出力をそのままあるいは０に
切り換えて加算器31に入力するものである。
このような構成では、トランスバーサルフィルタ30にオ
ーバーフローなどの異常が発生した場合、マルチプレク
サ32は、トランスバーサルフィルタの出力を強制的に０
とするので、加算器31は、元の信号ｘをそのまま出力信
号ｚとして出力することになる。従って、ゴーストキャ
ンセラの場合、異常の発生したトランスバーサルフィル
タを用いて画質を劣化させるのではなく、そのフィルタ
リングの作用を停止させることになる。その結果、画質
の劣化が極力少なくなり、そのダメージは、画像になお
ゴースト画像が存在する程度にとどめることができる。
ーバーフローなどの異常が発生した場合、マルチプレク
サ32は、トランスバーサルフィルタの出力を強制的に０
とするので、加算器31は、元の信号ｘをそのまま出力信
号ｚとして出力することになる。従って、ゴーストキャ
ンセラの場合、異常の発生したトランスバーサルフィル
タを用いて画質を劣化させるのではなく、そのフィルタ
リングの作用を停止させることになる。その結果、画質
の劣化が極力少なくなり、そのダメージは、画像になお
ゴースト画像が存在する程度にとどめることができる。
第３図に図示された実施例は、第２図のマルチプレクサ
32をゲート回路33に置き換えたもので、トランスバーサ
ルフィルタ30に異常信号が発生した場合には、各アンド
ゲート33の入力に例えばローレベルの信号が印加され、
それによりトランスバーサルフィルタ30の出力を０とす
ることができ、第２図と同様の効果が得られるものであ
る。
32をゲート回路33に置き換えたもので、トランスバーサ
ルフィルタ30に異常信号が発生した場合には、各アンド
ゲート33の入力に例えばローレベルの信号が印加され、
それによりトランスバーサルフィルタ30の出力を０とす
ることができ、第２図と同様の効果が得られるものであ
る。
上述したトランスバーサルフィルタの異常は、例えば、
第４図から第７図に示すような構成により検出すること
ができる。なお各図において第８図と同一の符号は同一
のものを示し、その詳細な説明は省略する。
第４図から第７図に示すような構成により検出すること
ができる。なお各図において第８図と同一の符号は同一
のものを示し、その詳細な説明は省略する。
トランスバーサルフィルタは、単一のモジュール、ある
いは複数のモジュールを合成して用いられるが、第４図
は、単一のモジュールを用いて実現した場合の実施例で
ある。第４図（Ａ）は、転置型トランスバーサルフィル
タの構成、また第４図（Ｂ）は、直接型のトランスバー
サルフィルタの構成を示す。いずれも、各タップ、すな
わちトランスバーサルフィルタの各加算器３の出力の論
理和をとる構成で、前段の加算器３との論理和をとった
出力が次の加算器との論理和を取るオア回路15に入力さ
れるものである。
いは複数のモジュールを合成して用いられるが、第４図
は、単一のモジュールを用いて実現した場合の実施例で
ある。第４図（Ａ）は、転置型トランスバーサルフィル
タの構成、また第４図（Ｂ）は、直接型のトランスバー
サルフィルタの構成を示す。いずれも、各タップ、すな
わちトランスバーサルフィルタの各加算器３の出力の論
理和をとる構成で、前段の加算器３との論理和をとった
出力が次の加算器との論理和を取るオア回路15に入力さ
れるものである。
このような構成で、いずれかのタップにオーバーフロー
出力が出ると、最終段のオア回路15の出力15aにはオー
バーフロー出力信号が出力されるので、各タップ間のレ
ジスタの存在の有無には無関係にシステム側へオーバー
フロー出力を知らせることが可能になる。
出力が出ると、最終段のオア回路15の出力15aにはオー
バーフロー出力信号が出力されるので、各タップ間のレ
ジスタの存在の有無には無関係にシステム側へオーバー
フロー出力を知らせることが可能になる。
第４図の実施例では、各タップのうちどのタップがオー
バーフローしたかの解析はできないが、システムによっ
ては、どのモジュールかを特定することが必要となる場
合がある。その場合にはモジュール内には各タップに対
応したオーバーフローフラグフリップフロップを設け、
そのフラグの値を外部に呼び出すことによってどのタッ
プがオーバーフローしたかを解析することが可能にな
る。
バーフローしたかの解析はできないが、システムによっ
ては、どのモジュールかを特定することが必要となる場
合がある。その場合にはモジュール内には各タップに対
応したオーバーフローフラグフリップフロップを設け、
そのフラグの値を外部に呼び出すことによってどのタッ
プがオーバーフローしたかを解析することが可能にな
る。
またトランスバーサルフィルタの各タップからのオーバ
ーフロー出力がオープンドレインあるいはオープンコレ
クターである場合には、各加算器の出力をワイヤードオ
ア回路に接続してオーバーフローの論理和を取ることに
よりトランスバーサルフィルタの異常を検出する。以上
説明した実施例は、トランスバーサルフィルタが単一の
モジュールで構成されている例であるが、複数のモジュ
ールから構成されている場合には、各モジュールにおい
て各タップのオーバーフローの論理和を取り、続いて各
モジュールの論理和を取ることによって全体のオーバー
フローの出力を検出することが可能である。
ーフロー出力がオープンドレインあるいはオープンコレ
クターである場合には、各加算器の出力をワイヤードオ
ア回路に接続してオーバーフローの論理和を取ることに
よりトランスバーサルフィルタの異常を検出する。以上
説明した実施例は、トランスバーサルフィルタが単一の
モジュールで構成されている例であるが、複数のモジュ
ールから構成されている場合には、各モジュールにおい
て各タップのオーバーフローの論理和を取り、続いて各
モジュールの論理和を取ることによって全体のオーバー
フローの出力を検出することが可能である。
第５図は、１つのモジュールで実現されるトランスバー
サルフィルタ20を示しており、第４図に図示したトラン
スバーサルフィルタの構成に対応する。この各タップ21
の出力を第４図に図示した方法でオア回路23で論理和を
取る。それにより、いずれかのタップに発生したオーバ
ーフローは、オア回路23の出力端子23aに出力させるこ
とができる。
サルフィルタ20を示しており、第４図に図示したトラン
スバーサルフィルタの構成に対応する。この各タップ21
の出力を第４図に図示した方法でオア回路23で論理和を
取る。それにより、いずれかのタップに発生したオーバ
ーフローは、オア回路23の出力端子23aに出力させるこ
とができる。
各モジュール20のオーバーフロー出力がオープンドレイ
ンだった場合の例が第６図に図示されており、各モジュ
ール20の論理和は、ワイヤードオアゲート24を使用する
出力させることができる。その場合配線本数は、モジュ
ールの数とワイヤードオア用のバスを足したものとな
る。但しその場合ワイヤードオア用の抵抗25が１個必要
となる。
ンだった場合の例が第６図に図示されており、各モジュ
ール20の論理和は、ワイヤードオアゲート24を使用する
出力させることができる。その場合配線本数は、モジュ
ールの数とワイヤードオア用のバスを足したものとな
る。但しその場合ワイヤードオア用の抵抗25が１個必要
となる。
この例でどのモジュールからオーバーフローをしたかを
解析しようとする場合には、オープンドレインを使用し
ているので、直接検出することはできない。従って第７
図に図示したように各モジュールの出力を抵抗またはダ
イオード26で分離し、分離後各出力をオアゲート27によ
ってその論理和を取るとともに、各タップの出力のオー
バーフローの解析を論理回路28に介して、どのモジュー
ルかを特定させるようにする。
解析しようとする場合には、オープンドレインを使用し
ているので、直接検出することはできない。従って第７
図に図示したように各モジュールの出力を抵抗またはダ
イオード26で分離し、分離後各出力をオアゲート27によ
ってその論理和を取るとともに、各タップの出力のオー
バーフローの解析を論理回路28に介して、どのモジュー
ルかを特定させるようにする。
またトランスバーサルフィルタのモジュールのオーバー
フロー出力がプッシュプルで構成されている場合には、
各モジュール20の出力の論理和は、論理ICなどアクティ
ブ素子を使う必要がある。各モジュールのオーバーフロ
ー出力は、他のモジュールからの干渉を受けてはいない
ので、どのモジュールからのオーバーフロー出力である
かを解析しようとする場合にはプッシュプルの場合には
容易に行なうことが可能になる。そのため解析用論理回
路28は、当初設けることなく、オーバーフローモジュー
ルの解析が必要になった場合でも、最初からそのように
プリント基板等を構成してあれば、変更は容易に行なう
ことは可能になる。
フロー出力がプッシュプルで構成されている場合には、
各モジュール20の出力の論理和は、論理ICなどアクティ
ブ素子を使う必要がある。各モジュールのオーバーフロ
ー出力は、他のモジュールからの干渉を受けてはいない
ので、どのモジュールからのオーバーフロー出力である
かを解析しようとする場合にはプッシュプルの場合には
容易に行なうことが可能になる。そのため解析用論理回
路28は、当初設けることなく、オーバーフローモジュー
ルの解析が必要になった場合でも、最初からそのように
プリント基板等を構成してあれば、変更は容易に行なう
ことは可能になる。
以上説明した例は、トランスバーサルフィルタにオーバ
ーフローが発生した場合の異常であったが、このような
異常に限定されるものでなく、他の異常が発生した場合
も全く同様な方法でトランスバーサルフィルタの出力を
強制的に０とすることができる。
ーフローが発生した場合の異常であったが、このような
異常に限定されるものでなく、他の異常が発生した場合
も全く同様な方法でトランスバーサルフィルタの出力を
強制的に０とすることができる。
又、本発明は、トランスバーサルフィルタのフィルタだ
けに限定されるものではなく、その他のデジタルフィル
タ、例えば巡回型フィルタ、格子型フィルタ、あるいは
バイ・クアッド型フィルタにも適用できるものである。
けに限定されるものではなく、その他のデジタルフィル
タ、例えば巡回型フィルタ、格子型フィルタ、あるいは
バイ・クアッド型フィルタにも適用できるものである。
また、デジタルフィルタによりフィルタリングされた信
号と元の信号を演算は加算演算に限定されるものではな
く、一般的な演算にも適用できるものである。
号と元の信号を演算は加算演算に限定されるものではな
く、一般的な演算にも適用できるものである。
なお、以上説明した実施例において、トランスバーサル
フィルタモジュールは、集積回路チップ、ディスクリー
ト回路あるいはそれらを組み合わせたハイブリッド回路
から構成することができるものである。
フィルタモジュールは、集積回路チップ、ディスクリー
ト回路あるいはそれらを組み合わせたハイブリッド回路
から構成することができるものである。
［発明の効果］ 以上の説明から明らかなように、本発明によれば、トラ
ンスバーサルフィルタのいずれかのタップに異常が現れ
たとき異常信号を発生させ、この異常信号に応じてトラ
ンスバーサルフィルタの出力を無効にするようにしてい
る。従って、最終的には異常とは現れなくとも、トラン
スバーサルフィルタのいずれかの段での異常に応じてト
ランスバーサルフィルタの出力が無効にされるので、よ
り効果的な異常処理が可能になり、演算結果の劣化を最
小限にすることができる。また、本発明では、トランス
バーサルフィルタのどのタップに異常が発生したかを解
析できるので、異常が発生した段の特定が可能となり、
その段を取り替えることにより迅速な回復が可能にな
る。
ンスバーサルフィルタのいずれかのタップに異常が現れ
たとき異常信号を発生させ、この異常信号に応じてトラ
ンスバーサルフィルタの出力を無効にするようにしてい
る。従って、最終的には異常とは現れなくとも、トラン
スバーサルフィルタのいずれかの段での異常に応じてト
ランスバーサルフィルタの出力が無効にされるので、よ
り効果的な異常処理が可能になり、演算結果の劣化を最
小限にすることができる。また、本発明では、トランス
バーサルフィルタのどのタップに異常が発生したかを解
析できるので、異常が発生した段の特定が可能となり、
その段を取り替えることにより迅速な回復が可能にな
る。
第１図は、演算装置の概略構成を示したブロック図、第
２図と第３図は、異常が発した場合、強制的にその出力
を０にする回路構成を示した回路図、第４図（Ａ）、
（Ｂ）はそれぞれトランスバーサルフィルタが一つのモ
ジュールで構成される場合の異常を検出する回路図、第
５図は、トランスバーサルフィルタの一つのモジュール
の概略構成を示したブロック図、第６図および第７図は
それぞれトランスバーサルフィルタが複数のモジュール
から構成される場合の異常を検出する回路構成を示した
回路図、第８図（Ａ）、（Ｂ）および第９図は、従来の
トランスバーサルフィルタの構成を示す回路図、第10図
は、ゴーストキャンセラの概略構成を示すブロック図で
ある。 １……遅延素子、２……加算器 ３……乗算器、15……オア回路 20……トランスバーサルフィルタ 28……オーバーフロー解析論理回路 30……トランスバーサルフィルタ 31……加算器 32……マルチプレクサ
２図と第３図は、異常が発した場合、強制的にその出力
を０にする回路構成を示した回路図、第４図（Ａ）、
（Ｂ）はそれぞれトランスバーサルフィルタが一つのモ
ジュールで構成される場合の異常を検出する回路図、第
５図は、トランスバーサルフィルタの一つのモジュール
の概略構成を示したブロック図、第６図および第７図は
それぞれトランスバーサルフィルタが複数のモジュール
から構成される場合の異常を検出する回路構成を示した
回路図、第８図（Ａ）、（Ｂ）および第９図は、従来の
トランスバーサルフィルタの構成を示す回路図、第10図
は、ゴーストキャンセラの概略構成を示すブロック図で
ある。 １……遅延素子、２……加算器 ３……乗算器、15……オア回路 20……トランスバーサルフィルタ 28……オーバーフロー解析論理回路 30……トランスバーサルフィルタ 31……加算器 32……マルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−114071（ＪＰ，Ａ) 特開 昭61−7713（ＪＰ，Ａ) 特開 昭60−96015（ＪＰ，Ａ) 特公 昭55−35010（ＪＰ，Ｂ２) 特公 平７−60990（ＪＰ，Ｂ２) 米国特許5111420（ＵＳ，Ａ) 米国特許4223389（ＵＳ，Ａ) 欧州特許出願公開384445（ＥＰ，Ａ) 持田，高橋，津田，本間「ディジタル信 号処理システム」（1986−10−25）東海大 学出版会，Ｐ．74−82
Claims (1)
- 【請求項１】入力信号をフィルタリングする各段ごとに
タップを備えたトランスバーサルフィルタと、 トランスバーサルフィルタによりフィルタリングされた
信号と元の信号を加算する加算器と、 前記トランスバーサルフィルタのいずれかのタップに異
常が現れたとき異常信号を発生する手段と、 前記トランスバーサルフィルタの各タップからの出力を
受けてどのタップに異常が発生したかを解析する手段
と、 前記トランスバーサルフィルタと加算器の間に設けら
れ、前記異常信号に応じて前記加算器に入力されるトラ
ンスバーサルフィルタの出力を無効化する手段とを有す
ることを特徴とするデジタルフィルタを用いた演算装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041893A JPH07109976B2 (ja) | 1989-02-23 | 1989-02-23 | ディジタルフィルタを用いた演算装置 |
| EP90103385A EP0384445B1 (en) | 1989-02-23 | 1990-02-22 | Arithmetic unit using a digital filter |
| DE69028937T DE69028937T2 (de) | 1989-02-23 | 1990-02-22 | Arithmetische Einheit unter Verwendung eines digitalen Filters |
| US07/483,585 US5111420A (en) | 1989-02-23 | 1990-02-22 | Arithmetic unit using a digital filter forming a digital signal processing system with signal bypass |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1041893A JPH07109976B2 (ja) | 1989-02-23 | 1989-02-23 | ディジタルフィルタを用いた演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222318A JPH02222318A (ja) | 1990-09-05 |
| JPH07109976B2 true JPH07109976B2 (ja) | 1995-11-22 |
Family
ID=12620967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1041893A Expired - Fee Related JPH07109976B2 (ja) | 1989-02-23 | 1989-02-23 | ディジタルフィルタを用いた演算装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5111420A (ja) |
| EP (1) | EP0384445B1 (ja) |
| JP (1) | JPH07109976B2 (ja) |
| DE (1) | DE69028937T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07109976B2 (ja) | 1989-02-23 | 1995-11-22 | エルエスアイ・ロジック株式会社 | ディジタルフィルタを用いた演算装置 |
| EP1527516A2 (en) * | 2002-07-31 | 2005-05-04 | Koninklijke Philips Electronics N.V. | Data processing circuit |
| US7587442B2 (en) * | 2004-05-14 | 2009-09-08 | Gm Global Technology Operations, Inc. | Method of determining the derivative of an input signal |
| US20060085496A1 (en) * | 2004-10-18 | 2006-04-20 | Genesis Microchip Inc. | Programmably configurable digital filter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4223389A (en) | 1977-06-03 | 1980-09-16 | Hitachi, Ltd. | Recursive digital filter having means to prevent overflow oscillation |
| US5111420A (en) | 1989-02-23 | 1992-05-05 | Lsi Logic Corporation | Arithmetic unit using a digital filter forming a digital signal processing system with signal bypass |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609568A (en) * | 1970-06-08 | 1971-09-28 | Bell Telephone Labor Inc | Stable digital filter apparatus |
| US3700874A (en) * | 1971-03-04 | 1972-10-24 | Bell Telephone Labor Inc | Threshold logic overflow detector |
| US3725687A (en) * | 1971-03-04 | 1973-04-03 | Bell Telephone Labor Inc | Threshold logic digital filter |
| US4021654A (en) * | 1975-06-11 | 1977-05-03 | Paradyne, Inc. | Digital filter |
| US4104729A (en) * | 1975-08-27 | 1978-08-01 | International Standard Electric Corporation | Digital multiplier |
| JPS5571316A (en) * | 1978-11-24 | 1980-05-29 | Hitachi Ltd | Recursive digital filter |
| JPS56114071A (en) * | 1980-02-13 | 1981-09-08 | Nec Corp | Arithmetic circuit |
| US4507725A (en) * | 1982-07-01 | 1985-03-26 | Rca Corporation | Digital filter overflow sensor |
| JPS6096015A (ja) * | 1983-10-31 | 1985-05-29 | Toshiba Corp | 自動等化器 |
| JPS617713A (ja) * | 1984-06-22 | 1986-01-14 | Toshiba Corp | 自動等化器 |
| JPS6143875A (ja) * | 1984-08-08 | 1986-03-03 | Nippon Telegr & Teleph Corp <Ntt> | ベ−シツクセル式全探索ベクトル量子化符号化器 |
| JPS6211933A (ja) * | 1985-07-09 | 1987-01-20 | Nec Corp | 演算回路 |
| US4722066A (en) * | 1985-07-30 | 1988-01-26 | Rca Corporation | Digital signal overflow correction apparatus |
| JP2600293B2 (ja) * | 1988-06-10 | 1997-04-16 | 日本電気株式会社 | オーバーフロー補正回路 |
| JP2957183B2 (ja) * | 1988-07-29 | 1999-10-04 | 日本電気株式会社 | 巡回型ディジタルフィルタ |
-
1989
- 1989-02-23 JP JP1041893A patent/JPH07109976B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-22 DE DE69028937T patent/DE69028937T2/de not_active Expired - Lifetime
- 1990-02-22 EP EP90103385A patent/EP0384445B1/en not_active Expired - Lifetime
- 1990-02-22 US US07/483,585 patent/US5111420A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4223389A (en) | 1977-06-03 | 1980-09-16 | Hitachi, Ltd. | Recursive digital filter having means to prevent overflow oscillation |
| US5111420A (en) | 1989-02-23 | 1992-05-05 | Lsi Logic Corporation | Arithmetic unit using a digital filter forming a digital signal processing system with signal bypass |
Non-Patent Citations (1)
| Title |
|---|
| 持田，高橋，津田，本間「ディジタル信号処理システム」（１９８６−１０−２５）東海大学出版会，Ｐ．７４−８２ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69028937D1 (de) | 1996-11-28 |
| EP0384445A2 (en) | 1990-08-29 |
| EP0384445A3 (en) | 1991-02-27 |
| DE69028937T2 (de) | 1997-02-20 |
| JPH02222318A (ja) | 1990-09-05 |
| US5111420A (en) | 1992-05-05 |
| EP0384445B1 (en) | 1996-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328426A (en) | Filter for image pixels | |
| EP0136834B1 (en) | A digital circuit performing an arithmetic operation with an overflow | |
| EP0577101B1 (en) | Multiplier accumulator | |
| EP0249962A2 (en) | Digital video signal processor | |
| CA1287922C (en) | Apparatus and method for performing a shift operation in a multiplier array circuit | |
| US4328425A (en) | Filter for image pixels | |
| EP0384447B1 (en) | Digital filter | |
| US8751553B2 (en) | Filtering device with a hierarchical structure, and reconfigurable filtering device | |
| JPH07109976B2 (ja) | ディジタルフィルタを用いた演算装置 | |
| US6314443B1 (en) | Double/saturate/add/saturate and double/saturate/subtract/saturate operations in a data processing system | |
| US6304679B1 (en) | Method and apparatus for implementing two-dimensional digital filters | |
| US5668895A (en) | Digital filter for image processing | |
| US20070005676A1 (en) | Simple and amended saturation for pipelined arithmetic processors | |
| KR100290194B1 (ko) | 무한 임펄스 응답 고스트 제거 시스템 | |
| EP0384448A2 (en) | Digital filter | |
| US6384864B1 (en) | Letter-box filtering circuit and method using the same | |
| JP3097586B2 (ja) | 信号検出器 | |
| US5623434A (en) | Structure and method of using an arithmetic and logic unit for carry propagation stage of a multiplier | |
| JPH06181424A (ja) | ディジタルフィルタシステム | |
| US7340020B2 (en) | Method and apparatus for tracking invalid signals through a digital system | |
| US6757702B1 (en) | Adaptive filter | |
| EP0321584A1 (en) | System for calculating sum of products | |
| WO2004013963A2 (en) | Data processing circuit | |
| JPH0620255B2 (ja) | 画像信号平滑化フイルタ | |
| Tomabechi | WSI oriented design for highly reliable systems based on the residue number system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |