DE3538053A1 - Halbleiterspeichervorrichtung - Google Patents
HalbleiterspeichervorrichtungInfo
- Publication number
- DE3538053A1 DE3538053A1 DE19853538053 DE3538053A DE3538053A1 DE 3538053 A1 DE3538053 A1 DE 3538053A1 DE 19853538053 DE19853538053 DE 19853538053 DE 3538053 A DE3538053 A DE 3538053A DE 3538053 A1 DE3538053 A1 DE 3538053A1
- Authority
- DE
- Germany
- Prior art keywords
- bit line
- bit lines
- capacitor
- memory cell
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 61
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
I &;partner
PATENTANWÄLTE WERNER EITLE, DIPL.-ING. · KLAUS HOFFMANN, DR., DIPL.-ING. · WERNER LEHN, DIPL.-ING.
KLAUS FDCHSLE1 DIPL.-ING. · BERNO HANSEN, DR., DIPL.-CHEM, . HANS-A. BRAUNS, DR., DIPL.-CHEM. · KLAUS 6DRG, DIPL.-ΙΝβ.
KARL KOHLMANN, DIPL.-INQ. · HELGA KOLB, DR., DIPL.-CHEM. · BERNHARD VON FISCHERN, DIPL.-ING.
RECHTSANWALT ALEXANDER NETTE
- 3 - 42 847 q/gt
MITSUBISHI DENKI KABUSHIKI KAISHA
Tokyo / JAPAN
Tokyo / JAPAN
Die vorliegende Erfindung betrifft eine LSI Halbleiterspeichervorrichtung
und insbesondere eine sogenannte dynamische Speichervorrichtung mit wahlfreiem oder direk-■
tem Zugriff, .der auch als Schreib- und Lesespeicher bezeichnet wird (im folgenden als dynamischer RAM bezeichnet)
.
Fig. 1 zeigt eine typische Anordnung eines dynamischen RAM, in dem MCA Speicherzellenfelder oder Arrays, WL
Wortleitungen, BL Bitleitungen und SA Abtastverstärker
bedeuten. Die Zahl der Wortleitungen WL und der Bitleitungen BL in der Speicherzellenanordnung MCA hängt von
ihrer Speicherkapazität ab. Zur Verdeutlichung der Darstellung sind nur eine einzige Wortleitung und eine einzige
Bitleitung in Fig. 1 gezeigt.
Fig. 2 zeigt eine der Speicherzellen in der Speicherzellenanordnung
MCA von Fig. 1. Eine solche Speicherzelle ist z.B. aus der japanischen offengelegten Patentanmeldung
No. 58295/1982 bekannt. In Fig. 2 bezeichnet das
POSTFACH 8104 ao ■ ARÄBELLASTRASSE 4/Vlll · aOOO MÜNCHEN al
TELEFON: CO893 911086-SS · TELEX: 529S19 CPATHE} · TELEFAX: 0S9/91835B CGR Il + 110 · TELETEX: 89 72 41 CPATHE3
Bezugszeichen 1 eine Diffusionsschicht, 2 eine Zellenplatte oder Belegung gebildet durch eine erste polykristalline
Siliziumschicht, 3 ein Übertragungsgate gebildet durch eine zweite polykristalline Siliziumschicht,
BL eine Bitleitung aus Aluminium und C einen Kontakt, der die Diffusionsschicht und die Bitleitung verbindet.
Die Diffusionsschicht 1 und die Zellenplatte 2 bilden einen Kondensator für die Speicherzelle. Das übertrat
gungsgate arbeitet in Fig. 1 als Wortleitung. 10
Fig. 3 zeigt die Bitleitung BL und die Kontakte C in einem Eckenbereich der Speicherzellenanordnung MCA, welche
durch die Punkte a, b, c und d definiert ist sowie eine Aluminiumverdrahtung außerhalb des Speicherzellenfeldes.
In Fig. 3 sind BL1, BL1 und BL2 Bitleitungen, während C11a, C11b, ..., C2ib Kontakte sind, welche die
Diffusionsschicht und die Bitleitungen verbinden. Das
Bezugszeichen 4 bezeichnet eine Aluminiumverdrahtung, welche die Zellenplatten 2 in Fig. 2 im Kantenbereich
des Speicherzellenfeldes MCA in Fig. 1 kurzschließt. C4a bis C4c sind Kontakte, welche die Zellenplatte 2
und die Aluminiumverdrahtung 4 verbinden.
Im konventionellen dynamischen RAM nach Fig. 3 sind der Abstand d2 zwischen benachbarten Bitleitungen und der
Abstand d1 zwischen der Bitleitung und der Bitleitung des Kontaktbereiches gemeinsam für jede Bitleitung eingestellt.
Der Abstand d4 zwischen der äußersten Bitleitung BL1 und der Aluminxumverdrahtung 4, welche außerhalb
der äußersten Bitleitung BL1 vorgesehen ist und der Abstand d3 zwischen der Aluminiumverdrahtung 4 und der
äußersten Bitleitung BL1 des Kontaktbereiches werden gegenüber den Abständen d1 und d2 unterschiedlich gebildet
If- '
bzw. gesetzt. Im dargestellten Falle sind d3 und d4 jeweils kleiner als d1 und d2.
Der Abtastverstärker SA ist außerhalb der Speicherzellenanordnung MCA, wie in Fig. 1 gezeigt, angeordnet. Fig. 4
zeigt die Verbindungen zwischen den Bitleitungen BL1 und
BL1 und einen. Abtastverstärker, der aus isolierten Gatetyp
η Kanalfeldeffekttransistoren (FETs) QS1 und QS2 besteht
.
10
10
Die Bitleitungen BL1 und BL1 sind mit den Senken der FETs QS1 und QS2 jeweils verbunden., wobei an die Gates dieser
Transistoren die Bitleitungen BLi und BL1 jeweils angeschlossen sind. Die Quellen der FETs sind gemeinsam angeschlossen,
um ein Abtastverstärker, Aktivierungssignal S
zu empfangen. WL1 und WL2 sind Wortleitungen, während DWL1
und DWL2 Attrappen- bzw. Blindwortleitungen sind. QC1 ,
QC2,und CC1 , CC2 sind jeweils FETs und Kondensatoren, welche die Speicherzelle bilden. QR1 und QR2, welche FETs
sind, die zum Entladen der Blindzellen verwendet werden, weisen Gates auf, die angeschlossen sind, um ein Blindzellenrücksetzsignal
RST zu empfangen.
Mit den Bitleitungen BL1 und BL1 sind Streukondensatoren
CS10 und CS20 in bezug auf Massepotential und ein Zwischenleitungskondensator CS12 zwischen der Bitleitung
BL1 und BL1 verbunden. Ein Zwischenleitungskondensator CS14 ist zwischen der Außen-Aluminiumverdrahtung 4 und
der Bitleitung BL1 angeschlossen, während ein Zwischenleitungskondensator CS23 zwischen der Bitleitung BL1 und
der benachbarten Bitleitung BL2 angeordnet ist. Da die Konfigurationen der Bitleitungen BL1 und BL1 ähnlich sind,
haben die Kondensatoren CS10 und.CS20 im wesentlichen die
gleiche Kapazität. Da außerdem die Abstände d1 und d2 zwischen den benachbarten Bitleitungen unterschiedlich sind,
von den Abständen d3 und d4 zwischen der äußersten Bitleitung BL1 der Speicherzelle und der Aluminiumverdrahtung 4,
weisen die Kondensatoren CS23 und CSI4 unterschiedliche Werte auf, insbesondere gilt CS23
< CS14. Daher ist die Gesamtkapazität, die mit der Bitleitung BL1 verbunden ist,
größer als die, welche mit der Bitleitung BL1 verbunden ist.
Die Wirkungsweise und der Betrieb dieses dynamischen RAM wird mit Bezug auf einen Anwendungsfall beschrieben, in
dem der Inhalt des Kondensators CC1 der Speicherzelle in Fig. 4 ausgelesen wird unter der Annahme, daß der Inhalt
"1" ist. Die Betriebswellenformen der Bitleitungen sind in den Fig. 5A und 5B dargestellt.
Unter den festgesetzten Bedingungen wird das Bitzellenrücksetzsignal
RST auf "H" (Hochpegel) gesetzt mit der Wirkung, daß die FETs QR1 und QR2 einzuschalten sind und
daß die Kondensatoren CD1 und CD2 zu entladen sind. Außerdem werden die Bitleitungen BL1 und BL1 auf "H"-Pegel
voraufgeladen durch eine geeignete Voraufladungs-Schaltung
(nicht dargestellt) . Dann werden,, nachdem das Blindzellenrücksetzsignal
RST "L" wird, die Wortleitung WL1 und die Blindwortleitung DWL2 auf "H"-Pegel in einem
Zeitpunkt tO gesetzt mit der Wirkung, daß die FETs QC1 und £}D2 eingeschaltet werden und somit die Kondensatoren
CC1 und CC2 mit den Bitleitungen BL1 und BL1 jeweils verbunden werden. Es ist zu bemerken, daß Ladungen im Streukondensator
CS10 auf den Zwischenleitungskondensatoren CS14 und CS12 und auf dem Kondensator CC1 auf der Bitleitung
BL1 gemittelt werden und daß Ladungen auf dem
« r λ
•3
Streukondensator CS20, auf den Zwischenleitungskondensatoren
CS23 und CS12 und auf dem Kondensator CD2 auf der
Bitleitung BL1 gemittelt werden.
Da die Kapazität des Kondensators CC1 der Speicherzelle größer ist als die des Blindzellenkondensators CD2,
steigt unter der oben genannten Annahme, daß der Speicherinhalt des Kondensators CC1 "1" ist, wenn der Blindzellenkondensator
CD2 entladen wird (in den "0" Zustand plaziert), das Potential der Bitleitung BL1 über das der
Bitleitung BL1. Da in diesem Zeitpunkt die gesamte Kapazität der Kondensatoren mit der Bitleitung BL1 verbunden
ist" und größer ist als die Gesamtkapazität der Kondensatoren, die mit der Bitleitung BL1 verbunden sind, wird
das Potential der Bitleitung BL1 (voraufgeladen auf "H"
Pegel) kaum verändert.
Wenn das Abtastverstärkerantriebssignal S "L" im Zeitaugenblick
ti wird und der Abtastverstärker aktiviert wird, werden jeweils die FETs QS2 und QS1 eingeschaltet
und ausgeschaltet, da das Potential der Bitleitung BL1, d.h. das Gatepotential des EET QS2,"höher ist als das Potential
der Bitleitung BL1, d.h. das Gatepotential des FET QS1 wie in Fig. 5A gezeigt mit der Folgewirkung, daß
das Potential der Bitleitung BL1 weiter abgesenkt wird. Somit wird der Speicherinhalt "1" des Speicherzellenkondensators
CC1 auf der Bitleitung BL1 ausgelesen.
Eine Ausleseoperation des Speicherinhalts "0" des Kondensators
CC1 wird nun beschrieben. In diesem Fall sind die Entladung des Blindzellenkondensators, das Voraufladen
der Bitleitung und die Operationen zum Setzen der Wortleitung und der Blindwortleitung auf "H" Pegel die
gleichen wie zuvor beschrieben.
Wenn die Kondensatoren CC1 und CC2 jeweils mit den Bitleitungen BL1 und BLl verbunden werden, werden die Potentiale
der Bitleitungen BL1 und BL1 abgesenkt, da der Speicherinhalt des Kondensators CC1 i\0" ist. Der Kondensator
CD2 wird dann entladen (auf "0" Zustand gesetzt).
Wie zuvor erwähnt, ist die Kapazität des Kondensators
CC1 größer als die des Kondensators CD2. Die Kondensatoren CS14 und CS23, welche mit den entsprechenden Bitleitungen
BL1 und BL1 verbunden sind, erfüllen die Beziehung CS14>CS23. Wenn die Differenz zwischen den Kapazitäten
von CS14 und CS23 groß ist, wird das Potential der Bitleitung BL1 höher als das der Bitleitung BL1 wie in Fig.
5B gezeigt. Somit werden die FETs QS2 und QS1 jeweils ein-
und ausgeschaltet. Daher folgt das Potential der Bitleitung BL1 nicht der gestrichelten bzw. gepünktelten Linie
von Fig. 5B. Das Potential der Bitleitung BL1 wird weiter abgesenkt. Als Ergebnis wird der Speicherinhalt auf der
Bitleitung BL1 als "1" ausgelesen und bewirkt ein fehlerhaftes Lesen.
Somit ist in der konventionellen Halble'iterspeichervorrichtung
ein fehlerhaftes Auslesen für die äußerste Bitleitung unvermeidbar, da der Abstand zwischen den benachbarten
Bitleitungen unterschiedlich ist gegenüber dem Abstand zwischen der äußersten Bitleitung und der Aluminiumverdrahtung
außerhalb der letztgenannten Bitleitung. Das bedeutet, daß die Kapazität zwischen benachbarten Bitleitungen
unterschiedlich ist gegenüber der Kapazität zwischen der äußersten Bitleitung der Verdrahtung sogar dann,
wenn die Anordnung der Bitleitungen in der Speicherzellen-
'JL* 9 — *
anordnung symmetrisch ist.
In dem Fäll, wo der Abstand zwischen der äußersten Bitleitung
und der Aluminiumverdrahtung kleiner ist als der zwischen benachbarten Bitleitungen, tendiert insbesondere
der Auslesefehler aufzutreten, wenn der Kondensator, welcher mit der äußersten Bitleitung verbunden ist, eine "0"
speichert. Andererseits tendiert der Auslesefehler in dem Falle, in dem der Abstand zwischen der äußersten Bit-.
leitung und der Verdrahtung größer ist als der zwischen den benachbarten Bitleitungen dazu aufzutreten, wenn der
Kondensator, der mit der äußersten Bitleitung verbunden ist, eine "1" speichert, da der Kondensator, der:.mit der
äußersten Bitleitung verbunden ist, geringer ist als der, der mit den anderen Bitleitungen verbunden ist.
Dieser Fehler oder Defekt wird stärker deutlich und wirksam, wenn die Integrationsdichte aufgrund des verringerten
Abstandes zwischen benachbarten Bitleitungen zunimmt.
Das bedeutet, daß mit einer Abnahme des Zwischenbitleitungsabstandes
die Zwischenbitleitungskapazität zunimmt in bezug auf die gesamte Bitleitungskapazität. Wenn es
ein Ungleichgewicht in der Zwischenbitleitungskapazität gibt, wie zuvor erwähnt, sind normale Ausleseoperationen
des dynamischen RAM unmöglich.
Es ist daher Aufgabe der Erfindung, eine Halbleiterspeichervorrichtung
vorzusehen, in der der oben erwähnte Typ des Äuslesefehler beseitigt wird, sogar in dem Falle, in
dem der Inhalt einer Speicherzelle, welche mit der äußersten Bitleitung einer Speicherzellenanordnung verbunden
ist, ausgelesen wird.
Gemäß der Erfindung werden zur Lösung der Aufgabe die·
Kondensatoren, die mit den entsprechenden Bitleitungen der Speicherzellenanordnung (verbunden sind7 im wesentlichen
in bezug aufeinander gleichgemacht.
Im folgenden werden die Figuren beschrieben. Es zeigen
Eig. 1
Fig. 2
eine allgemeine Anordnung und Ausbildung dynamischen RAM,
eine Draufsicht einer Speicherzelle des dynamischen RAM,
Fig. 3
eine konventionelle Anordnung von Bitleitungen und der Verdrahtung eines Bereichs
des dynamischen RAM,
Fig. 4
eine schematische Schaltung mit Verbindungen zwischen den Speicherzellen und Abtastverstärkern,
Fig. 5a und 5B Wellenverläufe der Operationen des konventionellen dynamischen RAM7
Fig. 6
eine Anordnung von Bitleitungen und der Verdrahtung eines Bereichs oder Teils
eines dynamischen RAM.gemäß einer bevorzugten Ausführungsform nach der Erfindung, und
Fig. 7A und 7B WellenverXäufe der Operationen der vorliegenden
Erfindung.
Fig. 6 zeigt ein bevorzugtes Ausführungsbexspxel einer
Halbleiterspeichervorrichtung nach der vorliegenden Erfindung. In Fig. 6, welche Fig. 3 entspricht und die Anordnung
von Bitleitungen und der Verdrahtung in einem Eckenbereich einer Halbleiteranordnung MCA eines dynamischen
RAM zeigt, welcher im wesentlichen ausgebildet ist wie in Fig. 1, wobei der Kantenbereich durch Punkte a, b,
c und d umgeben ist, bezeichnet BL1 und BL1 sowie BL2 Bitleitungen, während C11a, C11b, ..., C21b Kontakte bezeichnen,
die die Bitleitungen mit Difussionsschichten verbinden. Das Bezugszeichen 4 bezeichnet ..eine Aluminiumverdrahtung,
welche Zellenplatten 2 (Fig. 2) kurzschließt, die in einem äußeren Bereich der Speicherzellenanordnung
MCA angeordnet sind.
C4a, , C4c sind Kontakte, die die Zellenplatte 2 mit
der Aluminiumverdrahtung 4 verbinden. Der Abstand d1 (oder d2) zwischen benachbarten Bitleitungen ist konstant. Der
Abstand zwischen der äußersten Bitleitung BL1 und der Aluminiumverdrahtung 4 außerhalb der letzteren ist gleichgemacht
dem Zwischenbitleitungsabstand.
Daher sind in der äquivalenten Schaltung von Fig. 4 die Zwischenbitleitungskapazitäten CS14 und CS23, .die jeweils
mit den Bitleitungen BL1 und BL1 verbunden sind, im wesentlichen einander gleich. Somit ist die Gesamtkapazität,
die mit der Bitleitung BL1 verbunden ist, im wesentlichen gleich der, die mit der Bitleitung BL1 verbunden ist.
Die Arbeitsweise des dynamischen RAM nach der vorliegenden Erfindung wird nun mit Bezug auf Fig. 7 beschrieben,
welche die Betriebswellenverläufe des erfindungsgemäßen
dynamischen RAM für den Fall zeigt, in .dem der Speicherinhalt des Kondensators CC1 der Speicherzelle von 4 aus-
gelesen werden soll. Es wird zuerst angenommen, daß der Speicherinhalt des Kondensators CCt "1" ist.
Unter dieser Bedingung wird das Blindzellenrücksetzsignal
RST auf '.1H" gesetzt. Die FETs QR1 und QR2 werden,
eingeschaltet, um die Kondensatoren CD1 und CD2 zu ent-' laden. In diesem Zeitpunkt werden die Bitleitungen BL1
und BL1 auf den "H" Pegel voraufgeladen, wie zuvor erwähnt.
Sodann wird,xxnachdem das Blindzellenrücksetzsignal
RST auf "L" zurückkehrt, die Wortleitung WL1 und die Blindwortleitung DWL2 im Zeitpunkt tO "H". Die FETs
QC1 und QD2 werden eingeschaltet, um die Bitleitung BL1
mit dem Kondensator CC1 und die Bitleitung BL1 mit dem
Kondensator CD2 zu verbinden. Die Ladung auf dem Streukondensator CS10, welcher mit der Bitleitung BL1 verbunden
ist, und die der Zwischenbitleitungskondensatoren CS14 und CS12
' sowie die Ladung auf dem Kondensator CCl werden gemittelt, während
die Ladung auf dem Streukondensator CS20, welcher mit der Bitleitung
BL1 verbunden i-st, und die. Ladung auf den- Bitleitungskondensatoren
CS23. und CS12 sowie die Ladung auf dem Kondensator CD2 ebenfalls :. . .gemittelt werden.
Somit wird das Potential der Bitleitung BL1 höher als die der Bitleitung BL1, da der Kondensator CC1 der Speicherzelle
größer ist als der Kondensator CD2 der Blind- oder Attrappenzelie und somit der Speicherinhalt des
Kondensators CC1 "1" ist. Somit wird der Blindzellenkondensator CD2 auf einen "0" Pegel entladen.
In einem Zeitaugenblick ti wird das Abtastverstärkeraktivierungssignal
S "L" und der Verstärker wird aktiviert. Da in diesem Zeitpunkt das Potential der Bitleitung
BL1, d.h. das Gatepotential des FET QS2, größer ist als das Potential der Bitleitung BL1, d.h. das Gatepoten-
tial'des FET QS1 , werden die FETs QS2 und QSI jeweils
ein- und ausgeschaltet. Somit wird das Potential der Bitleitung BL1 weiter reduziert, wie in Fig. 7A zu sehen
ist. Der Speicherinhalt "1" des Kondensators CC1
wird auf der Bitleitung BL1 ausgelesen.
Zum Auslesen eines Inhaltes "0" des Speicherzellenkondensators CC1 werden die Entladung des Blindzellenkondensators,
das Voraufladen der Bitleitungen und das tO Schaffen von "H" Pegeln auf den Wortleitungen und Blindwortleitungen in der gleichen Weise wie zuvor beschrieben
ausgeführt.
Wenn die Kondensatoren CC1 und CD2 mit den Bitleitungen BL1 und BlT jeweils verbunden werden, werden die Potentiale
dieser Bitleitungen abgesenkt, da der Speicherin^-
halt des Kondensators CC1 "0" ist. Somit wird der Kondensator CD2 auf einen Zustand oder Stand entladen, welcher
einer'11O". entspricht.
20
20
Da die Kapazität des Kondensators CC1 größer ist als die des Kondensators CD2 und die Summen der Streukapazitäten
und die Zwischenbitleitungskapazitäten, welche mit den Bitleitungen BL1 und BL1 verknüpft sind, im wesentlichen
einander gleich sind, ist das Potential der Bitleitung BLl zuverlässig geringer gemacht als das der Bitleitung
BL1. Daher wird das Potential der Bitleitung BLl geringer
als das der Bitleitung BL1, wie aus Fig. 7B zu sehen ist.
Somit wird der Speicherinhalt "0" des Kondensators CCT auf der Bitleitung BL1 ausgelesen.
Obwohl die Bitleitungen und die andere Verdrahtung gemäß
der Beschreibung aus Aluminium hergestellt sind, können
••"-•■14 -*"■ <*
andere Materialien mit der gleichen Wirkung verwendet werden. Außerdem ist es nicht immer notwendig, die Bitleitungen
und die andere Verdrahtung aus dem gleichen Material herzustellen. Die Verdrahtung kann aus Materialien
bestehen, welche anders sind als die der Bitleitungen, wenn die Position und Kantenkonfiguration in geeigneter
Weise ausgewählt sind.
Obwohl die verwendeten FETs in dem oben genannten Ausführungsbeispiel
vom η Kanaltyp sind, ist es möglich, ρ Kanaltyp FETs, komplementäre MOS FETs oder bipolare Transistoren
mit der gleichen Wirkung zu verwenden. Die vorliegende Erfindung ist nicht auf die Anwendung in einem
dynamischen-RAM beschränkt und kann auch bei anderen
Speichertypen, wie z.B. einem statischen RAM, ."verwendet
werden.
Wie zuvor erwähnt, sind die Kondensatoren, welche mit den entsprechenden Bitleitungen verknüpft sind, nach der Erfindung
im wesentlichen gemittelt. Daher ist der Fehler beim Auslesen der Inhalte der Speicherzellen, welche mit
den äußersten Bitleitungen der Speicherzellenanordnung verbunden sind, vermieden.
Claims (3)
1. Halbleiterspeichervorrichtung mit einer Speicherzel- ."?
lenanordnung, mit einer Vielzahl von Speicherzellen \
und einer Vielzahl von parallelen Bitleitungen und einer Verdrahtung, welche außerhalb der Speicherzellenanordnung
vorgesehen ist,
dadurch g e...k ennzeichnet , daß die Kapazitäten, welche mit entsprechenden Bitleitungen
der Speicherzellenanordnung und. untereinander im wesentlichen, gleich sind.
10
10
2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die Bitleitungen
und die Verdrahtung aus gleichem Material gebildet sind, daß die Konfiguration eines Innenbereiches
der Verdrahtung die gleiche ist wie die von irgendeiner der Bitleitungen, und daß der Abstand
zwischen der äußersten der Bitleitungen und der Verdrahtung gleich ist dem Abstand zwischen benachbarten
ten Bitleitungen.
POSTFACH Sl 04 2O ■ ARABELLASTRASSE 4/VIII ■ ΘΟΟΟ MÜNCHEN 81 *,
3. Halbleiterspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß das
Material Aluminium ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59226294A JPH0760858B2 (ja) | 1984-10-26 | 1984-10-26 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3538053A1 true DE3538053A1 (de) | 1986-05-07 |
DE3538053C2 DE3538053C2 (de) | 1990-02-01 |
Family
ID=16842952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853538053 Granted DE3538053A1 (de) | 1984-10-26 | 1985-10-25 | Halbleiterspeichervorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4689770A (de) |
JP (1) | JPH0760858B2 (de) |
DE (1) | DE3538053A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315542A (en) * | 1991-12-02 | 1994-05-24 | Siemens Aktiengesellschaft | Bit line arrangement for integrated circuits |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0666442B2 (ja) * | 1985-03-08 | 1994-08-24 | 三菱電機株式会社 | 半導体メモリ装置 |
JPS61230359A (ja) * | 1985-04-05 | 1986-10-14 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
KR890003372B1 (ko) * | 1986-11-24 | 1989-09-19 | 삼성전자 주식회사 | 다이나믹 랜덤 액세스 메모리 어레이 |
JP2534700B2 (ja) * | 1987-04-02 | 1996-09-18 | 日本電気株式会社 | 半導体記憶装置 |
JPH0632214B2 (ja) * | 1987-04-06 | 1994-04-27 | 日本電気株式会社 | 半導体記憶装置 |
JP3005223B2 (ja) * | 1988-06-27 | 2000-01-31 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
JP2681285B2 (ja) * | 1988-09-19 | 1997-11-26 | 富士通株式会社 | 半導体記憶装置 |
JP2621442B2 (ja) * | 1988-11-28 | 1997-06-18 | 日本電気株式会社 | 半導体記憶装置 |
JPH0834295B2 (ja) * | 1988-11-30 | 1996-03-29 | 日本電気株式会社 | 半導体記憶装置 |
DE19908428C2 (de) * | 1999-02-26 | 2000-12-07 | Siemens Ag | Halbleiterspeicheranordnung mit Bitleitungs-Twist |
JP4251739B2 (ja) | 1999-12-27 | 2009-04-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
JP4832202B2 (ja) * | 2006-07-24 | 2011-12-07 | 新明和工業株式会社 | 水中ポンプ装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758295A (en) * | 1981-07-31 | 1982-04-07 | Hitachi Ltd | Semiconductor memory |
DE3233632A1 (de) * | 1981-09-21 | 1983-04-21 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsanordnung |
DE3247538A1 (de) * | 1981-12-25 | 1983-08-04 | Hitachi Microcomputer Engineering Ltd., Tokyo | Integrierte dynamische speicherschaltungsvorrichtung mit direktem zugriff |
DE3410794A1 (de) * | 1983-03-23 | 1984-09-27 | Hitachi, Ltd., Tokio/Tokyo | Halbleiterspeicher |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4506351A (en) * | 1982-06-23 | 1985-03-19 | International Business Machines Corporation | One-device random access memory having enhanced sense signal |
-
1984
- 1984-10-26 JP JP59226294A patent/JPH0760858B2/ja not_active Expired - Lifetime
-
1985
- 1985-10-25 DE DE19853538053 patent/DE3538053A1/de active Granted
- 1985-10-28 US US06/792,071 patent/US4689770A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5758295A (en) * | 1981-07-31 | 1982-04-07 | Hitachi Ltd | Semiconductor memory |
DE3233632A1 (de) * | 1981-09-21 | 1983-04-21 | Hitachi, Ltd., Tokyo | Integrierte halbleiterschaltungsanordnung |
DE3247538A1 (de) * | 1981-12-25 | 1983-08-04 | Hitachi Microcomputer Engineering Ltd., Tokyo | Integrierte dynamische speicherschaltungsvorrichtung mit direktem zugriff |
DE3410794A1 (de) * | 1983-03-23 | 1984-09-27 | Hitachi, Ltd., Tokio/Tokyo | Halbleiterspeicher |
Non-Patent Citations (1)
Title |
---|
US-Z: IBM Technical Disclosure Bulletin, No.2, July 1980, S.529-531 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315542A (en) * | 1991-12-02 | 1994-05-24 | Siemens Aktiengesellschaft | Bit line arrangement for integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
DE3538053C2 (de) | 1990-02-01 |
JPH0760858B2 (ja) | 1995-06-28 |
US4689770A (en) | 1987-08-25 |
JPS61105797A (ja) | 1986-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4000429C2 (de) | Dram | |
DE4035660C2 (de) | Elektrisch programmierbare Speichereinrichtung und Verfahren zum Zugreifen/Programmieren von Speicherzellen | |
DE4433695C2 (de) | Dynamische Halbleiterspeichervorrichtung | |
EP0160720B1 (de) | Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate | |
DE4018809C2 (de) | ||
DE69826955T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
DE3915438C2 (de) | ||
DE2725613C2 (de) | Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb | |
DE68917187T2 (de) | Zellenmusteranordnung einer Halbleiterspeichereinrichtung. | |
DE3247538C2 (de) | ||
DE3538053A1 (de) | Halbleiterspeichervorrichtung | |
DE3937068C2 (de) | Dynamische Halbleiterspeicheranordnung | |
DE3923629A1 (de) | Halbleiterspeichergeraet | |
DE3587052T2 (de) | Halbleiterspeichergeraet. | |
DE3234409A1 (de) | Dynamische metalloxidschicht-halbleiterspeichervorrichtung | |
EP1103051B1 (de) | Ferroelektrische speicheranordnung | |
EP0056434B1 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE3447722A1 (de) | Halbleiterschaltungsvorrichtung | |
DE10255203B3 (de) | Dynamische Speicherzelle mit zwei vertikalen Auswahltransistoren | |
DE3687284T2 (de) | Halbleiterspeicheranordnung. | |
DE4411442C2 (de) | Nichtflüchtiger Halbleiterspeicher | |
DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
DE2523683C2 (de) | Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung | |
DE4138312A1 (de) | Daten-uebertragungsschaltkreis mit segmentierten eingangs-/ausgangs-leitungen | |
DE3833726C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |