DE3482970D1 - Halbleiteranordnung mit einem halbleiterkoerper worauf leiterbahnen angeordnet sind, welche durch ein fenster in einer isolierenden schicht verbunden sind und verfahren zum herstellen derselben. - Google Patents

Halbleiteranordnung mit einem halbleiterkoerper worauf leiterbahnen angeordnet sind, welche durch ein fenster in einer isolierenden schicht verbunden sind und verfahren zum herstellen derselben.

Info

Publication number
DE3482970D1
DE3482970D1 DE8484200602T DE3482970T DE3482970D1 DE 3482970 D1 DE3482970 D1 DE 3482970D1 DE 8484200602 T DE8484200602 T DE 8484200602T DE 3482970 T DE3482970 T DE 3482970T DE 3482970 D1 DE3482970 D1 DE 3482970D1
Authority
DE
Germany
Prior art keywords
window
producing
insulating layer
semiconductor
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8484200602T
Other languages
English (en)
Inventor
Eliot Kent Broadbent
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE3482970D1 publication Critical patent/DE3482970D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
DE8484200602T 1983-05-02 1984-05-02 Halbleiteranordnung mit einem halbleiterkoerper worauf leiterbahnen angeordnet sind, welche durch ein fenster in einer isolierenden schicht verbunden sind und verfahren zum herstellen derselben. Expired - Lifetime DE3482970D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/490,381 US4517225A (en) 1983-05-02 1983-05-02 Method for manufacturing an electrical interconnection by selective tungsten deposition

Publications (1)

Publication Number Publication Date
DE3482970D1 true DE3482970D1 (de) 1990-09-20

Family

ID=23947802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8484200602T Expired - Lifetime DE3482970D1 (de) 1983-05-02 1984-05-02 Halbleiteranordnung mit einem halbleiterkoerper worauf leiterbahnen angeordnet sind, welche durch ein fenster in einer isolierenden schicht verbunden sind und verfahren zum herstellen derselben.

Country Status (5)

Country Link
US (1) US4517225A (de)
EP (1) EP0124181B1 (de)
JP (1) JPS605545A (de)
CA (1) CA1215477A (de)
DE (1) DE3482970D1 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794019A (en) * 1980-09-04 1988-12-27 Applied Materials, Inc. Refractory metal deposition process
JPS6050920A (ja) * 1983-08-30 1985-03-22 Toshiba Corp 半導体装置の製造方法
FR2566184B1 (fr) * 1984-05-11 1987-07-24 Efcis Circuits integres a plusieurs niveaux d'interconnexion en alliage d'aluminium et procede de fabrication
EP0164976B1 (de) * 1984-06-02 1990-10-24 Fujitsu Limited Verfahren zum Herstellen eines Kontaktes für eine Halbleiteranordnung
US4552783A (en) * 1984-11-05 1985-11-12 General Electric Company Enhancing the selectivity of tungsten deposition on conductor and semiconductor surfaces
US4699801A (en) * 1985-02-28 1987-10-13 Kabuskiki Kaisha Toshiba Semiconductor device
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4630357A (en) * 1985-08-02 1986-12-23 Ncr Corporation Method for forming improved contacts between interconnect layers of an integrated circuit
US4650696A (en) * 1985-10-01 1987-03-17 Harris Corporation Process using tungsten for multilevel metallization
US4741928A (en) * 1985-12-27 1988-05-03 General Electric Company Method for selective deposition of tungsten by chemical vapor deposition onto metal and semiconductor surfaces
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US4647340A (en) * 1986-03-31 1987-03-03 Ncr Corporation Programmable read only memory using a tungsten fuse
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
WO1988001102A1 (en) * 1986-07-31 1988-02-11 American Telephone & Telegraph Company Semiconductor devices having improved metallization
US4740483A (en) * 1987-03-02 1988-04-26 Motorola, Inc. Selective LPCVD tungsten deposition by nitridation of a dielectric
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
EP0322466A1 (de) * 1987-12-24 1989-07-05 Ibm Deutschland Gmbh PECVD-(plasmaverstärkte chemische Dampfabscheidung) Verfahren zum Abscheiden von Wolframschichten oder Wolfram enthaltenden Schichten mit In situ-Erzeugung von Wolframfluorid
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US5212400A (en) * 1988-02-18 1993-05-18 International Business Machines Corporation Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US5071788A (en) * 1988-02-18 1991-12-10 International Business Machines Corporation Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US4997520A (en) * 1988-06-10 1991-03-05 Texas Instruments Incorporated Method for etching tungsten
US4896108A (en) * 1988-07-25 1990-01-23 American Telephone And Telegraph Company, At&T Bell Laboratories Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US4853347A (en) * 1988-10-03 1989-08-01 Motorola, Inc. Selective metal deposition process
US4997789A (en) * 1988-10-31 1991-03-05 Texas Instruments Incorporated Aluminum contact etch mask and etchstop for tungsten etchback
US4920072A (en) * 1988-10-31 1990-04-24 Texas Instruments Incorporated Method of forming metal interconnects
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
US4920403A (en) * 1989-04-17 1990-04-24 Hughes Aircraft Company Selective tungsten interconnection for yield enhancement
US5077100A (en) * 1989-10-17 1991-12-31 Microelectronics And Computer Technology Corporation Method for forming electrical connections between copper conductors
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
EP1069610A2 (de) * 1990-01-08 2001-01-17 Lsi Logic Corporation Verfahren zur Abscheidung von feuerfesten Metallen mit niedrigem Kontaktwiderstand, und entsprechende Vorrichtung
US5180432A (en) * 1990-01-08 1993-01-19 Lsi Logic Corporation Apparatus for conducting a refractory metal deposition process
US5231052A (en) * 1991-02-14 1993-07-27 Industrial Technology Research Institute Process for forming a multilayer polysilicon semiconductor electrode
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US5320978A (en) * 1993-07-30 1994-06-14 The United States Of America As Represented By The Secretary Of The Navy Selective area platinum film deposition
JPH07245343A (ja) * 1994-03-03 1995-09-19 Toshiba Corp 半導体装置及びその製造方法
US5561083A (en) * 1994-12-29 1996-10-01 Lucent Technologies Inc. Method of making multilayered Al-alloy structure for metal conductors
JPH08306774A (ja) * 1995-05-01 1996-11-22 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2978748B2 (ja) * 1995-11-22 1999-11-15 日本電気株式会社 半導体装置の製造方法
JPH09275142A (ja) * 1995-12-12 1997-10-21 Texas Instr Inc <Ti> 半導体の空隙を低温低圧で充填を行う処理方法
US20140248767A1 (en) 2013-03-01 2014-09-04 Micron Technology, Inc. Methods Of Fabricating Integrated Circuitry
US10014255B2 (en) 2016-03-14 2018-07-03 International Business Machines Corporation Contacts having a geometry to reduce resistance
GB202214770D0 (en) 2022-10-07 2022-11-23 Sun Chemical Corp Primers for digital printing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3477872A (en) * 1966-09-21 1969-11-11 Rca Corp Method of depositing refractory metals
US3697342A (en) * 1970-12-16 1972-10-10 Ibm Method of selective chemical vapor deposition
JPS5342396B2 (de) * 1973-06-29 1978-11-10
JPS52149990A (en) * 1976-06-09 1977-12-13 Hitachi Ltd Production of multilayer wirings
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
GB1604074A (en) * 1978-05-17 1981-12-02 Fujitsu Ltd Semiconductor device and process for producing the same
JPS5933252B2 (ja) * 1978-07-13 1984-08-14 三菱電機株式会社 半導体装置の製造方法
JPS5585042A (en) * 1978-12-21 1980-06-26 Mitsubishi Electric Corp Semiconductor device
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
JPS5750429A (en) * 1980-09-12 1982-03-24 Nec Corp Manufacture of semiconductor device
US4404235A (en) * 1981-02-23 1983-09-13 Rca Corporation Method for improving adhesion of metal film on a dielectric surface
JPS57153447A (en) * 1981-03-17 1982-09-22 Nec Corp Forming method for multilayer wiring

Also Published As

Publication number Publication date
US4517225A (en) 1985-05-14
EP0124181A2 (de) 1984-11-07
CA1215477A (en) 1986-12-16
EP0124181A3 (en) 1986-09-10
EP0124181B1 (de) 1990-08-16
JPS605545A (ja) 1985-01-12
JPH0519819B2 (de) 1993-03-17

Similar Documents

Publication Publication Date Title
DE3482970D1 (de) Halbleiteranordnung mit einem halbleiterkoerper worauf leiterbahnen angeordnet sind, welche durch ein fenster in einer isolierenden schicht verbunden sind und verfahren zum herstellen derselben.
DE3783405D1 (de) Halbleiteranordnung mit einer duennschicht-verdrahtung und verfahren zum herstellen derselben.
DE3583472D1 (de) Verfahren zum herstellen einer halbleiteranordnung mit gateelektrode.
DE3585180D1 (de) Verfahren zum herstellen einer halbleiteranordnung mit leiterschichten.
DE3485930D1 (de) Mehrschichtiges keramisches substrat und verfahren zum herstellen desselben.
DE3780923D1 (de) Verfahren zum herstellen von gegenstaenden mit hohem siliziumgehalt und dadurch hergestellte gegenstaende.
DE3765131D1 (de) Formgepresster gegenstand mit einer mehrschichtstruktur sowie verfahren und vorrichtung zum herstellen desselben.
DE3781247D1 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE3483531D1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltkreisanordnung mit einem misfet.
DE3883792D1 (de) Verfahren zum Herstellen integrierter Halbleiterschaltungen mit polykristallinen Schichten und Kontakten.
DE3777603D1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem halbleitersubstrat, das feldoxidzonen an seiner oberflaeche enthaelt.
DE3483063D1 (de) Ausrichtungsmarkierungen auf halbleiterscheiben und verfahren zum herstellen der markierungen.
DE3579174D1 (de) Verfahren zum herstellen einer halbleiterspeicherstruktur und halbleiterspeicherstruktur.
DE3485704D1 (de) Verfahren zur herstellung von leitfaehigen, durchgehenden loechern durch eine dielektrische schicht.
DE3886341D1 (de) Halbleiteranordnung mit Höckerelektrode und Verfahren zum Herstellen derselben.
DE3484248D1 (de) Selbstklebendes latex mit hohem feststoffgehalt und verfahren zu seiner herstellung.
DE3877875D1 (de) Bestandteil zum erzeugen von halbleitergeraeten und verfahren zu dessen herstellung.
DE3772490D1 (de) Halbleiteranordnung sowie verfahren zum herstellen und testen derselben.
DE3484666D1 (de) Halbleiteranordnung mit heterouebergang und verfahren zu deren herstellung.
DE3574475D1 (de) Dextranhexonsaeureverbindung, komplex mit ferrihydroxyd und verfahren zu deren herstellung.
DE3578266D1 (de) Verfahren zum herstellen von halbleiteranordnungen und dadurch hergestellte anordnungen.
DE3381801D1 (de) Halbleiteranordnung mit einer zwischenschicht aus einem uebergangselement und verfahren zur herstellung derselben.
DE3586019D1 (de) Verfahren zum herstellen eines elektrostriktiven elementes.
ATA10583A (de) Verfahren zum richten von eisenbahnschienen und durch das verfahren hergestellte eisenbahnschienen
DE3577781D1 (de) Ein festwertspeicher und ein verfahren zum herstellen desselben.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee