DE3412106C2 - - Google Patents
Info
- Publication number
- DE3412106C2 DE3412106C2 DE19843412106 DE3412106A DE3412106C2 DE 3412106 C2 DE3412106 C2 DE 3412106C2 DE 19843412106 DE19843412106 DE 19843412106 DE 3412106 A DE3412106 A DE 3412106A DE 3412106 C2 DE3412106 C2 DE 3412106C2
- Authority
- DE
- Germany
- Prior art keywords
- filter
- delay
- digital
- branches
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein digitales Filter nach dem Oberbegriff
des Patentanspruchs 1.
Eine derartige Einrichtung ist bekannt aus der Zeitschrift
NTZ, Bd. 37 (1984), Heft 4, S. 196.
Es ist die Aufgabe der Erfindung,
eine Realisierung des dort erwähnten digitalen
Filters anzugeben, die einen geringen Schaltungsaufwand
erfordert. Die Aufgabe wird wie im Patentanspruch 1
angegeben gelöst. Weiterbildungen ergeben sich aus
den Unteransprüchen.
Die Erfindung wird nun anhand der Zeichnungen beispielsweise
näher erläutert. Es zeigen:
Fig. 1 den Grundaufbau einer Signalverarbeitungsvorrichtung
mit dem erfindungsgemäßen digitalen Filter,
Fig. 2 ein Beispiel der Struktur der
beiden parallelen Filterzweige des digitalen
Filters,
Fig. 3 eine schematische Darstellung der Ausführung
der im digitalen Filter enthaltenen
Verzögerungsstufen.
Dem digitalen Filter F in Fig. 1 ist ein Multiplexer
vorgeschaltet, der das digitale Luminanzsignal Y, dessen
Abtastfrequenz 13, 5 MHz beträgt, und die Chrominanzsignale
U und V (R - Y und B - Y), deren Abtastfrequenz jeweils
6,75 MHz beträgt, zu einem Zeitmultiplexsignal der Taktfrequenz
von 27 MHz zusammenfaßt. Die Funktion des Multiplexers
kann auch vom vorgeschalteten Decodierer übernommen
werden, so daß hierfür kein zusätzlicher Schaltaufwand
erforderlich ist. Die Reihenfolge der Abtastwerte
der Komponenten im Zeitmultiplexsignal ist wie in Fig. 1
angegeben: Y, U, Y, V, Y . . .
Das digitale Filter F ist erfindungsgemäß aufgeteilt in
eine Reihenschaltung aus einem ersten Teilfilter F 0 und
einem zweiten Teilfilter, das ein interpolierendes digitales
Filter in Parallelform mit den beiden Filterzweigen
F 1 und F 2 ist. Ein interpolierendes digitales Filter
in Parallelform ist an sich bekannt, beispielsweise aus
der DE-OS 32 03 852. Dieses bekannte Filter wird aber
nicht im Multiplexbetrieb zur Filterung sämtlicher drei
Komponenten verwendet.
Jedem Filterzweig ist ein Demultiplexer nachgeschaltet,
der an seinen parallelen Ausgängen die gefilterten digitalen
Komponenten Y′, U′, V′ liefert.
Am Ausgang der Demultiplexer ist für jede der Komponenten
ein Schalter S gezeigt, der abwechslungsweise Ausgangswerte
vom Filterzweig F 1 und vom Filterzweig F 2 zum
Ausgang des Digitalfilters F durchschaltet, genauer gesagt,
während der einen Hälfte jeder Abtastperiode der jeweiligen
Komponente den Ausgangswert vom Filterzweig F 1 und während
der anderen Hälfte jeder Abtastperiode den Ausgangswert
des Filters F 2, so daß für jede der Komponenten die
Abtastfrequenz gegenüber der am Eingang des Filters
verdoppelt ist.
Jedem Schalter S ist ein Digital-Analog-Wandler mit einem äußerst
einfachen RC-Tiefpaß am Ausgang nachgeschaltet, der ein
Analogsignal für die jeweilige Komponente liefert.
Wie bereits erläutert, ist für jede Komponente am Ausgang
des digitalen Filter F die Abtastfrequenz verdoppelt.
Das digitale Filter F bewirkt also eine sogenannte zweifache
Überabtastung, ohne daß die gezeigten Teilfilter
selbst eine verdoppelte Verarbeitungsfrequenz haben. Das
Filter arbeitet durchweg mit der einheitlichen Taktfrequenz
von 27 MHz.
Der Schalter S läßt sich auf einfache Weise dadurch realisieren,
daß die Ausgangswerte der beiden Filterzweige
F 1 und F 2 mit Auslesetakten ausgelesen werden, die in
ihrer Phase um eine halbe Taktperiode gegeneinander versetzt
sind. Somit wird zu der durch die im einen Filterzweig
enthaltenen Verzögerungsstufen gegebenen Verzögerungszeit
noch eine Verzögerungszeit hinzugefügt, die
durch den individuellen Schalter S an die Abtastperiode
der jeweiligen Komponente angepaßt ist.
Nachstehend werden 3 Beispiele für das digitale Filter F
durch die Übertragungsfunktionen seiner Teilfilter F 0, F 1
und F 2 angegeben, wobei die Übertragungsfunktionen in
gleicher Weise wie die zugehörigen Teilfilter selbst
bezeichnet werden:
Bei dieser Darstellung in Form der z-Transformierten bedeutet
z -1 eine Verzögerung, die gleich der ausgangsseitigen
Abtastperiode der jeweiligen Komponente ist, also
für das Luminanzsignal eine Verzögerung von und für
jedes der Chrominanzsignale eine Verzögerung von .
Auf welche Weise es innerhalb des Filters erreicht ist,
daß die Verzögerungsstufen Verzögerungszeiten haben, die
an die individuellen Abtastfrequenzen der verschiedenen
Komponenten angepaßt sind, wird anhand von Fig. 3
erläutert.
Besonders günstig hinsichtlich des Schaltungsaufwands ist
das Filter nach dem Beispiel 2. Ein schematisches Ausführungsbeispiel
der beiden Filterzweige F 1 und
F 2 mit den Filterfunktionen nach Beispiel 2 ist in Fig. 2
gezeigt. Wie das gesamte Filter F verarbeitet auch dieses
Teilfilter die im Zeitmultiplex eintreffenden Abtastwerte
der drei Komponenten Y, U, V. Im oberen Filterzweig F 1
wird jeder ankommende Abtastwert parallel mit Koeffizienten
1 und 1/2 multipliziert, die Produkte addiert, und das
Ergebnis in zwei hintereinander geschalteten Verzögerungsstufen
D insgesamt zwei Abtastperioden der jeweils vorliegenden
Komponente verzögert. Die Bezeichnung z -2 bei
jeder der Verzögerungsstufen D bedeutet, daß jede
Verzögerungsstufe eine Verzögerung um 2 halbe Abtastperioden
der jeweils am Ausgang des Filters F erscheinenden Komponente
bewirkt, d. h. jeweils eine eingangsseitige Abtastperiode,
da wie bereits erwähnt, für jede Komponente
die Ausgangs-Abtastfrequenz gegenüber der Eingangs-
Abtastfrequenz verdoppelt ist. Im unteren Filterzweig F 2
sind abwechslungsweise Verzögerungsstufen D mit der
gleichen Verzögerungszeit wie die im oberen Filterzweig
enthaltenen und Addierer hintereinander geschaltet. Der
Eingangs-Abtastwert des Filters wird, multipliziert mit
einem Koeffizienten -, der ersten Verzögerungsstufe
der Reihenschaltung zugeführt und durchläuft diese
Reihenschaltung. In den ersten beiden Addierern wird der Eingangs-
Abtastwert unverändert (Multiplikationsfaktor 1) hinzuaddiert,
und im letzten Addierer wird das Eingangssignal,
multipliziert mit einem Faktor -, hinzuaddiert.
Sämtliche gezeigten Verzögerungsstufen D
sind umschaltbare Verzögerungsstufen der in Fig. 3
gezeigten und noch zu erläuternden Art, die eine der
Abtastperiode der jeweils vorliegenden Komponente gleiche
Verzögerungszeit haben. Die gezeigten, mit z -2 bezeichneten
Verzögerungsstufen D haben also eine Verzögerungszeit,
die gleich der Abtastperiode der am Eingang erscheinenden
Komponente ist, wogegen die durch den Schalter
S verkörperte Verzögerungsstufe nur um die Hälfte dieser
Abtastperiode verzögert.
Das Filter verhält sich also für jede der Komponenten wie
ein eigens dafür vorgesehenes Filter, so daß auf den vorhandenen
Zeitmultiplexbetrieb bei der Beschreibung des Filters
keine Rücksicht genommen zu werden braucht. Der Zeitmultiplexbetrieb
wird in den Verzögerungsstufen des Filters berücksichtigt.
Daß die beiden Filterzweige F 1 und F 2 die im Beispiel 2
angegebenen Übertragungsfunktionen haben, läßt sich wie folgt
leicht einsehen:
Wie bereits erwähnt, dient der Schalter S dazu, die Ausgangswerte
der beiden Zweige um die Dauer einer ausgangsseitigen
Abtastperiode gegeneinander zeitversetzt (z -1)
auszulesen. Wird zuerst der Beitrag des unteren
Filterzweigs F 2 und dann der Beitrag des oberen Filterzweigs
F 1 ausgelesen, so bedeutet dies, daß für den oberen
Zweig zusätzlich zu den gezeigten Verzögerungsstufen D noch
eine durch den Schalter S verkörperte Verzögerungsstufe mit
z -1 hinzuzurechnen ist. Liegt am Eingang des digitalen Filters
ein Abtastwert X₀, so wird auf Grund des oberen Filterzweigs
F 1 auf die Ausgangsleitung des gesamten Filters der
Wert (1 + ) (X 0-5) durchgeschaltet (Verzögerung um fünf
ausgangsseitige Abtastperioden). Der vom unteren Filterzweig
F 2 stammende Beitrag beträgt bei gleichem Eingangs-Abtastwert:
Durch eine Indexerhöhung
um 5 zum Eliminieren einer für das Filterergebnis
unbedeutenden absoluten Laufzeitverzögerung ergibt sich
diejenige Darstellung, die der im Beispiel 2 angegebenen
Darstellung in der z-Transformation entspricht.
Nachstehend wird nun die erfindungsgemäße Arbeitsweise der
im Filter enthaltenen Verzögerungsstufen anhand von Fig. 3
beschrieben. Fig. 3 zeigt eine der in Fig. 2 enthaltenen
Verzögerungsstufen D. Sie besteht aus einem ersten
Verzögerungselement DFF 1 und Verzögerungselement DFF 2 und
DFF 3, wobei die beiden letzteren zeitlich abwechselnd mit
dem ersten in Reihe geschaltet sind. Ebenso abwechselnd
sind die beiden letzteren Verzögerungselemente auch mit
dem Ausgang der Verzögerungsstufe D verbunden. Beide
Schalter befinden sich synchron zueinander in der oberen
Schalterstellung 1 oder in der unteren Schalterstellung 2.
Jedes der Verzögerungselemente hat eine Verzögerungszeit,
die gleich dem Zeitmultiplextakt der am Eingang
nacheinander kommenden Abtastwerte der verschiedenen
Komponenten Y, U und V, also ist. Die beiden Schalter
werden so gesteuert, daß sie in jeder Schalterstellung
für die Dauer von 2 Taktperioden 2 T des Zeitmultiplex-
Eingangssignals bleiben. Die nachstehende Tabelle
zeigt, welche Abtastwerte der Komponenten zu welchen
Taktzeitpunkten am Eingang und am Ausgang erscheinen und
in welcher Schalterstellung sich die Schalter zu diesen
Taktzeitpunkten befinden.
Die Taktzeitpunkte unterscheiden sich um die Taktperiode
T des Zeitmultiplex-Eingangssignals. Befinden sich zu
einem mit der Nummer 1 bezeichneten Taktzeitpunkt die
Schalter in der Stellung 2 und liegt gleichzeitig am Eingang
ein Abtastwert der Luminanzkomponente, der in der
Tabelle mit Y₁ bezeichnet ist, so erscheinen am Ausgang
der Abtastwerte in der in der Tabelle angegebenen Reihenfolge
zu späteren Taktzeitpunkten, wenn die Schalterstellung
in der aus der Tabelle ersichtlichen Weise wechselt.
Aus der Tabelle ist ersichtlich, daß die Verzögerung
zwischen Eingang und Ausgang für die Abtastwerte des Luminanzsignals Y
zwei Taktperioden und für die Abtastwerte
der Chrominanzkomponente U, ebenso wie für die Abtastwerte
der Chrominanzkomponente V
vier Taktperioden beträgt, also für die Luminanzkomponente
und für jede der Chrominanzkomponenten
. Weiterhin ist aus der Tabelle ersichtlich, daß
zu jedem Zeitpunkt am Eingang und am Ausgang nur solche
Werte erscheinen, die zu einer einzigen Komponente gehören,
wodurch sichergestellt ist, daß bei der digitalen
Filterung Abtastwerte der verschiedenen Komponenten nicht
miteinander vermischt werden. Da die Y₁ vorausgegangenen
Eingangs-Abtastwerte nicht bekannt sind, sind auch die
ersten Ausgangs-Abtastwerte zu Teil unbestimmt.
Die einzelnen Verzögerungselemente sind einfache D-Flipflops,
und die beiden Schalter stehen symbolisch für
gegeneinander zeitversetzte Einschreibtakte und gegeneinander
zeitversetzte Auslesetakte der beiden Verzögerungselemente
DFF 2 und DFF 3.
Das vorstehend beschriebene digitale Filter in Parallelform
mit den beiden Filterzweigen F 1 und F 2 bietet, wie
nachstehend beschrieben, eine Möglichkeit, die Ausgangsabtastwerte
zu quantisieren, d. h. die Bitanzahl pro Abtastwert
zu verringern, und trotzdem dafür zu sorgen, daß
das analoge Signal, in welches das Filterausgangssignal
nach der Filterung umgesetzt wird, durch den bei der Quantisierung
entstehenden Quantisierungsfehler unbeeinträchtigt
bleibt. Quantisiert man beispielsweise die Filterausgangssignale
auf 7 Bits pro Abtastwert, so ist eine
nur 2⁷-stufige Digital-Analog-Umsetzung erforderlich,
und trotzdem hat das analoge Ausgangssignal dieselbe Genauigkeit,
die durch eine 2⁸-stufige Digital-Analog-Umsetzung
entstehen würde.
Die dazu getroffene Maßnahme besteht darin, daß zusätzliche
zu den im einen Filterzweig, entweder in F 1 oder in F 2
durchzuführenden Additionen ein Wert hinzuaddiert wird, der
dem halben Quantisierungsfehler entspricht. Wenn die Quantisierung
eine Abrundung ist, so wird dieser Wert mit positivem
Vorzeichen addiert, wogegen er, falls die Quantisierung
eine Aufrundung bedeutet, mit negativem Vorzeichen
addiert wird. In jedem Fall handelt es sich um einen konstanten
Wert, der addiert wird, was schaltungsmäßig
äußerst einfach zu realisieren ist. Bei sämtlichen Additionen
ist das Ergebnis auf den Wert beschränkt, der durch die
Bitanzahl der Addierer maximal darstellbar ist. Da beide
Filterzweige an ihrem Ausgang quantisierte Abtastwerte liefern
und diese wie oben erläutert abwechslungsweise zum
Filterausgang und damit zum Eingang eines Digital-Analog-
Umsetzers durchgeschaltet werden (für jede Komponente individuell)
gleicht der Digital-Analog-Wandler mit dem nachgeschalteten
RC-Tiefpaß, ohne hierfür
irgend einen Aufwand zu erfordern, den bei der Filterung
insgesamt entstandenen Quantisierungsfehler aus,
und es entstehe dasselbe analoge Ausgangssignal, das durch
einen mit einer höheren Genauigkeit arbeitenden Digital-
Analog-Umsetzer sich ergeben würde.
Für diese einfache Maßnahme wird nachstehend ein Beispiel
angegeben:
Angenommen, in jedem Filterzweig würde eine Addition
zweier Werte, jeweils mit 8 Bits binär codiert, mit
einer 12-Bit-Genauigkeit durchgeführt und das Ergebnis
wäre z. B. gleich 284, also in binärer Darstellung 12 Bits:
000100011100, und es erfolgt in jedem Zweig eine Quantisierung
der 12 Bit-Wörter auf 7 Bits durch Weglassen der
niedrigstwertigen 5 Bits, so würde dadurch das 7 Bit-
Binärwort 0001000, also der Wert 256 entstehen, was
einen Fehler vom Wert 28 bedeuten würde, und zwar in jedem
der beiden Filterzweige. Bei dieser Quantisierung kann
maximal ein Quantisierungsfehler vom Wert 31 entstehen.
Erfindungsgemäß wird nun in einem der beiden Zweige bei
irgendeiner der dort stattfindenden Additionen ein Wert
addiert, welcher der Hälfte des maximal möglichen Quantisierungsfehlers
entspricht, also im vorliegenden Beispiel
der Wert 16. Dies führt dazu, daß in diesem Zweig das
Ergebnis zunächst nicht 284 sondern 300 heißt, in Binärdarstellung
mit 12 Bits: 000100101100. Die Quantisierung
dieses Wortes auf 7 Bits durch Weglassen der 5 niedrigstwertigen
Bits ergibt das Binärwort 000 1 001, was
den Wert 288 bedeutet. Dieser Wert 288 wird nun wie oben
erläutert zeitlich nacheinander mit dem Wert vom anderen
Zweig, nämlich dem Wert 256 dem Digitalen-Analog-Wandler
zugeführt, der mit einem nachgeschalteten RC-Tiefpaß durch
Mittelung einen Wert von 272 bildet. Dieser Wert 272 bedeutet
lediglich einen Quantisierungsfehler vom Wert 12
gegenüber dem ohne die erfinderische zusätzliche Maßnahme
in jedem Filterzweig vorhandenen Quantisierungsfehler vom
Wert 28. Die erfindungsgemäße Addition eines dem halben
maximalen Quantisierungsfehler entsprechenden Wertes ist
nur bei einer einzigen Addition in einem der beiden Filterzweige
erforderlich.
Claims (8)
1. Digitales Filter für ein digitales Farbfernsehübertragungssystem
mit getrennter Codierung zur Verarbeitung der
digitalisierten Komponenten im Zeitmultiplex, wobei die
Luminanzkomponente und die Chrominanzkomponenten unterschiedliche
Abtastperioden haben, dadurch gekennzeichnet,
daß das digitale Filter aus einem ersten Teilfilter (F 0)
und aus einem diesem nachgeschalteten zweiten Teilfilter
besteht, das ein interpolierendes Filter in Parallelform
mit zwei Filterzweigen (F 1, F 2) ist,
und daß die im digitalen Filter enthaltenen Verzögerungsstufen
(D) umschaltbare Verzögerungszeiten haben und derart
umgeschaltet werden, daß ihre Verzögerungszeit für
jede der Komponenten (Y, H, V) deren Abtastperiode
angepaßt ist.
2. Filter nach Anspruch 1, dadurch gekennzeichnet, daß
jede Verzögerungsstufe (D) des digitalen Filters, deren
Verzögerungszeit für jede der Komponenten gleich deren
Abtastperiode ist, aus drei Verzögerungselementen besteht,
deren Verzögerungszeit gleich einer Taktperiode
(T) des Zeitmultiplex-Filtereingangssignals ist und daß
diese Verzögerungselemente so zusammengeschaltet sind,
daß zeitlich abwechselnd für jeweils zwei Taktperioden
(T) eine Reihenschaltung aus einem ersten (DFF 1) und
einem zweiten Verzögerungselement (DFF 2) und eine Reihenschaltung
aus dem ersten (DFF 1) und einem dritten Verzögerungselement
(DFF 3) zwischen Eingang und Ausgang der Verzögerungsstufe
(D) geschaltet sind.
3. Digitales Filter nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet,
daß das erste Teilfilter (F 0) die Übertragungsfunktion
und die beiden Filterzweige (F 1, F 2) des zweiten Teilfilters
die Übertragungsfunktionen
und
haben, wobei z -n eine Verzögerung um Abtastperioden der jeweiligen
Komponente bedeutet.
4. Digitales Filter nach einem der Ansprüche 1 bis 2 dadurch gekennzeichnet,
daß das erste Teilfilter (F 0) die Übertragungsfunktion
und die beiden Filterzweige (F 1, F 2) des zweiten
Teilfilters die Übertragungsfunktionen
und
haben, wobei z -n eine Verzögerung um Abtastperioden der
jeweiligen Komponente bedeutet.
5. Digitales Filter nach einem der Ansprüche 1 bis 2, dadurch
gekennzeichnet,
daß das erste Teilfilter (F 0) die Übertragungsfunktion
und die beiden Filterzweige (F 1, F 2) des zweiten Teilfilters
die Übertragungsfunktionen
und
haben, wobei z -n eine Verzögerung um Abtastperioden der
jeweiligen Komponente bedeutet.
6. Digitales Filter nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet,
daß Verzögerungen um geradzahlige Vielfache einer
halben Abtastperiode der jeweiligen Komponente durch
mehrere Verzögerungsstufen (D) bewirkt werden, deren eingeschaltete
Verzögerungszeit jeweils gleich der Abtastperiode
für die jeweilige Komponente ist.
7. Digitales Filter nach Anspruch 6, dadurch gekennzeichnet,
daß eine zusätzliche Verzögerung um eine halbe Abtastperiode
durch eine Verschiebung der Ausgangstakte der
beiden Filterzweige (F 1, F 2) relativ zueinander bewirkt
wird.
8. Digitales Filter nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, daß die Ausgangswerte jedes der
beiden Filterzweige (F 1, F 2) in gleicher Weise quantisiert
werden und daß in einem der beiden Filterzweige zu jedem
Wert vor dessen Quantisierung ein Wert hinzuaddiert wird,
der dem halben Quantisierungsfehler entspricht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843412106 DE3412106A1 (de) | 1984-03-31 | 1984-03-31 | Digitales filter fuer videosignale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843412106 DE3412106A1 (de) | 1984-03-31 | 1984-03-31 | Digitales filter fuer videosignale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3412106A1 DE3412106A1 (de) | 1985-10-10 |
DE3412106C2 true DE3412106C2 (de) | 1990-02-15 |
Family
ID=6232273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843412106 Granted DE3412106A1 (de) | 1984-03-31 | 1984-03-31 | Digitales filter fuer videosignale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3412106A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3634092A1 (de) * | 1986-10-07 | 1988-04-14 | Thomson Brandt Gmbh | Schaltungsanordnung zur verzoegerung eines digitalen signals |
DE3828115A1 (de) * | 1988-08-18 | 1990-02-22 | Dirr Josef | Verfahren fuer die codierung von information eines, zweier oder mehrerer kanaele und/oder frequenzreduzierung des bzw. der codierwechselstroeme und uebertragung derselben |
DE69215118T2 (de) * | 1991-01-24 | 1997-05-22 | Philips Electronics Nv | Nichtlinearer Signalprozessor |
DE4105517C2 (de) * | 1991-02-22 | 1995-11-16 | Hell Ag Linotype | Verfahren und Vorrichtung zur verbesserten Wiedergabe von Konturen |
US6023718A (en) * | 1997-05-09 | 2000-02-08 | Matsushita Electric Industrial Co., Ltd. | High speed interpolation filter and a method thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4419686A (en) * | 1981-02-04 | 1983-12-06 | Ampex Corporation | Digital chrominance filter for digital component television system |
-
1984
- 1984-03-31 DE DE19843412106 patent/DE3412106A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3412106A1 (de) | 1985-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0080014B1 (de) | Digitaler Demodulator frequenzmodulierter Signale | |
EP0137323B1 (de) | Verfahren und Vorrichtung zur Umsetzung einer Eingangsabtastfolge in eine Ausgangsabtastfolge | |
DE2403233B2 (de) | ||
DE2831059C2 (de) | Integrierender Kodeumsetzer | |
DE2605724A1 (de) | Digital-analog-umsetzer, insbesondere zur pcm-dekodierung | |
EP0421395B2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE3705209C2 (de) | ||
WO1986005594A1 (en) | Circuit for obtaining an average value | |
DE3412106C2 (de) | ||
DE4337135C1 (de) | Drop-and-Add-Multiplexer zur Umsetzung und Aufbereitung eines Frequenzmultiplexsignals | |
DE2850555C2 (de) | ||
DE2523625A1 (de) | Digitalfilter | |
EP0072399B1 (de) | Digitaler Transmultiplexer | |
EP0105998A1 (de) | Integrierte Schaltung eines Digitalfilters für den Luminanzkanal von Farbfernsehgeräten | |
EP0221617B1 (de) | Digitales Tiefpassfilter | |
DE3624030C2 (de) | Schaltungsanordnung zur Verminderung der Probenrate eines Digitalsignals | |
DE2439712C2 (de) | PCM-Codierer | |
DE19703079A1 (de) | Verfahren zur Aufbereitung von in einer Zwischenfrequenzlage angelieferten Bandpaßsignalen | |
WO2001003295A1 (de) | Fir-dezimierungsfilter | |
DE2011772B2 (de) | Filter mit einer periodischen frequenzcharakteristik | |
DE1912674A1 (de) | Digitaler Phasen-Entzerrer | |
DE19742599B4 (de) | Filter zur Zeitmultiplexfilterung mehrerer Datenfolgen und Betriebsverfahren dafür | |
DE4437157C1 (de) | Verfahren zur Vergrößerung des Nutz-Rausch-Signal-Abstandes in Systemen und Baugruppen zur digitalen Signalverarbeitung | |
DE2653037C2 (de) | Schaltungsanordnung zur Vermeidung von Störungen | |
DE2653716B2 (de) | Modem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |