DE1912674A1

DE1912674A1 - Digitaler Phasen-Entzerrer

Info

Publication number: DE1912674A1
Application number: DE19691912674
Authority: DE
Inventors: Jackson Leland Brooks; Mcdonald Henry Stanton
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1968-03-18
Filing date: 1969-03-13
Publication date: 1969-10-09
Also published as: FR2004131A1; SE335186B; GB1189278A; NL153393C; DE1912674C3; DE1912674B2; NL6903884A; BE729935A; US3537015A

Description

Western Electric Company Incorporated Jackson, L. B. 2

_York,^N- IT._J-J0OÖ7 U.-_S._A;__

Digitaler Phasen-Entzerrer

Die Erfindung betrifft ein digitales Filter zweiter Ordnung zum Arbeiten mit kodierten Proben eines Eingangs signals, wobei die kodierten Proben eine Periode T haben, um numerische Werte zu erhalten, die zur Gewinnung einer phasenentzerrten Allpassversion des Eingangssignals dekodiert werden können.

Kennlinien von Bauelementen eines Systems, die frequenz abhängige Phasenverschiebungskennlinien zeigen, ergeben häufig eine Signalverzerrung. Versuche zur Kompensierung einer derartigen Verzerrung wurden mit Hilfe der Anwendung von Allpassfiltern gemacht. Im Idealfall liefern diese Filter eine kompensierende Phasenvers chiebungskennlinie und eine im wesentlichen sich nicht ändernde Dämpfung. Das Ausmass der Kompensation hängt selbstverständlich von den Begrenzungen ab, denen die Bemessung und der Aufbau des Filters unterliegen.

Um eine bessere Kompensation zu erhalten, wurden ernsthafte Betrachtungen zur Verwendung des digitalen Filterns angestellt. Kurz gesagt, besteht das digitale Filtern aus dem Arbeiten mit numerischen Werten

909841/1017

eines abgetasteten und kodierten Eingangs signals, um numerische Werte zu erhalten, die zur Gewinnung einer gefilterten Version des Eingangs signals dekodiert werden können. Dieses Filtern hat gegenüber dem analogen Filtern eine Anzahl von Vorteilen. Zum Beispiel kann eine grössere Genauigkeit erreicht werden. Weiterhin kann eine grössere Vielfalt von Filtern gebaut werden, einschliesslich verhält nismässig kleiner und wirtschaftlicher Einheiten, die gute niederfrequente Eigenschaften aufweisen. Ferner verwenden derartige Filter digitale Schaltungen, die gegenüber analogen Filter schaltungen mehrere Vorteile haben. Erstens hat eine digitale Schaltung eine grössere Toleranz für Abweichungen der Bauelementwerte. Zweitens erfordern digitale Schaltungen keine Induktivitäten, was bei Verwendung von gedruckten und integrierten Schaltungen von Vorteil ist.

Digitale Filter bisheriger Art wie auch die Theorie ihrer .Arbeitsweise sind z.B. beschrieben in; (1) "Some Practical Considerations in the Realization of Linear Digital Filters", von J. F. Kaiser, in the Proceedings of the Third Annual Allerton Conference on Circuit and System Theory (1965); (2) "Digital Filters" von J. F. Kaiser, in System Analysis by Digital Computer, herausgegeben von F.F. Kuo und J.F. Kaiser (J.Wiley and Sons, 1966) und (3) "Digital Filters Design Techniques in the Frequency Domain", von CM. Räder and. B. Gold in den

0 9 8 4 1/10 17·.

Proceedings of the IEEE vom Februar 1967. Weitere Quellen sind in den Literaturangaben angegeben, die sich in diesen Quellen befinden.

Ein Studium der oben angegebenen Quellen zeigt, dass die digitalen Allpassfilter bisheriger Art eine Vielzahl von Multiplizier schaltungen und Verzögerungskreisen verwenden. Wenn auch die Anzahl derartiger Schaltungen beim Aufbau und der Verwendung nur eines oder zweier Filter nicht unangenehm ist, so wird sie doch unangenehm, wenn grosse Mengen von hintereinander geschalteten digitalen Allpassfiltern erforderlich sind, z.B. für den Fernsprechdienfet. Digitale Allpassfilter unter Verwendung von weniger Multiplizier schaltungen und Verzögerungskreisen sind daher erwünscht.

Dieses Problem wird gemäss der Erfindung dadurch gelöst, dass die Elemente des digitalen Filters neu angeordnet werden und dass ein erster Filterteil vorgesehen wird, der auß einem Paar von hintereinander geschalteten Verzögerungseinrichtungen besteht, die jeweils eine _t Verzögerung liefern, welche im wesentlich gleich der Periode T ist, ferner aus einem Eingangsleiter, der mit dem einen Ende der in Reihe geschalteten Verzögerungseinrichtungen verbunden ist, aus einem ersten Ausgangsleiter, der mit dem anderen Ende der in Reihe geschalteten Verzögerungseinrichtungen verbunden ist und aus einem zweiten

909841/1017

Ausgangsleiter, der mit dem Verbindungspunkt zwischen den in Reihe geschalteten Verzögerungseinrichtungen verbunden ist und dass ein zweiter Unterteil vorgesehen ist, der im wesentlichen mit dem ersten Unterteil identisch ist, ferner ein dritter Unterteil, der aus einer ersten, einer zweiten und einer dritten Summiereinrichtung besteht, ferner aus einer ersten Multiplizier schaltung, die zwischen den Ausgang der ersten Summier einrichtung und einen Eingang der dritten Summier einrichtung geschaltet ist, und aus einer zweiten Multiplizierschaltung, die zwischen den Ausgang der zweiten Summier einrichtung und einen Eingang der dritten Summiereinrichtung geschaltet ist und dass Verbindungsschaltungen vorgesehen sind, welche die erste, die zweite und die dritte Summier schaltung des dritten Unterteils mit dem Eingangs- und dem zweiten und dem ersten Ausgangsleiter des ersten Unterteils verbinden, weiterhin mit dem ersten und dem zweiten Ausgangs- und dem Eingangsleiter des zweiten Unterteils.

Nach einem Aspekt der Erfindung betrifft die Herabsetzung der Anzahl der erforderlichen Verzögerungsteile dadurch, dass ein vierter Unterteil vorgesehen wird, der im wesentlichen mit dem ersten und dem zweiten Unterteil identisch ist, ferner ein fünfter Unterteil, der im wesentlichen mit dem dritten Unterteil identisch ist und schliesslich Verbindungsschaltungen, um den zweiten Unterteil mit dem fünften

909841/1017

Unterteil in der gleichen Weise zu verbinden wie der erste Unterteil mit dem dritten Unterteil verbunden ist und um den vierten Unterteil mit dem fünften Unterteil in gleicher Weise zu verbinden, wie der zweite Unterteil mit dem dritten Unterteil verbunden ist. Diese neue Anordnung vermindert die Multiplizier schaltungen durch eine Neuordnung der Multiplizier- und Summier operationen. Insbesondere werden die Daten in jedem Paar einer Anzahl von Paaren von kodierten Daten zunächst summiert und dann mit einer Konstanten multipliziert, anstatt dass jeder Satz von Daten mit einer Konstanten multipliziert und dann die so erhaltenen Paare von Produkten summiert werden. Diese erfindungsgemässe Anordnung setzt die Anzahl der erforderlichen Multiplizierschaltungen auf die Hälfte der vorher erforderlichen herab.

Erfindungsgemäss wird die Anzahl der Verzögerungskreise dadurch vermindert, dass die Verzögerungskreise benachbarte Filterteile von Kaskadenkombinationen gemeinsam benutzen. Insbesondere wurde festgestellt, dass jeder Satz von zeitverzögerten Daten, die als Ausgänge an der ersten Hälfte der Verzögerungskreise eines Filterteils erscheinen, ebenfalls wenn auch zu einer früheren Zeit als Ausgänge an der zweiten Hälfte der Verzögerungskreise des unmittelbar vorangehenden Teils vorhanden sind. Daher besteht ein Merkmal der Erfindung darin,

»
dass die zweite Hälfte der Verzögerungskreise im jeden Filterteil als

909841/1017

die erste Hälfte der Verzögerungskreise im folgenden Pilterteil geschaltet, ist. Infolge dieses Merkmals sind nur n(s + 1) Verzögerungskreise anstelle von 2n(s) Kreisen erforderlich, wobei η die Ordnung der Teile und s die Anzahl der Teile ist.

Nachfolgend wird die Erfindung anhand der beigefügten Zeichnungen ^ beschrieben; es zeigen:

Fig. 1 ein Blockschema eines digitalen Filters, das ein Merkmal

der Erfindung darstellt und

Fig. 2 ein weiteres Blockschema eines digitalen Filters, das

mehrere Merkmale der Erfindung verkörpert.

Fig. 1 zeigt ein digitales Filter zweiter Ordnung, das einer Allpass- · version zweiter Ordnung des in Fig. 1 des IEEE Aufsatzes gezeigten Filters gleicht. Der Unterschied zwischen diesen Filtern besteht darin, ψ dass durch die vorliegende Erfindung mehrere Multiplizier Schaltungen

weggelassen wurden. Dies wird dadurch erreicht, dass zunächst kodierte Daten, die einen gemeinsamen Multiplikator aufweisen, summiert werden und dann die Summe mit einem neuen Multiplikator multipliziert wird. Die folgende Diskussion befasst sich weiter mit diesem Unterschied.

Das Filter der vorliegenden Fig. 1 kann von mehreren Standpunkten, -aus

9098A1/101 7

betrachtet werden. In der folgenden Diskussion wird es.so betrachtet, als ob es aus zwei gleichen Unterteilen besteht, die mit 11 und 12 bezeichnet sind und aus einem weiteren Unterteil, der mit 13 bezeichnet ist.

Jeder der Unterteile 11 und 12 besteht aus einem Paar von in Reihe geschalteten Verzögerungskreisen, die eine Verzögerung liefern, welche im wesentlichen gleich der Zeitperiode T ist, nämlich der Periode der kodierten Signalproben. Diese Verzögerungskreise sind im Unterteil durch die Bezugszahlen 14 und 15 gekennzeichnet. Jeder der Unterteile 11 und 12 enthält einen Eingangsleiter, der mit.dem einen Ende der Reihenkombination verbunden ist, z. B. den Leiter 16, dar mit dem Eingang des Verzögerungskreises 14 verbunden ist. Jeder Unterteil enthält ferner einen ersten Ausgangsleiter, der mit dem anderen Ende der Reihenkombination verbunden ist, und einen zweiten Ausgangsleiter, der mit dem Verbindungspunkt zwischen den Verzögerungskreisen verbunden ist, z.B. die Leiter 17 und 18 des Unterteils 11.

Der Unterteil 13 besteht aus drei Summierungsschaltungen 19, 20 und 21, einer ersten Multiplizierschaltung 22, die zwischen der Summierungs schaltung 19 und der Summierungs schaltung 20 liegt, und eine zweite Multiplizier schaltung 23, die zwischen der Summier schaltung und der Summierechaltung 20 liegt.

909841/1017

Die drei Unterteile sind so miteinander verbunden, dass die Summierungsschaltungen 19, 20 und 21 mit dem Eingangs-, dem ersten Ausgangs- und dem zweiten Ausgangsleiter des Unterteils 11 und weiterhin mit dem ersten Ausgang, dem Eingangs- und dem zweiten Ausgangsleiter des Unterteils 12 verbunden sind.

% Erfindungsgemäss werden Daten, die an den zweiten Ausgangsleitern

der Unterteile 11 und 12 erscheinen, durch die Summierungsschaltung 21 summiert und dann durch die Multiplizierschaltung 23 mit einer Konstanten χ multipliziert. In gleicher Weise werden Daten, die am Eingangsleiter des Unterteils 11 und des ersten Ausgangsleiters des Unterteils 12 erscheinen, in der Summierungsschaltung 19 summiert und dann durch die Multiplizier schaltung 22 mit einer Konstanten X₁ multipliziert. Hierdurch ergibt sich die Verwendung nur der Hälfte der Anzahl der Multiplizier schaltungen, die für Schaltungen bisheriger Art erforderlich waren.

Fig. 2 zeigt als Blockschema eine Kaskadenfilterausführung, welche die Kombination der Fig. 1 enthält. Diese Ausführung enthält ferner einen Unterteil 24, dessen Form mit derjenigen des Unterteils 13 identisch ist und der mit dem Unterteil 12 in der gleichen Weise verbunden ist, wie der Unterteil 13 mit dem Unterteil 11. Die Ausführung enthält

909841/1017

ferner einen Unterteil 25, der mit den Unterteilen 11 und 12 identisch ist und der "weiterhin mit dem Unterteil 24 in der gleichen Weise verbunden ist wie der Unterteil 12 mit dem Unterteil 13. Es können .«elbstverständlich weitere Paare· von Unterteilen hinzugefügt werden, um die Anzahl von Unterteilen in der Kaskadenkombination zu erhöhen. Fig. 2 hat jedoch ausreichend Unterteile,, um die Verminderung der Verzögerungskreise zu erläutern, die durch die vorliegende Erfindung erzielt wird.

Wenn man-eingehender auf die Fig. 2 eingeht,, so sieht man, dass der Unterteil 12 als letzte Hälfte der Verzögerungskreise des Filterteils arbeitet, der aus dem Unterteil 13 besteht und weiter als die erste Hälfte der Verzögerungskreise des Filterteils, der aus dem Unterteil 24 besteht. Diese doppelte Verwendung des Unterteils 12 vermindert die Anzahl der erforderlichen Verzögerungskreise. Wenn insbesondere s gleich der Anzahl der Teile in der Kaskadenkombination ist (zwei in Fig. 2) und wenn η gleich der Ordnung der Filterteile ist (ebenfalls zwei in Fig. 2), dann werden bei den Ausführungen der vorliegenden Erfindung anstelle von 2n(s) Kreisen n(s + 1) Verzögerungskreise benutzt. Hierdurch entsteht eine Beseitigung von n(s - 1} Verzögerungskreisen. Weiterhin sieht man, dass je geringer die Ordnung der Kombination ist, umso weniger Verzögerungskreise erforderlich sind.

909841/1017

191 267 A

Die Halbierung der Anzahl der Multiplizier schaltungen, wie sie anhand der Fig. 1 behandelt wurde, ist ebenfalls in Fig. 2 vorhanden.

Wenn auch nur zwei Ausführungen dargestellt und beschrieben wurden, so können doch selbstverständlich verschiedene andere Ausführungen vom Fachmann vorgeschlagen werden, ohne vom Wesen und Ziel der Erfindung abzuweichen. . *

909841/1Q17

Claims

Patentansprüche

1. J Digitales Filter zweiter Ordnung zum Arbeiten mit kodierten Proben eines Eingangs signals, wobei die kodierten Proben eine Periode T haben, um numerische Werte zu erhalten, die zur Gewinnung einer phasenentzerrten Allpassversion des Eingangs signals dekodiert werden können,

dadurch gekennzeichnet, dass

ein erster Unterteil .[H) vorgesehen ist, der aus einem Paar von in Reihe geschalteten Verzögerungseinrichtungen (14 und 15) besteht, die jeweils eine Verzögerung liefern, die im wesentlichen gleich der Periode T ist, ferner aus einem Eingangsleiter (16), der mit dem einen Ende der in Reihe geschalteten Verzögerungseinrichtungen verbunden ist, aus einem ersten Ausgangsleiter (17), der mit dem anderen Ende der in Reihe geschalteten Verzögerungseinrichtungen verbunden ist, und aus einem zweiten Ausgangsleiter (18), der mit dem Verbindungspunkt zwischen den in Reihe geschalteten Verzögerungseinrichtungen verbunden ist,

ein zweiter Unterteil (12) vorgesehen ist, der im wesentlichen gleich dem ersten Unterteil ist,

ein dritter Unterteil (13) vorgesehen ist, der aus einer ersten (19), einer zweiten (21) und einer dritten (20) Summierungseinrichtung besteht,

909841/1017

ferner aus einer ersten Multiplizier schaltung (22), die zwischen den Ausgang der ersten Summiereinrichtung (19) und einen Eingang der dritten Summier einrichtung (20) geschaltet ist, und einer zweiten Multiplizierschaltung (23), die zwischen den Ausgang der zweiten Summiereinrichtung (21) und einen Eingang der dritten Summiereinrichtung (20) geschaltet ist und

Verbindungsschaltungen vorgesehen sind, welche die erste, die zweite und die dritte Summiereinrichtung des dritten Unterteils mit dem Eingangs- und dem ersten und zweiten Ausgangsleiter des ersten Unterteils und weiterhin mit dem ersten und dem zweiten Ausgangs- und dem Eingangsleiter des zweiten Unterteils verbinden.

2. Digitales Filter zweiter Ordnung nach Anspruch 1, dadurch gekennzeichnet, dass

ein vierter Unterteil (25) vorgesehen ist, der im wesentlichen demersten und den zweiten Unterteil gleicht,

ein fünfter Unterteil424) vorgesehen ist, der im wesentlichen dem dritten Unterteil gleicht und

Verbindungsschaltungen vorgesehen sind, um den zweiten Unterteil mit dem fünften Unterteil in gleicher Weise zu verbinden, wie der erste Unterteil mit dem dritten Unterteil verbunden ist und um den vierten Unterteil mit dem fünften Unterteil in gleicher Weise zu verbinden, wie der zweite Unterteil mit dem dritten Unterteil verbunden ist.

90 9 841/101 7