DE3342334A1 - Analogsignalvergleichsschaltung unter verwendung einer digitalen schaltung - Google Patents

Description

-7-

RCA 77522 Sch/Vu
U.S. Ser. No. 444,165
vom 24. November 1982

RCA Corporation, New York, N.Y. (V.St.A.)

Analogsignalvergleichsschaltung unter Verwendung

einer digitalen Schaltung t,

Die Erfindung bezieht sich auf die Ableitung eines Schaltlogik-Schwellspannungspegels oder eines Mehrfachen hiervon entweder an einem Eingang oder einem Ausgang einer Digitalschaltung.

Die Schaltlogik-Schwellspannung V. ist ein solcher Spannungswert, daß eine kleinere Spannung, die einem Eingang einer Digitalschaltung zugeführt wird, als eine logische "0" angesehen wird, während eine größere Spannung als logische "1" interpretiert wird. Beispielsweise wird der logische Schwellspannungspegel V, einer Digitalschaltung, wie etwa einem Mikroprozessor, vom Hersteller zwischen 0,8 und 2,0 Volt angegeben. Normalerweise spezifiziert oder prüft der Hersteller den Mikroprozessor nicht auf einen genaueren Logikschwellwert-Spannungspegel, und daher konnten Digitalschaltungen bisher nicht unmittelbar benutzt werden, um Amplitudenvergleiche zwischen einer Analogspannung und einer Bezugsspannung durchzuführen.

Wenn eine Digitalschaltung oder ein Mikroprozessor eine logische Entscheidung aufgrund des Ergebnisses eines Vergleichs einer Analogspannung mit einem Bezugspegel geben mußte, dann mußte dieser Vergleich bisher stattdessen unter Verwendung einer Analogvergleichsschaltung durchgeführt werden. Die analoge Spannung und die Vergleichsspannung wurden der Vergleichsschaltung zugeführt, die an ihrem Ausgang entweder eine logische "1" oder eine logische "0" lieferte. Das Ausgangssignal der Vergleichsschaltung wurde dann einem Eingang der Digitalschaltung zugeführt.

Ein Merkmal der Erfindung liegt in der Erzeugung eines genauen Logik-Schwellwertspannungspegels V. am Eingang einer Digitalschaltung, wie eines Mikroprozessors, ohne daß von vornherein der Wert dieser Spannung bekannt wäre. Nach Erzeugung der Spannung V, kann diese Spannung dann als Vorspannung in einer digitalen Vergleichsschaltung benutzt werden.

Ein Mikroprozessor oder eine andere digitale Schaltung prüft wiederholt den logischen Schaltzustand an einem Eingang, und je nach dem Ergebnis dieser Überprüfung schaltet sie den Zustand am Ausgang auf denjenigen, der dem Zustand am Eingang entgegengesetzt ist. Die Ausgangsspannung wird auf den Eingang zurückgeführt, so daß dort eine Spannung entsteht, die den Mittelwert der Ausgangsspannung darstellt. Die wiederholte Prüfung der Eingangsspannung und das Schalten der Ausgangsspannung führt dazu, daß der Mittelwert der Ausgangsspannung ein Vielfaches des logischen Schwellwertspannungspegels V ist.

Fig. 1 zeigt eine bekannte Anordnung mit einem kurzgeschlossenen Inverter, welcher den Eingang einer Digitalschaltung auf eine Spannung vorspannt, welche gleich dem zu dieser Schaltung gehörigen logischen Schwellwertspannungspegel ist;

BAD ORlGfNAL

• «

-9-

Fig· 1A zeigt die Verwendung einer Widerstandsdämpfungsschaltung, welche die Eingangslogikspannung auf denjenigen Pegel dämpft, der notwendig ist, wenn ein logischer Vergleich der Analogspannung mit einer Bezugsspannung versucht werden soll;

Fig. 2 zeigt eine mikroprozessorgesteuerte Digitalschaltung gemäß der Erfindung, welche eine Analogspannung mit einer Bezugsspannung vergleicht;

Fig. 3 und 3A zeigen Flußdiagramme zur Erläuterung der Betriebsweise des in Fig. 2 gezeigten Mikroprozessors;

Fig. 4 zeigt eine andere Digitalschaltung gemäß der Erfindung, welche eine Analogspannung mit einer Bezugsspannung vergleicht; und

Fig. 5 zeigt ein mikroprozessorgesteuertes digitales Abstimmsystem für automatischen Scharfabstimmungs-Diskriminatorbetrieb mit Hilfe eines digital abgeleiteten Vergleichs, der gemäß einem Gesichtspunkt der Erfindung an den Eingängen des Mikroprozessors durchgeführt wird.

Es ist im Stande der Technik bekannt, eine Spannung zu erzeugen, die gleich der logischen Schwellwertspannung V. ist, und zwar mit Hilfe einer Schaltung, die einen kurzgeschlossenen Inverter enthält. Diese Schaltung kann dann als digitale Vergleichsschaltung für ein Wechselspannungssignal benutzt werden, also für ein Signal ohne Gleich-Spannungskomponente. Gemäß Fig. 1 ist der Ausgang eines Inverters 22 an einen Eingang 21 angeschlossen, welcher eine Trennstelle zwischen einer digitalen und einer analogen Schaltung bildet. Die digitale Schaltung enthält einen Inverter 22 und ein logisches Tor 24, das mit anderen, in Fig. 1 nicht veranschaulichten Elementen zusammengeschaltet ist, welche für die Zwecke der Erfindung nicht er-

-ΙΟΙ läutert zu werden brauchen. Zur Ableitung eines Schaltlogik-Schwellwertspannungspegels V, der Digitalschaltung nach Fig. 1 wird der Ausgang des Inverters 22 mit dem Eingang über eine Leitung 23 verbunden. Im Ruhezustand des Inverters 22, wenn also dem Eingang 21 kein analoges Eingangssignal zugeführt wird, ist die Spannung am Ausgang des Inverters 22 gleich der Schaltllogik-Schwellwertspannung V,.

Es sei angenommen, daß am Anschluß 29 der Digitalschaltung ein Taktsignal 25 erzeugt werden soll, welches mit einem externen Analogsignal, wie etwa einem sinusförmigen Wechselsignal ν . , das in Fig. 1 als Kurvenform 26 veran-

SXy

schaulicht ist, synchronisiert ist. Die Spannung ν . ist zu Veranschaulichungszwecken einem Gleichspannungspegel V_DC überlagert. Das gesamte analoge Eingangssignal VS, welches an einem Anschluß 27 entsteht, wird dem Eingang 21 über einen Gleichspannungsblockkondensator 28 zugeführt. Die am Eingang 21 entstehende Spannung V. enthält daher die Kombination des Wechselsignals ν . mit der Vorspannung

Der Eingang ist mit dem Eingang eines Logiktores 24 gekoppelt, dessen Ausgang mit dem Anschluß 29 gekoppelt ist.

Liegt die Wechselsignalspannung ν . oberhalb des Null-

s ig

spannungspegels der Wechselspannung, dann liegt die Spannung V. am Eingang 21 oberhalb des Schaltlogik-Schwellspannungspegels V,. Die Ausgangsspannung des Tores 24 hat daher den Logikzustand HOCH, oder anders ausgedrückt nimmt die Ausgangsspannung V . den oberen Spannungspegel V ein. Wenn die Wechselspannung ν . unterhalb des Nullspannungspegels der Wechselspannung liegt, dann liegt die Eingangsspannung V_in unterhalb des Schaltlogik-Schwellspannungswertes V.. Das Ausgangssignal des Logiktores 24 hat daher den Logikzustand NIEDRIG oder die Spannung V__L des niedrigeren Pegels. Auf diese Weise wird ein digitales Taktsignal 25 der Frequenz f aus einem sinusförmigen Ein-

BAD ORIGINAL

gangssignal v . gleicher Frequenz erzeugt.

Die digitale Vergleichsschaltung mit dem kurzgeschlossenen Inverter gemäß Fig. 1 kann jedoch nicht verwendet werden, wenn ein Vergleich eines analogen Spannungssignals mit einem Bezugsgleichspannungspegel, der von Null verschieden ist, durchgeführt werden soll. Es werde beispielsweise angenommen, daß die analoge Eingangsspannung VS mit dem Gleichspannungspegel des Signals V „ von beispielsweise +10 Volt verglichen werden soll und daß ein Vergleich der Gleichspannung VS mit dem Bezugsgleichspannungspegel +10 Volt mit Hilfe der in Fig. 1A veranschaulichten Dämpfungsschaltung zur Erzeugung eines digitalen Taktsignals durchgeführt werden soll.

" Wie bereits gesagt wurde, kann der Schaltllogik-Schwellspannungspegel V einer Digitalschaltung von 0,8 bis 2,0 Volt von Schaltung zu Schaltung schwanken. Es sei angenommen, daß das Eingangssignal VS gemäß Fig. 1A lediglich mit Hilfe einer Widerstandsschaltung 18 und 19 gedämpft werden soll, wie veranschaulicht, um den Vergleichspegel von 10 V der mittleren Spannung von 1,4 Volt innerhalb des Unsicherheitsbereichs von 1,2 Volt entsprechen zu lassen. Dann liegen die Grenzen des Spannungsbereichs, bei dem Vergleiche möglicherweise durchzuführen sind, am Eingang 21 zwischen 5,7 und 14,3 Volt. Ein solch großer Unsicherheitsbereich von Spannungen, bei denen ein Vergleich durchzuführen ist, könnte dazu führen, daß am Ausgang des Tores 24', also am Anschluß 29', kein digitales Taktsignal erzeugt wird.

Eine weniger als befriedigende Lösung des Problems, einen genauen reproduzierbaren Vergleich einer Analogspannung mit einer Bezugsgleichspannung durchzuführen, läge in der Verwendung eines einstellbaren Widerstandes für die Dämpfung des Eingangssignals VS zur Kompensierung des tatsächlichen Wertes des Schwellwertspannungspegels V. für die im einzel-

nen benutzte Digitalschaltung. Eine nach der Justierung auftretende Drift der Schwellenspannung V würde dennoch zu unsicheren Vergleichen führen.

Gemäß einem Gesichtspunkt der Erfindung lassen sich Unsicherheiten bei einem genauen Vergleich vermeiden, wenn die Digitalschaltung selbst so ausgebildet ist, daß sie an einem Ausgang eine Spannung erzeugt, die ein Vielfaches des Logik-Schwellwertspannungspegels V. ist, ohne daß man von vornherein den tatsächlichen Wert des Schwellwertspannungspegels V kennen müßte. Dann kann ein Widerstandsspannungsteiler die AusgangsSpannung dämpfen, um einen Vergleichseingang auf den Logik-Schwellwertspan- ' nungspegel V. vorzuspannen. Die analoge Eingangsspannung und die Bezugsspannung können dann am Vergleichseingang unter Verwendung einer einfachen Widerstandsspannungsteilerschaltung summiert werden. Wenn die Eingangsspannung die Bezugsspannung übersteigt, dann übersteigt die Spannung am Vergleichseingang den Schwellwertpegel V , so daß am Anschluß ein logischer "1"-Zustand entsteht, und wenn die analoge Eingangsspannung unter der Bezugsspannung liegt, dann ist die Spannung am Vergleichseingang kleiner als der Schwellwertpegel, so daß am Anschluß ein Zustand einer logischen "0" vorliegt.

Bei der in Fig. 2 veranschaulichten Ausführungsform der Erfindung ist eine digitale Steuerschaltung 30, in diesem Falle ein Mikroprozessor, vorgesehen, die einen Ausgang OP, einen Eingang IP und einen Fühleingang SI hat, an dem ein Vergleich einer Analogspannung ν mit einer Be-

SGXi 56

zugsgleichspannung der Größe V ~ durchzuführen ist. Die digitale Schaltung, also der Mikroprozessor 30, benutzt dann das logische Ergebnis dieses Vergleichs zur Durchführung einer Operation, wie sie zu Veranschaulichungszwecken mit Bezug auf die Schaltung gemäß Fig. 5 zu beschreiben sein wird.

BAD ORIGINAL

Die Digitalschaltung 30 erzeugt am Ausgang OP eine impulsbreitenmodulierte Spannung V , Kurvenform 31, die zwischen einem Pegel V. niedrigerer Spannung und einem Pegel V₂ höherer Spannung umschaltet. Bei der Mikroprozessorausführung der Digitalschaltung 30 gemäß Fig. 2 wird eine impulsbreitenmodulierte Spannung V mit Hilfe eines Programms (software) erzeugt, wenn ein Unterprogramm A ausgeführt wird, wie es das Flußdiagramm gemäß Fig. 3 zeigt.

Zwischen den Ausgang OP und den Eingang IP ist ein Filter 32 geschaltet, das einen Spannungsteiler aus Widerständen r1 und r2 und einem Kondensator C aufweist. Die Wider-

stände r1 und r2 haben Werte kr bzw. r. Die Spannung V_np wird durch das Teilerverhältnis 1:(1+k) des Filterspannungsteilers herabgeteilt. Diese Spannung wird dann vom Kondensator C zu einer Gleichspannung am Eingang IP gefiltert, die proportional der mittleren Spannung V

äVCj

der impulsbreitenmodulierten Ausgangsspannung ν__ρ ist.

Um die Spannung V. am Eingang IP zu erhalten, führt der Mikroprozessor 30 das Unterprogramm A während der Ausführung des Hauptprogramms wiederholtermaßen, wenn auch nicht mit irgendeiner festgelegten periodischen Rate, aus. Wie das Flußdiagramm gemäß Fig. 3 zeigt, wird das Unterprogramm A an irgendeinem günstigen Unterbrechungspunkt in die Hauptprogrammschleife L eingefügt, die zur Verarbeitung abgefühlter Information oder anderer Daten benutzt wird. Nach Ausführung des Unterprogrammes A wird zur Durchführung des restlichen Hauptprogramms wieder in die Schleife L eingetreten.

Zur Ableitung einer Schaltlogik-Schwellenspannung V am Eingang IP prüft oder fragt der Mikroprozessor 30 den Eingang IP mit Hilfe einer Interface-Schaltung IF ab, wie sie generell in Fig. 2 als Feldeffekttransistorschaltung in Sourcegrundschaltung veranschaulicht ist. Wird erstmalig in das Unterprogramm A eingetreten, so bestimmt es,

: . .". *. J ok Ιό

-14-

ob am Eingang ein hoher Logikzustand "1" oder ein niedrigerer Logikzustand "0" vorliegt. Diese Bestimmung hängt davon ab; ob die tatsächliche Spannung V_Tp oberhalb oder unterhalb der Schwellwertspannung V liegt. 5

Wird festgestellt, daß am Eingang IP ein hoher Logikpegel liegt, dann schaltet das Unterprogramm A den Ausgang auf einen niedrigen Logikpegel. Wird dagegen festgestellt, daß am Eingang ein niedriger Logikpegel liegt, dann schaltet das Unterprogramm A den Ausgang auf den hohen Logikpegel. Nach Durchführung dieser Anweisungen wird das Unterprogramm A verlassen und die Anweisungen des restlichen Hauptprogramms werden ausgeführt.

Eine wiederholte Durchführung des Unterprogramms A gemäß dem Flußdiagramm nach Fig. 3 führt zum Zustand einer negativen Rückkopplung, in dem die Ausgangsspannung V_np zum Eingang IP zurückgeführt wird, um die Spannung V_Tp gleich dem Schaltlogik-Schwellwertspannungspegel V. abzuleiten.

Eine wiederholte Durchführung des Unterprogramms A führt dazu, daß die Spannung am Eingang IP auf den Schaltlogik-Schwellwertspannungspegel V zu konvergiert, weil das Unterprogramm bewirkt, daß die impulsbreitenmodulierte Ausgangsspannung V_np in ihrem Tastverhältnis verändert wird, so daß eine mittlere Ausgangsspannung V\ „^ erzeugt

3. VCJ

wird, die ein Vielfaches (k+1) des Schwellspannungswertes V, ist, wie er durch das Teilerve:
derstände r1 und r2 bestimmt ist.

V, ist, wie er durch das Teilerverhältnis 1:(k+1) der Wi-

Sollte die Spannung am Eingang IP über genaue Toleranzgrenzen hinaus von der Schwellwertspannung V. abweichen, dann führt die Durchführung des Unterprogramms A dazu, daß die Ausgangsspannung V _p denjenigen Logikzustand, HOCH oder NIEDRIG, also denjenigen Spannungspegel V₁ oder V₂, welcher der Abweichung entgegengesetzt ist. Diese Tendenz Abweichungen entgegenzuwirken, führt zur notwendigen Modulation des Tastverhältnisses der Impulse V_Qp, die

BAD ORIGINAL

-15-

erforderlich ist, um den Mittelwert der Spannung V_Qp auf einem Vielfachen des Schwellwertspannungspegels V_fc zu halten.

Obgleich das Tastverhältnis der Spannung V durch den tatsächlichen Schwellwertspannungspegel V_fc und das Teilerverhältnis des Filters 32 bestimmt wird, wird die Wiederholrate oder Periode eines Zyklus der impulsbreitenmodulierten Spannung V durch die RC-Zeitkonstante des FiI-ters 32, durch die Häufigkeit der Wiederholung des Unterprogrammes A und durch die Systemtoleranzen bestimmt, die von Einflußgrößen wie der Genauigkeit der Werte der Filterkomponenten und Einflüssen elektrischer Störungen (Rauschen) abhängen.

Es wurde bereits gesagt, daß das in Fig. 3 als Flußdiagramm veranschaulichte Unterprogramm A nicht mit einer streng periodischen Rate ausgeführt werden muß. Das Unterprogramm muß seine Funktion genügend oft ausführen, damit das Tiefpaßfilter 32 die Spannung V_1p soweit glättet, daß sie innerhalb der für den erzeugten Wert V gewünschten Toleranzen liegt.

Ist die Spannung am Anschluß OP ein Vielfaches des logisehen Schwellwertspannungspegels, dann kann die Digitalschaltung 30 als Vergleichsschaltung für eine analoge Spannung mit einer Bezugsgleichspannung V ^ benutzt werden. Der Vergleichseingang SI, an dem der logische Vergleich vorgenommen wird, muß erst auf den Schaltlogik-Schwellwertspannungspegel V, vorgespannt werden.

Zur Herstellung dieser Vorspannung wird eine Widerstandssummierschaltung mit Widerständen r3, r4, r5 zwischen den Ausgang OP und den Fühleingang SI geschaltet. An diesem Eingang SI wird auch ein Filterkondensator C, angekoppelt, damit man eine gefilterte Gleichspannung erhält. Durch geeignete Bemessung der Widerstände r3 bis r5 untereinander

und im Hinblick auf die Widerstände r1 und r2 wird die Spannung V_Qp durch dasselbe Spannungsteilerverhältnis 1:(k+1) dividiert, welches durch die Spannungsteilerwiderstände r1 und r2 bestimmt ist. Auf diese Weise wird auch die Mittelwertspannung V der impulsbreitenmodulierten

i avg

Spannung V_Qp vom Wert (k+1) V. am Anschluß OP auf den Wert V. am Anschluß SI herabgeteilt. Auf diese Weise wird die Vorspannung des Vergleichseingangs SI auf den Schaltlogik-Schwellwertspannungspegel V. bewirkt.

Die an einem Anschluß 33 erzeugte Fühleingangsspannung ν und die Vergleichsbezugsgleichspannung der Größe V _f, die am Anschluß 34 entsteht, werden dem Vergleichseingang SI über jeweils die Widerstände r4 und r5 der Summierschaltung r3 bis r5 zugeführt. Die Spannungen und -V_f werden durch das Verhältnis 1:(k+1) heruntergeteilt. Damit ist die kombinierte Spannung am Fühleingang SI gleich

^VSI ⁼ l>sense " ^V _ref>^/(k+1)] ⁺

SI ⁼ l>sense ^V _ref>^/(k+1)] ⁺ V 20

Liegt die analoge Fühlspannung ν oberhalb der Bezugsspannung Vf, dann führt ein Abfragen des Logikschaltzustandes am Vergleichseingang SI durch den Mikroprozessor 30 mit Hilfe der Interface-Schaltung IF zu der Feststellung, daß am Eingang ein hoher Logikzustand vorliegt, und wenn die analoge Fühlspannung v___„ unter der Bezugsspannung V _ liegt, dann führt ein Abfragen zu der Feststellung, daß am Eingang SI der andere, also niedrige Logikschaltzustand herrscht.

Es sei darauf hingewiesen, daß durch die Verwendung der erfindungsgemäßen Anordnung nach Fig. 2 eine Digitalschaltung, nämlich der Mikroprozessor 30, einen Vergleich einer Analogspannung mit einer Bezugsgleichspannung durchführt, um eine logische Feststellung ohne Verwendung analoger Vergleichsschaltungen oder Operationsverstärkern getroffen wird, und ohne daß von vornherein der tatsächliche Schalt-

BAD ORIGINAL

logik-Schwellspannungspegel V. bekannt ist.

Ist erst einmal eine logische Entscheidung durch den Vergleich am Eingang SI getroffen worden, dann verarbeitet der Mikroprozessor 30 diese Information in der Weise, wie sie im Flußdiagramm nach den Fig. 3und 3A für den allgemeinen Fall veranschaulicht ist. An einer passenden Stelle innerhalb des Hauptprogramms, entweder vor Ausführung des Unterprogramms A oder, wie Fig. 3 zeigt, nach Durchführung des Unterprogramms A, veranlaßt das Hauptprogramm die Durchführung eines Unterprogramms B, welches die Information über den Vergleich von ν mit einer Bezugsgleichspannung V ^ verarbeitet.

Der Algorithmus des Programms B ist"der folgende. Beim Eintreten in das Unterprogramm B erhält der Mikroprozessor die Anweisung, den Logikzustand des Vergleichseingangs SI einzugeben. Der Zustand am Eingang SI wird dann abgefragt oder geprüft. Handelt es sich um einen hohen Zustand, oder um eine logische "1", dann wird der Befehlssatz X ausgeführt, um eine Operation vorzunehmen. Hat der Eingang SI den niedrigen Logikpegel, oder'den Logikzustand "0", dann wird der Befehlssatz Y ausgeführt, um eine andere Operation vorzunehmen. Das Unterprogramm B wird dann verlassen, und der Rest des Hauptprogramms wird ausgeführt.

Fig. 4 veranschaulicht eine nicht auf Mikroprozessorbasis arbeitende digitale Steuerschaltung 530 gemäß der Erfindung. Teile, die in den Fig. 2 und 4 in gleicher Weise bezeichnet sind, arbeiten auch ähnlich oder bezeichnen gleiche Größen oder Elemente. Zur Vorspannung des Eingangs IP nach Fig. 4 auf den Schaltlogik-Schwellwertspannungspegel V. wird der Logikschaltzustand am Eingang wiederholt mit Hilfe eines Tores 513 und dem C,D-Eingangsteil eines Datenflipflops 512 überprüft. Der Eingang des Tores 513 ist mit dem Anschluß IP verbunden, und der Aus-

gang ist mit dem D-Eingang des Flipflops 512 verbunden. Ist die Spannung am Eingang IP größer als der Logik-Schwellwertspannungspegel V , dann wird zum D-Eingang des Flipflops 512 eine logische "1" übertragen. Ist die Spannung am Eingang IP kleiner als der logische Schwellwertspannungspegel V., dann gelangt zum Eingang D eine logische "0".

Der Q-Ausgang des Flipflops 512 ist an einen Eingang OP der Steuerschaltung 530 angeschlossen. Zur wiederholten Überprüfung des Logikzustandes am Eingang IP liefert ein Taktgeber 511 einen Taktimpuls an den C-Eingang des Flipflops 512. Bei jedem Taktimpuls hängt das Ausgangssignal Q vom logischen Schaltzustand und damit der Spannung am Eingang IP ab.

Herrscht am Eingang IP ein Logikzustand "1", liegt also die Spannung am Eingang IP oberhalb des Logik-Schwellspannungspegels V., dann liegt am Ausgang Q ein niedriges Signal, also es herrscht der Logikzustand "0". Liegt am Eingang IP der Logikzustand "0", dann herrsch^ am Ausgang Q der Logikzustand "1". Die Spannung OP wird über das Filter 32 zum Eingang IP zurückgekoppelt. Auf diese Weise entsteht eine impulsbreitenmodulierte Spannung V_p, Kurvenform 531, am Ausgang OP mit einem Mittelwert, der ein Vielfaches, (k+1), des Logik-Schwellwertspannungspegels V. annimmt.

Zur Durchführung eines logischen Vergleichs der Spannung ν mit einer Bezugsspannung der Größe V _£ wird der Fühleingang SI auf den Schwellwertspannungspegel V. zugeführt, indem der Ausgang OP über einen Widerstand r3 einer Dämpfungsschaltung r3 bis r5 auf den Eingang SI gekoppelt wird. Durch geeignete Wahl der Widerstände der Dämpfungsschaltung wird die Spannung V_op herabgeteilt, so daß man nach Filterung durch den Kondensator C, am Fühleingang SI eine Gleichspannung der Größe V. erhält. Auf diese

BAD ORIGINAL

Weise wird die Fühlspannung ν mit einer Bezugsspannung der Größe V _f verglichen, und es entsteht am Ausgang des Tores 514 eine logische "1", wenn die Spannung ^vsense ^oberh^alk ^der Bezugsspannung der Größe V _f liegt, dagegen eine logische "0", wenn die Spannung ν unter-

S6nS6

halb der Bezugsspannung mit der Größe V ~ liegt. Das Ergebnis dieses logischen Vergleichs wird dann durch den in Fig. 4 mit 515 bezeichneten Logikblock der Regelschaltung 530 weiterverwendet, um eine logische Funktion oder eine Operation durchzuführen, welche die Ergebnisse des am Eingang SI vorgenommenen Vergleichs berücksichtigt.

Fig. 4 zeigt eine Ausführungsform der Erfindung im Zusam-■ menhang mit der Durchführung der nützlichen Funktion einer automatischen Scharfabstimmung eines Fernsehempfängers. Gemäß Fig. 5 wird ein Fernseh-HF-Signal für einen ausgewählten Kanal mit auf einem Trägersignal modulierter Bild- und Toninformation durch eine HF-Stufe 35 selektiert, Das Ausgangssignal der HF-Stufe 35 wird einem Frequenzumsetzer oder Mischer 36 zugeführt, welcher die von der HF-Stufe 35 selektierten HF-Signale mit einem von einem Geräteoszillator 41 erzeugten Oszillatorsignal überlagert, um die im HF-Signal enthaltene Information in ein moduliertes Zwischenfrequenzsignal umzusetzen. Das Zwischenfrequenzsignal wird von einem ZF-Verstärker 37 verstärkt, und das Ausgangssignal des ZF-Verstärkers 37 wird über verschiedene Signalleitungen 51 bis 54 zur Verarbeitung durch weitere Stufen des Fernsehempfängers, wie die Ton-, Bild-, Synchronisier- und Verstärkungsregelstufen, weitergeleitet.

Ein Ausgang des ZF-Verstärkers 37 führt auch über eine Signalleitung 55 zu einer Diskriminatorschaltung AFT 38 für eine übliche automatische Scharfabstimmung, wozu auf einer Leitung 40 eine Scharfabstimmspannung V _ erzeugt wird, welche durch die Kurve 39 in Fig. 5 veranschaulicht ist. Die Spannung V„_ wird in der noch zu beschreibenden

Weise zur automatischen Scharfabstimmung der Bildträger-ZF benutzt, die normalerweise die Frequenz f_Q hat.

Die HF-Stufe 35 und der Geräteoszillator 41 werden durch eine Frequenzsynthese-PLL-Schleife 50 gesteuert. Der Betrieb dieser PLL-Schleife 50 richtet sich nach Einfluß- ' größen wie Kanalwahl und automatischer Scharfabstimmung durch einen Mikroprozessor 130. Die Betriebsweise der Frequenzsynthese-PLL-Schleife 50 und die Programmausführung, Steuerung sowie Entscheidungsfindungsfunktionen des Mikroprozessors 130 sind bekannt und beispielsweise im Aufsatz "A Microcomputer Controlled Frequency Synchtesizer for TV" von T. Rzeszewski u.a. in den IEEE Transactions on Consumer Electronics, Band CE-24, Nr. 2, vom Mai 1978, Seiten 145-153 und im'US-Patent 4 302 778 (Erfinder A. Tanaka, Titel "AFT-Wide Automatic Frequency Control System and Method") beschrieben.

Die PLL-Schleife 50 enthält einen Kristalloszillator 57 zur Erzeugung eines Signals stabiler Bezugsfrequenz. Das Ausgangssignal des Kristalloszillators 57 wird auf eine niedrigere Bezugsfrequenz mit Hilfe eines Bezugsteilers 58 heruntergeteilt und dann einem Eingang einer Phasenvergleichsschaltung 59 zugeführt.

Das Geräteoszillatorsignal, entweder ein VHF-Signal auf einer Signalleitung V oder ein UHF-Signal auf einer Signal leitung U, je nach dem gewählten Band, wird einem Vorteiler 42 zur festen Frequenzteilung und dann einem programmierbaren Geräteosζillatorteiler 56 zur Vornahme der restlichen Frequenzteilung zugeführt, welche die Phasenvergleichsschaltung 59 benötigt zum Vergleich des herabgeteilten Geräteoszillatorsignals mit dem herabgeteilten Bezugssignal .

Wenn das herabgeteilte Signal vom Geräteoszillator 41 die gleiche Frequenz wie das herabgeteilte Signal vom

BAD ORIGINAL

-21-

Kristalloszillator 57 hat, dann ist das Ausgangssignal der Phasenvergleichsschaltung 59 Null, wobei Auswirkungen irgendwelcher statischer Phasenfehler vernachlässigt sind. Unterscheiden sich die beiden herabgeteilten Signale in der Frequenz, dann erzeugt die Phasenvergleichsschaltung 59 ein Fehlersignal in Form sich ändernder Impulse, welches dann von einem Filter 44 tiefpaßgefiltert wird und als Abstimmgleichspannung dem Geräteoszillator 41 zur Veränderung von dessen Frequenz im Sinne einer Angleichung der beiden herabgeteilten Signale zugeführt wird.

Die Frequenzsynthese-Vergleichsschaltung 43 wird in ihrem Betrieb durch digitale Signale gesteuert, die auf einer Signalleitung 61 vorliegen und vom Mikroprozessor 130 geliefert werden. Der Mikroprozessor 130 erhält auf der Datenleitung 64 Fühleingangssignale, wie etwa Vertikalsynchronsignale, Verstärkungsregelsignale und Signale von den Bild- und Tonträgerdemodulatoren. All diese Fühleingangssignale sind als von einem Block 47 erzeugt veranschaulicht. Diese Eingangssignale informieren den Mikroprozessor über das Vorhandensein eines Trägersignals. Daraufhin steuert der Mikroprozessor 130 das Frequenzsynthese-Abstimmsystem so, daß es sich genau auf den Träger ab s t immt.

Die Information über die Kanalnummernwahl erhält der Mikroprozessor von einem Kanalwähler 48 über eine Datenleitung 62. Der Mikroprozessor 130 liefert dann eine Kanalzahlinformation auf einer Datenleitung 63 an eine Anzeigeeinheit 46 des Fernsehempfängers.

Zur Abstimmung des gewählten Kanals steuert der Mikroprozessor 130 die Frequenzsynthese-Vergleichsschaltung 43 derart, daß die Frequenz des Geräteoszillators 41 auf diejenige des gewählten Kanals gebracht wird. Dies wird bewirkt durch Veränderung des Zählwertes des Geräteoszillatorteilers 56 oder des Zählstandes des Frequenzteilers

58 oder der Zählstände beider Teiler.

Wegen Einflußgrößen wie eines HF-Trägerfrequenzversatzes, die auftreten können, wenn das HF-Signal von einem Kabelfernsehsystem geliefert wird, wird eine automatische Feinabstimmung vorgenommen. Um diese durchzuführen, verändert der Mikroprozessor 130 aufgrund der vom Scharfabstimmdiskriminator gelieferten Information, die von der Scharfabstimm-Vergleichsschaltung 60 gemäß der Erfindung stammt, den richtigen Teilerzählwert um kleine Beträge, damit das zu erzeugende Signal eine Zwischenfrequenz hat, die im wesentlichen gleich der nominalen Zwischenfrequenz f„ ist.

Zur Durchführung der automatischen Scharfabstimmregelung muß der Mikroprozessor aus der in der Scharfabstimmdiskriminatorspannung V-™, enthaltenen Information bestimmen, ob der Geräteoszillator 41 so abgestimmt ist, daß er innerhalb eines schmalen Frequenzbereiches des selektierten ankommenden HF-Signals schwingt. Eine solche schmale Abstimmung wird dadurch angezeigt, daß die Scharfabstimmspannung einen Wert hat, bei dem die Frequenz innerhalb eines schmalen Frequenzbereiches Af um die nominale Zwischenfrequenz f_Q liegt. Der Mikroprozessor 130 muß auch bestimmen, in welcher Richtung der Geräteoszillator 41 abgestimmt werden muß, um ihn exakt auf die HF-Trägersignalfrequenz des gewählten Kanals zu bringen.

Um diese Entscheidungen vorzunehmen, führt der Mikroprozessor 130 an jedem der drei Fühleingänge AFT1 bis AFT3 einen Vergleich der analogen Diskriminatorspannung V_AFT mit der geeigneten der drei Bezugsspannungen, welche die Größen V^, V, und V_ß haben, durch. Die Spannung V„ stellt die Diskriminatorspannung am unteren Ende des Frequenzbereichs Af dar, die Spannung V_ die Diskriminatorspannung am oberen Ende des Frequenzbereichs und die Spannung V, die Diskriminatorspannung für die Soll-Zwischenfrequenz fß, wie dies alles durch die Kurve 39 veranschaulicht ist.

BAD ORIGINAL

Λ O β ··

-23-

Zur Durchführung eines Vergleichs der Analogspannung mit der Bezugsgleichspannung wird jeder der Eingänge AFT1 bis AFT3 auf den Schaltlogik-Schwellwertspannungspegel V_fc des Mikroprozessors 130 vorgespannt. Zur Erzeugung der logischen Schwellwertspannung V. wird ein Ausgang OP des Mikroprozessors 130 mit einem Eingang IP über einen Widerstand r1 der Spannungsteilerwiderstände r1 und r2 gekoppelt. Mit dem Eingang IP ist auch ein Filterkondensator C gekoppelt. Zur Erzeugung eines logischen Schwellwertspannungspegels V. am Eingang IP und zur Erzeugung eines Vielfachen davon am Ausgang OP ist der Mikroprozessor mit einem Unterprogramm programmiert, wie es in Fig. 3 für das als Flußdiagramm dargestellte Unterprogramm A veranschaulicht ist. Das Unterprogramm A kann an irgendeiner Stelle innerhalb des vom Mikroprozessor 130 gesteuerten Hauptprogramms eingefügt werden, sofern das Hauptprogramm wiederholt auf diesen Punkt zurückläuft. Ist das für die Scharfabstimmung benutzte Hauptprogramm ähnlich einem der in dem Aufsatz von Rzeszewski angegebenen Flußdiagramm, dann liegt ein günstiger Punkt zur Einfügung des Unterprogramms A unmittelbar nach dem Zusammenlaufen der drei Schleifen L1 bis L3 gemäß Fig. 8 dieses Aufsatzes.

Zur Vorspannung der Vergleichseingänge AFT1 bis AFT3 auf den Schaltlogik-Schwellwertspannungspegel V. wird der Ausgang OP mit je einem der drei Vergleichseingänge gekoppelt, und zwar über je einen der Widerstände Rt1 bisRt3 einer Widerstandssummierschaltung mit den Widerständen Rt1 bis Rt3, Rd1 bis Rd3 und Rr1 bis Rr3. Die Scharfabstimm-Diskriminatorspannung V_AF„ wird den drei Vergleichseingängen über jeweils einen der Widerstände Rd1 bis Rd3 zugeführt. Die jeweils richtigen der Bezugsgleichspannungen der Größe V , V, und V wird je einem der Vergleichseingänge durch Ankoppeln dieses Eingangs über jeweils einen der Widerstände Rr1 bis Rr3 mit dem Verbindungspunkt der zwei richtigen Widerstände der Spannungsteilerwiderstände RV1 bis RV4 zugeführt, welche zwischen Spannungsanschlüssen B+ und B-

J J4Z J J

liegen. Zur Filterung der Gleichspannungen an den Anschlüssen AFT1 bis AFT3 sind an diese Filterkondensatoren C, .. bis C, , gekoppelt.

Durch geeignete Wahl der Werte der Summierungsschaltungswiderstände im Bezug auf die Werte der Widerstände r1 und r2, ergeben sich die Spannungen V1 bis V3 an den Anschlüssen AFT1 bis AFT3 nach den Gleichungen

vi = v_t + (v_AFT - v_A)/(k+D.

V2 = V_t + (

V3 = V_t + (

Wählt man beispielsweise k gleich 2, dann ist r1 gleich 2 χ r2. Der Mittelwert der Spannung am Ausgang OP ist 3V. . Sind die Ausgangsimpedanzen der Scharfabstimmstufe 38 und der Be zugs spannungsteilerwiderstände RV1, RV2·, RV3 und RV4 vernachlässigbar, dann können alle Widerstände Rt1 bis Rt3, Rd1 bis Rd3 und Rr1 bis Rr3 gleich groß gewählt werden. In diesem Fall ist die Spannung V1 beispielsweise V1 = V_t + (v_AFT - V_A)/3.

Zur Ableitung der Scharfabstimminformation, welche vom Mikroprozessor 130 zur Steuerung der Scharfabstimmung benutzt wird, die ihrerseits von der Frequenzsynthese-Vergleichsschaltung 43 ausgeführt wird, fragt der Mikroprozessor 130 die Logikschaltzustände an den Scharfabstimm Fühleingängen AFT1 bis AFT3 ab. Um eine Frequenzfensterinformation zu erhalten, prüft der Mikroprozessor 130 die Logikschaltzustände der Eingänge AFT1 und AFT3. Liegt am Eingang AFT3 ein logischer "1"-Zustand vor, weil die Scharfabstimmspannung ν größer als die Bezugsspannung 5 der Größe V_n ist, dann ist der Geräteoszillator 41 zu niedrig abgestimmt, so daß die Frequenz des Zwischenfrequenzsignals unterhalb des Fensters Af um die Soll-Zwi-

BAD ORIGINAL

-25-

schenfreguenz f« herum liegt. Herrscht am Eingang AFT1 der logische Zustand "0", dann ist der Geräteoszillator 41 zu hoch abgestimmt.

Ist der Geräteoszillator 41 erst einmal so abgestimmt, daß die Frequenz des Zwischenfrequenzsignals innerhalb des Fensters Af liegt, dann läßt sich durch Abfragen des Eingangs AFT2 entscheiden, ob der Geräteoszillator 41 leicht über oder leicht unter die Soll-Frequenz f_Q abgestimmt

TO ist. Eine logische "1" am Eingang AFT2 bedeutet eine Abstimmung unterhalb der Soll-Frequenz, und eine logische "0" am Eingang AFT2 bedeutet eine Abstimmung oberhalb der Nominalfrequenz f_Q. Der Mikroprozessor 130 veranlaßt dann die Frequenzsynthese-Vergleichsschaltung 43 zu einer Veränderung der Frequenz des Geräteoszillators 41 im Sinne einer Mittenabstimmung.

Claims (13)

1. DR. DIETE*R*V*BEZOLD*

   DIPL. ING. PETER SCHÜTZ DIPL. ING. WOLFGANG HEUSLER

   MAR1A-THERESIA-STRASSE 22 POSTFACH 86 02 60

   D-8OOO MUENCHEN 86

   RCA 77522 Sch/Vu
   U.S. Ser. No. 444,165
   vom 24. November 1982

   RCA Corporation, New York, N.Y. (V.St.A.)

   Patentansprüche

   ■O

   ■ 1J/ Anordnung zur Erzeugung einer Spannung an einem
   Anschluß einer digitalen Steuerschaltung, wobei die Spannung ein Maß für einen in der von der Steuerschaltung benutzten Digitalschaltung auftretenden logischen Schwellwert spannungspege 1 für das Umschalten von einem logischen Schaltzustand in einen anderen logischen Schaltzustand
   ist, dadurch gekennzeichnet, daß

   die Anordnung eine Logikschaltung (30,530,130) mit einem
   ersten Eingang (IP) und einem Ausgang (OP), zur Überprüfung des logischen Schaltzustandes am Eingang (IP) und entsprechend dieser Überprüfung Umschalten des Zustandes
   am Ausgang (OP) auf den entgegengesetzten Zustand, wie er am Eingang (IP) herrscht, und daß die Anordnung ferner

   einer Einrichtung (32,c1,r2,Ca) zur Ableitung einer Spannung am Eingang als Maß für den Mittelwert der am Ausgang

   BAD ORIGINAL

   (OP) entstehenden Spannung enthält, wobei dieser Mittelwert den logischen Schwellwertspannungspegel (Vt) darstellt.
2. 2) Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung (32) zur Ableitung der den Mittelwert darstellenden Spannung einen Spannungsteiler (r1,r2), der mit einem ersten Anschluß an den Ausgang (OP) und mit einem zweiten Anschluß an den Eingang gekoppelt ist, sowie einen mit dem Eingang (IP) gekoppelten Filterkondensator (Ca) enthält.
3. 3) Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannung am Ausgang (OP) eine impulsbreitenmodulierte Spannung umfaßt, deren Mittelwert proportional dem logischen Schwellwertspannungspegel ist.
4. 4) Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß mit dem Eingang (IP) und dem Ausgang (OP) ein Spannungsteiler (r1,r2) gekoppelt ist, dessen Teilerverhältnis (1/[r+1]) das Tastverhältnis der impulsmodulierten Spannung bestimmt.
5. 5) Anordnung nach Anspruch 1 in einer digitalen Vergleichsschaltung für eine analoge Größe, dadurch gekennzeichnet, daß die Logikschaltung einen zweiten Eingang (S-I,AFT 1 ,AFT2,AFT3) aufweist, mit dem der Ausgang (OP) zur Vorspannung des zweiten Eingangs (SI) auf eine Spannung gekoppelt ist, die den logischen Schwellwertspannungspegel (Vt) darstellt, daß zur Ableitung einer analogen Fühlspannung mit dem zweiten Eingang (SI) eine Einrichtung (r3,r5, Cb) derart gekoppelt ist, daß dann, wenn die analoge Fühlspannung außerhalb eines vorgegebenen Spannungspegels liegt, die Spannung am zweiten Eingang (SI) die Vorspannung an diesem Eingang übersteigt zur Feststellung, daß am zweiten Eingang (SI) ein erster logischer Schaltzustand vorliegt.

   BAD ORIGINAL
6. 6) Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß mit dem ersten Eingang (IP) und dem Ausgang (OP) ein Widerstandsspannungsteiler (r1,r2) mit einem Teilerverhältnis von 1:(k+1) gekoppelt ist, wobei k so gewählt ist, daß der Mittelwert der Spannung am Ausgang (OP) den Wert (k+1)V. annimmt, wobei V, der logische Schwellwertspannungspegel ist.
7. 7) Anordnung nach Anspruch 5, gekennzeichnet durch

   eine Schaltung zur Ableitung einer Bezugsspannung, wobei der Ausgang (OP), die die analoge Fühlspannung erzeugende Einrichtung (r3,r5,Cb) und die die Bezugsspannung erzeugende Schaltung mit dem zweiten Eingang (SI) über entsprechende Widerstände (r3,r4) gekoppelt sind, die so bemessen sind, daß am zweiten Eingang eine Spannung der Größe erzeugt wird

   ^Vt ⁺ <^vsense " ^Vref>'^(k+1>'

   wobei ν die analoge Fühlspannung und V - die Bezugsspannung sind.
8. 8) Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die am Ausgang (OP) erzeugte Spannung eine impulsbreitenmodulierte Spannung (31) mit einem Tastverhältnis ist, bei dem ihr Mittelwert gleich (k+1)V ist.
9. 9) Anordnung nach Anspruch 5 in einem automatischen Scharfabstimmsystem für einen Fernsehempfänger unter Verwendung der Anordnung gemäß Anspruch 5, dadurch gekennzeichnet , daß eine Hochfrequenzstufe (35) zur Lieferung eines Fernseh-HF-Signals mit einem mit Bildinformation modulierten Bildträger, ein spannungsgesteuerter Geräteoszillator (41) zur Erzeugung eines Geräteoszillatorsignals, eine Mischstufe (36) zur Erzeugung eines Zwischenfrequenzsignals durch Überlagerung des HF-Signals mit dem Oszillatorsignal, wobei im Zwischenfrequenzsignal

   ein mit der Bildinformation modulierter Bildträger enthalten ist, eine Schaltung (43) , die in Abhängigkeit von der digitalen Steuerschaltung (130) die Frequenz des Geräteoszillators (41) regelt, und eine Diskriminatorschaltung (38) für die automatische Scharfabstimmung zur Erzeugung der analogen Fühlspannung (VAFT) als Scharfabstimmspannung, welche die Abweichung der Ist-Bildträgerfrequenz des Zwischenfrequenzsignals von seinem Nominalwert darstellt, vorgesehen sind, und daß die Logikschaltung (130) den logischen Schaltzustand am zweiten Eingang (AFT1,AFT2, AFT3) zur Beeinflussung der Betriebsweise des Reglers (43) für die Geräteoszillatorfrequenz im Sinne einer Verringerung dieser Abweichung überprüft.
10. 10) Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Steuerschaltung einen Mikroprozessor (30,530,130) aufweist, der so programmiert ist, daß er den logischen Schaltzustand am Eingang (IP) wiederholtermaßen überprüft und aufgrund dieser überprüfung den Zustand am Ausgang (OP) auf denjenigen Zustand schaltet, der dem Zustand am Eingang entgegengesetzt ist.
11. 11) Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß eine Einrichtung (38) zur Ableitung einer analogen Fühlspannung, eine Einrichtung zur Ableitung einer Bezugsspannung (RV1,RV2,RV3) und ein mit dem Ausgang (OP) gekoppelter zweiter Eingang (AFT1,AFT2,AFT3), der durch die am Ausgang (OP) entstehende Spannung auf den logischen Schwellwertspannungspegel (Vt) vorgespannt wird, vorgesehen sind, daß der zweite Eingang mit der die analoge Fühlspannung erzeugenden Einrichtung und mit der die Bezugsspannung erzeugenden Einrichtung gekoppelt ist, derart, daß dann, wenn die analoge Fühlspannung oberhalb der Bezugsspannung liegt, durch eine Abfragung des logischen Schaltzustandes am zweiten Eingang (AFT1,AFT2,AFT3) durch den Mikroprozessor bestimmt wird, daß am zweiten Eingang ein erster

    BAD ORIGINAL

    Ι logischer Schaltzustand herrscht, bzw., wenn die analoge Fühlspannung unterhalb des Bezugsspannungspegels liegt, bestimmt wird, daß am zweiten Eingang der andere logische Schaltzustand vorliegt.
12. 12) Anordnung nach Anspruch 11 für ein Scharfabstimmsystem eines Fernsehempfängers, dadurch gekennzeichnet , daß eine Hochfrequenzstufe (35) zur Lieferung eines Fernseh-HF-Signals mit einem

    TO mit Bildinformation modulierten Bildträger, ein spannungssteuerbarer Geräteoszillator (41) zur Erzeugung eines Geräteoszillator signals, ein Mischer (36) zur Erzeugung .eines Zwischenfrequenzsignals durch Überlagerung des Geräteoszillatorsignals mit dem Hochfrequenzsignal, wobei das Zwischenfrequenzsignal einen mit der Bildinformation modulierten Bildträger enthält, eine Schaltung (43), die unter Steuerung durch die digitale Steuerschaltung die Frequenz des Geräteoszillators regelt, und eine Diskriminatorschaltung (38) für die automatische Scharfabstimmung zur Erzeugung der analogen Fühlspannung als automatische Scharfabstimmspannung vorgesehen sind, welche Abweichungen der Ist-Frequenz des Bildträgers im Zwischenfrequenzsignal von seinem Sollwert darstellt, und daß der Mikroprozessor (130) den logischen Schaltzustand am zweiten Eingang (AFT1, AFT2,AFT3) prüft zur Steuerung des Betriebs der Steuerschaltung (43) für die Geräteoszillatorfrequenz im Sinne einer Verringerung der Abweichung.
13. 13) Anordnung nach Anspruch 1, gekennzeichnet durch

    eine ein Filter enthaltende Einrichtung, die mit dem Ausgang (OP) und dem Eingang (IP) gekoppelt ist, um am Eingang die den Mittelwert der am Ausgang (OP) entstehenden Spannung darstellende Spannung zu erzeugen, daß ferner eine Einrichtung (30,530,130) zur wiederholten Überprüfung des logischen Schaltzustandes am Eingang (IP) , eine in Abhängigkeit von dieser Überprüfung den Schaltzustand am

    Ausgang (OP) auf denjenigen Zustand umschaltende Einrichtung (30,530,130), der dem Zustand am Eingang (IP) entgegengesetzt ist, um am Ausgang (OP) eine Spannung zu erzeugen, deren Mittelwert ein Vielfaches des logischen Schwellwertspannungspegels darstellt, um das Filter am Eingang (IP) eine Spannung erzeugen zu lassen, die im wesentlichen gleich dem logischen Schwellwertspannungspegel ist.

    BAD ORIGINAL