KR910006515B1 - 아날로그 신호 비교기 - Google Patents

아날로그 신호 비교기 Download PDF

Info

Publication number
KR910006515B1
KR910006515B1 KR1019830005528A KR830005528A KR910006515B1 KR 910006515 B1 KR910006515 B1 KR 910006515B1 KR 1019830005528 A KR1019830005528 A KR 1019830005528A KR 830005528 A KR830005528 A KR 830005528A KR 910006515 B1 KR910006515 B1 KR 910006515B1
Authority
KR
South Korea
Prior art keywords
voltage
input port
logic
port
analog
Prior art date
Application number
KR1019830005528A
Other languages
English (en)
Other versions
KR840006892A (ko
Inventor
마틴 와인 챨스
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR840006892A publication Critical patent/KR840006892A/ko
Application granted granted Critical
Publication of KR910006515B1 publication Critical patent/KR910006515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Networks Using Active Elements (AREA)

Abstract

내용 없음.

Description

아날로그 신호 비교기
제1a도는 단락회로 인버터를 포함하는 형태의 장치에 대한 회로도.
제1b도는 저항성 감쇠기의 이용에 대한 블록선도 및 회로도.
제2도는 마이크로프로세서 제어식 디지털 회로장치에 대한 실시도.
제3a도 및 제3b도는 마이크로프로세서의 작동과 관련된 플로우차트.
제4도는 디지털 회로의 다른 일례에 대한 실시도.
제5도는 마이크로프로세서 제어식 디지털 동조 시스템에 대한 블록선도 및 회로도.
* 도면의 주요부분에 대한 부호의 설명
30, 530, 130 : 디지털 제어기 43 : 주파수 합성 및 비교회로
본 발명은 디지털 회로의 입력포트나 출력포트에서 스위칭 논리 임계 전압 레벨을 발생시키거나 배율시키는 것에 관한 것이다.
디지털 회로의 스위칭 논리 임계 전압 Vt은 디지털 회로의 입력포트에 인가된 낮은 전압이 논리 0으로 해독되고 높은 전압이 논리 1로 해독되도록 하는 전압값을 갖는다. 실시예에 있어서, 마이크로프로세서와 같은 디지털 회로의 논리 임계전압 레벨 Vt은 0.8V와 2.0V사이가 되도록 규정된다. 제조업자는 마이크로프로세서를 좀더, 정밀한 논리임계전압 레벨까지 검사하지는 않았다. 따라서 종래에는 아날로그 전압의 진폭과 기준 전압의 진폭을 비교하는데 디지털 회로가 직접적으로 이용될 수 없었다.
디지털 회로나 마이크로프로세서는 아날로그 전압을 기준레벨과 비교한 결과를 근거로 하여 논리적 판단을 하는데 필요하므로 종래에는 아날로그 비교기를 이용하여 비교해 왔다. 아날로그 전압 및 기준전압은 비교기에 인가되어 비교기의 출력에서 논리 1이나 논리 0을 발생시키게 된다.
본 발명의 특성은 임계 전압을 미리 알지 않고서는 마이크로프로세서와 같은 논리 회로의 포트에서 논리임계전압레벨 Vt을 정확하게 발생시키는 것이다. 전압 Vt이 발생된 후 이 전압은 디지털 비교기에서 바이어스 전압으로 사용될 수도 있다.
마이크로프로세서나 다른 디지털 회로는 입력포트의 스위칭 상태를 논리적으로 검사하고 이와 같은 검사를 근거로 하여 출력포트의 상태를 입력포트의 반대 상태로 스위치한다. 출력포트 전압은 입력포트로 궤환되어 입력포트에서는 출력포트의 평균값을 나타내는 전압을 발생시킨다. 입력포트의 전압을 검사하고 출력포트의 전압을 스위칭하는 것을 반복함으로써 논리 임계 전압 레벨 Vt의 배가 되는 평균치를 갖는 출력포트 전압이 발생된다.
종래의 기술에서는 단락회로 인버터를 구비한 장치를 이용하여 논리 임계 전압 Vt과 동일한 전압을 발생시켰다. 이 장치는 직류 성분을 포함하지 않는 교류신호의 디지털 비교기로 사용된다.
제1도에 예시된 바와 같이 반전기(22)의 입력단자는 디지털 회로와 아날로그 회로 사이를 공유하는 입력포트(21)에 연결된다. 디지털 회로는 제1도에 예시되지 않은 다른 소자에 연결된 반전기(22) 및 논리 게이트(24)를 구비하는데 여기서 이러한 다른 소자는 본 논의에 불필요한 것이다.
제1도의 디지털 회로의 논리 임계 전압 레벨 Vt을 스위칭 하기 위하여 반전기(22)의 출력단자는 도선(23)에 의해 입력단자로 단락회로된다. 반전기(22)의 정동작 상태는 아날로그 입력신호가 입력포트(21)에 인가되지 않을 때 반전기(22)의 입력전압이 스위칭 논리 임계 전압 Vt과 동일하게 되도록 취해진다.
디지털 회로의 단자(29)에서 제1도의 파형(26)과 같은 교류 정현파 신호 Vsig인 외부 아날로그 신호와 동기되는 클럭신호(25)를 발생시킬 필요가 있다. 전압 Vsig은 설명을 하기 위해 직류 전압 레벨 VDC상에 부가된다. 단자(27)에 발생되는 전체 아날로그 입력신호 Vs는 직류 블로킹 커패시터(28)를 경유하여 입력포트(21)에 인가된다. 따라서 입력포트(21)에서 발생된 전압 Vin은 교류신호 Vsig와 바이어스 전압 Vt의 합성분을 포함한다.
입력포트(21)는 논리 게이트(24)의 입력단자에 연결된다. 논리 게이트(24)의 출력단자는 단자(29)에 연결된다. 교류 신호 전압 Vsig이 교류 0전압 레벨위에 있을 때 입력포트(21)의 전압은 스위칭 논리 임계 전압 레벨 Vt이상이다.
따라서 논리 게이트(24)의 출력은 논리 1상태에 있거나 출력전압 Vout은 상위 레벨 전압 VUL에 있다. 교류 신호 Vsig가 교류 0전압 레벨 이하일 때 입력전압 Vin은 스위칭 논리 임계 전압 레벨 Vt의 이하가 된다. 따라서 논리 게이트(24)의 출력은 논리 0상태로 있거나 하위 레벨 전압 VLL로 된다. 이와 같은 방법으로 주파수 f를 갖는 디지털 클록신호(25)가 동일한 주파수를 갖는 입력 정현파 신호 Vsig로부터 발생된다.
제1도에서 기술된 단락회로 인버터의 디지털 비교기는 아날로그 전압신호를 0이 아닌 직류 기준전압 레벨에 비교할 필요가 있을 때에는 사용될 수 없다. 예를 들어, 아날로그 입력 전압 VS이 +10V에서 신호의 직류레벨 VDC에 비교되고 +10V의 직류 기준레벨을 갖는 전압 VS이 제1도의 감쇠회로 장치에 의해 비교되어 디지털 클럭신호를 발생시키는 것으로 추정한다.
상기된 바와 같이 디지털 회로의 스위칭 논리 임계 전압 레벨 Vt은 장치에서 장치로 0.8V에서 2.0V로 변한다. 제1b도의 입력신호 Vs는 예시된 바와 같이 저항회로(18),(19)에 의해 단순히 감쇠되어 1.2V의 불확정범위 내에서 1.4V의 중간전압과 대응하는 10V의 비교레벨을 형성한다. 이때 입력포트(21)에서 비교될 수 있는 전압의 제한 범위는 5.7V 내지 14.3V이다. 비교가 이루어지는 전압에 대한 광역 불확정 전압 범위는 결국 단자(29')에서 다지털 클럭신호가 게이트(24')의 출력에서 발생되지 않는 상황을 가져올 수 있다.
아날로그 전압을 기준전압과 정확히 비교하여 재생가능하게 하는 문제는 사용된 특수 디지털 회로에 대한 임계전압 레벨 Vt을 보상하도록 입력신호 VS를 감쇠시키는 조정가능한 저항을 사용하여도 만족스럽게 해결되지 않는다. 조정된 후 임계 전압 Vt값이 표류함으로써 불확정하게 비교된다.
본 발명의 양상에 있어서, 디지털 회로 자체가 임계 전압 레벨 Vt의 실제값을 미리 알 필요없이 논리 임계 전압 레벨 Vt의 배수인 출력포트의 전압을 발생시킨다면 정밀하게 비교할 경우에도 불확정성을 회피할 수 있다. 이때 저항성 분압기는 출력포트 전압을 감쇠시켜 논리 임계 전압 레벨에서 비교 입력포트를 바이어스한다. 아날로그 입력전압과 기준전압은 단순한 저항성 분압 회로를 사용함으로써 비교 입력포트에서 합산된다. 입력전압이 기준전압을 초과할 때 비교 입력포트의 전압은 임계 전압 레벨 Vt을 초과하여 결국 입력포트가 논리 1상태가 되며, 아날로그 입력 전압이 기준전압 이하가 될 때 비교 입력포트에서의 아날로그 입력은 임계레벨 이하로 되어 입력포트가 결국 논리 0상태로 된다.
제2도의 실시예에 나타나 있는 바와 같이, 마이크로프로세서인 디지털 제어기(36)는 출력포트 OP와 입력포트 IP와, 여기서 아날로그 전압 Vsense이 Vref의 크기를 갖는 직류 기준전압과 비교되는 감지 입력포트 SI를 구비한다. 디지털 제어기(30)는 비교의 논리적 결과를 이용하여 제5도의 장치를 참고로 기술된 바와 같은 동작을 실행한다.
디지털 제어기(30)는 출력포트 OP에서 하위 전압 레벨 V1과 상위 전압 레벨 V2 사이에 스위치하는 펄스폭 변조 전압 Vop의 파형(31)을 발생시킨다. 제2도에 예시된 디지털 제어기(30)에서 펄스폭 변조 전압 Vop은 아래에 기술될 제3a도의 플로우차트에 도시된 서브프로그램 A을 실행할 때 소프트웨어를 이용하여 발생된다.
필터(32)는 출력포트 OP와 입력포트 IP사이에 연결된다. 필터(32)는 저항 r1,r2 및 커패시터 Ca로 형성된 분압기를 포함한다. 저항 r1, r2 은 각각 kr, r의 값을 갖는다. 전압 VOP은 필터 분압기의 분압비 1:(1+k)로 분할된다. 이 때 전압은 커패시터 Ca에 의해 여파되어 펄스폭 변조형 출력 포트 전압 VOP의 평균값 Vavg에 비례하는 입력포트 IP의 직류전압을 발생시킨다.
입력포트 IP에서 전압 Vt을 얻기 위해 디지털 제어기(30)는 주프로그램을 실행하는 동안 고정된 주기율로 실행할 필요는 없으나 반복적으로 서브프로그램 A을 실행한다. 제3a도의 플로우차트에 나타나 있는 바와 같이 서브프로그램 A은 감지정보 및 다른 데이터를 처리하는데 이용되는 주 프로그램 루프 L에서 적당한 브레이크점에 삽입된다. 서브프로그램 A이 실행된 후 루프 L는 주프로그램중 나머지 부분을 계속 실행하게 한다.
입력포트 IP에서 스위칭 논리 임계전압 Vt을 발생시키기 위하여 디지털 제어기(30)는 공통 소스형 FET로 제2도에 예시된 인터페이스회로 IF를 이용하여 입력포트 IP를 검사하거나 조회한다. 서브프로그램 A은 처음 입력되면 입력포트가 논리 1상태이거나 국부적으로 논리 1상태인가 혹은 논리 0상태이거나 국부적으로 논리 0상태인가를 결정한다. 이 결정은 실제 전압 VIP이 임계 전압 Vt이상인가 혹은 이하인가에 따른 함수이다.
입력포트 IP가 국부적으로 논리 1상태인 것으로 결정되면 서브프로그램 A은 출력포트를 국부적 논리 0상태로 스위치한다. 입력포트가 논리 0상태인 것으로 결정되면 서브프로그램 A은 출력을 논리 1상태로 스우치한다. 이와 같은 명령이 실행된 후 서브프로그램 A은 활성화되고 주프로그램중 나머지 프로그램의 명령이 실행된다.
제3a도의 플로우차트 가운데 서브프로그램 A을 반복적으로 실행함으로써 부궤한 상태가 되는데 여기서 출력전압 VOF은 입력포트 IP로 궤환되어 스위칭 논리 임계 전압 레벨 Vt과 동일한 전압 VIP을 발생시키게 된다. 서브프로그램 A을 되풀이하여 실행하면 서브프로그램은 펄스폭 변조 출력포느 전압 VOP이 충격계수를 변경시도록 하여 저항 r1,r2의 분압비 1:(K+1)로 결정된 바와 같이 임계 전압 레벨 Vt의 K+1의 배수인 평균 출력전압 Vavg을 발생시키므로 입력포트 IP의 전압이 스위칭 논리 임계 전압 레벨 Vt로 수렴하게 된다.
입력포트 IP의 전압이 임계 전압 레벨 Vt로부터 정확한 허용 공차 한계이상으로 편향되면 서브프로그램 A를 실행함으로써 입력포트 전압 VOP이 논리 1상태나 논리 0상태가 된 것으로 추적되며, 즉, 편향과 대립되는 전압 레벨 V1이나 V2이 된 것으로 추정된다. 편향과 대립하는 경향으로 인하여 전압 VOP의 평균값을 임계 전압 레벨 Vt의 배율로 유지해야 하는 펄스 VOP의 충격계수를 요구된대로 변조시키게 된다.
전압 VOP의 충격계수가 실제의 임계 전압 레벨 Vt및 필터(32)의 분압비에 의해 결정된다 할지라도 반복 비율이나 펄스폭 변조 전압 VOP의 한 사이클 주기는 필터(32)의 RC 시정수와, 서브프로그램 A의 실행빈도수와, 필터 성분값의 정밀계수 및 전기적 잡음 계수에 의해 결정되는 시스템의 공차에 의해 결정된다.
상기된 바와 같이 제3a도의 플로우차트 가운데 서브프로그램 A은 엄격한 주기율로 실행될 필요는 없다. 이 프로그램은 발생된 전압 값 Vt에 대한 허용공차 이내에서 저역 통과 필터(32)가 전압 VIP을 평활화하기에 충분한 정도의 기능을 실행하여야 한다.
출력 포트 OP의 전압이 논리 임계 전압 레벨의 배율인 상태에서 디지털 제어기(30)는 아날로그 전압을 직류기준전압 Vref과 비교하는 비교기로 사용될 수 있다. 국부적으로 비교되는 비교입력포트 SI는 스위칭 논리 임계 전압 레벨 Vt에서 우선 바이어스 되어야 한다.
이와 같이 바이어스 하기 위하여 저항 R3, R4, R5를 포함하는 저항성 합산회로는 출력포트 OP와 비교 입력포트 SI 사이에 연결된다. 필터 커패시터 Cb는 포트 SI에 연결되어 여파된 직류전압을 발생시킨다.
서로에 대한 저항 r3, r4, r5의 비와, 저항 r1, r2 에 대한 저항 r3, r4, r5의 비를 적절히 배당함으로서 전압 VOP은 분압 저항 r1,r2에 의해 설정되는 동일한 분압기의 비율 1:(K+1)로 분할된다. 이와 같은 방법으로 펄스폭 변조 전압 VOP의 평균 전압 Vavg은 포트 OP의 전압 값(K+1) Vt에서 포트 SI의 전압값 Vt으로 분할된다. 따라서 스위치 논리 임계 전압 레벨 Vt에서 비교 입력을 바이어스 할 수 있게 된다.
단자(33)에 나타나는 감지 입력 전압 Vsense과 단자(34)에 나타나는 직류 비교 기준전압 Vref은 합산회로 r3, r4, r5 가운데 각각의 저항 r4, r5을 통하여 비교 입력포트 SI에 인가된다. 전압 Vsense, - Vref은 비율 1:(K+1)로 분할된다. 따라서 감지입력포트 SI에서의 결합된 저항은 다음과 같다.
VSI=[(Vsense-Vref) / (K+1)]+Vt
아날로그 감지 전압 Vsense이 기준전압 Vref이상일 때 인터페이스 회로를 이용하여 비교 입력포트 SI의 논리적 스위칭 상태에 대해 디지털 제어기(30)에 의해 조회하면 입력포트 논리 1상태에 있는 것으로 판정되며, 아날로그 감지 전압 Vsense이 기준전압 Vref이하일 때 조회하면 입력포트 SI가 논리 0상태인 스위칭 상태에 있는 것으로 판정된다.
디지털 제어기(30)는 제2도의 디지털 회로를 이용함으로써 아날로그 비교기가 연산증폭기를 사용하지 않고서 그리고 사전에 실제의 스위칭 논리 임계 전압 레벨 Vt을 알 필요없이 아날로그 전압을 직류 기준전압에 비교하여 논리적으로 판단하게 된다.
입력포트 SI에서의 비교에 의해 일단 논리적 판단이 얻어지면 이때 디지털 제어기(30)는 종합된 상태에 대해 제3a도 및 제3b도에 플로우차트로 나타내진 방식으로 정보를 처리한다.
서브프로그램 A을 실행하기 전이나 혹은 제3a도에 도시된 바와 같이 서브프로그램 A을 실행한 후 주프로그램내의 모든 편리한 지점에서 주프로그램은 전압 Vsense을 직류 기준전압 Vref에 비교하여 얻은 정보를 처리하는 서브프로그램 B을 실행한다.
프로그램 B에 대한 연산은 아래와 같다. 서브프로그램 B을 실행하기 시작하자마자 디지털 제어기는 비교입력포트 SI의 논리상태를 입력하도록 명령받는다. 이때 입력포트 SI의 상태는 조회되거나 검사된다. 입력포트의 상태가 논리 1상태일 때 명령세트 X가 실행되어 동작을 수행한다. 입력포트 SI가 논리 0상태이면 명령세트 Y가 실행되어 다른 동작을 수행한다. 이때 서브프로그램 B가 활성화되고 주프로그램중 나머지 부분이 실행된다.
제4도는 마이크로프로세서를 기본적으로 하지 않은 디지털 제어기(530)를 예시한다. 제2도와 제4도의 동일하게 나타나 있는 부분은 비슷한 방식으로 기능을 수행하거나 유사한 크기나 소자를 표시한다.
제4도의 입력포트 IP를 스위칭 논리 임계 전압 레벨 Vt에서 바이어스 하기 위하여 입력포트의 논리 스위칭 상태는 게이트(513)와 데이터 플립플롭(512)의 입력포트에 의해 반복적으로 검사된다.
게이트(513)의 입력은 포트 IP에 연결되고, 출력은 플립플롭(512)의 D입력단자에 연결된다. 입력포트 IP의 전압이 논리 임계 전압 레벨 Vt이상이면 플립플롭(512)의 D연결단자에 논리 1상태가 게이트된다. 입력포트 IP의 전압이 논리 임계 전압 레벨 Vt이하이면 논리 0상태가 D입력단자에 게이트된다.
플립플롭(512)의
Figure kpo00002
입력단자는 디지털 제어기(530) 입력단자에 결합된다. 입력포트 IP의 논리상태를 반복하여 검사하기 위하여 클럭(511)은 플립플롭(512)의 C입력단자에 클럭펄스를 제공한다. 각각의 클럭펄스에서
Figure kpo00003
입력은 입력포트 IP 전압의 논리 스위칭 상태에 의존한다.
입력포트 IP가 논리 1상태에 있으면 즉, 입력포트 IP의 전압이 논리 임계 전압 레벨 Vt이상이면
Figure kpo00004
입력은 논리 0상태이다. 입력포트 IP가 논리 0상태이면
Figure kpo00005
출력은 논리 1상태로 있다. 전압 VOP은 필터(32)에 의해 입력포트 IP로 궤환된다. 이와 같은 방법으로 펄스폭 변조 전압 VOP의 파형(531)은 논리 임계 전압 레벨 Vt에 대해 K+1의 배율인 것으로 추정되는 평균값을 갖는 출력포트 OP에 나타난다.
전압 Vsense을 기준전압 Vref과 논리적으로 비교하기 위하여 감지 입력포트 SI는 출력포트 OP를 감쇠회로 r3,r4,r5 중 저항 r3을 경유하여 입력포트 SI에 결합시킴으로써 임계 전압 레벨 Vt로 바이어스된다. 감쇠회로의 저항값을 적절히 선택함으로써 전압 VOP은 커패시터 Cb에 의해 여파된 후 크기가 Vt인 감지 입력포트 SI의 직류전압을 구하도록 분할된다.
이와 같은 방법으로 감지 전압 Vsense은 기준전압 Vref과 비교되어 전압 Vsense이 기준전압 Vref이상일 때 게이트(514)의 출력에 논리 1상태를 나타내며, 전압 Vsense ,이 기준전압 Vref이하일 때 논리 0상태를 나타낸다. 이러한 논리적 비교결과는 제4도에서 논리회로(515)로 나타나 있는 디지털 제어기(530)의 일부분에 사용되어 입력포트 SI에 나타나는 비교결과를 고려한 논리 작용을 수행한다.
제5도에는 텔레비젼 수상기의 자동 미동조 기능을 수행하는 것에 대한 전반적인 실시예를 예시한다. 제5도에 있어서, 반송파 신호를 변조한 화상 및 음성정보를 구비한 선택된 채널에 대해 텔레비젼의 무선 주파수 신호는 무선 주파수단에 의해 선택된다. 무선 주파수단(35)의 입력은 주파수 혼합기(36)에 인가되는데, 주파수 혼합기(36)은 무선주파수 신호에 포함된 정보를 변조된 중간 주파수신호로 변환시키도록 국부 발진기(41)에 의해 발생되는 국부발진기 신호를 구비한 무선 주파수단(35)에 의해 선택된 무선 주파수 신호를 헤테로다인 식으로 처리한다. 중간 주파수 신호는 중간 주파 증폭기 (37)에 의해 증폭된다. 중간 주파 증폭기(37)의 출력은 텔레비젼 수상기중 음성, 화상, 동기 및 이득단과 같은 다른단으로 처리하기 위하여 여러 가지의 신호라인(51) 내지 (54)을 따라 결합된다.
중간 주파 증폭기(37)의 출력은 신호라인(55)을 따라서 종래의 자동 미동조 (AFT) 변별기(38)에도 연결되어 제5도의 곡선(39)으로 나타나있는 바와 같이 도선(40)상에 자동 미동조 변별기 전압 VAFT을 발생시킨다. 변별기의 전압 VAFT은 주파수 fo를 갖는 화상 반송파 중간 주파 신호로 자동 미동조시키기 위해 아래에 설명될 방법으로 사용된다.
무선 주파수단(35) 및 국부발진기(41)은 주파수 합성 장치의 위상 로크형 루프(50)에 의해 제어된다. 주파수 합성장치의 위상로크형 루프는 마이크로프로세서(130)에 의한 채널 선택 및 자동 미동조와 같은 작동을 하도고 제어된다. 주파수 합성장치와 위상로크형 루프의 작동과, 마이크로프로세서(130)의 프로그래밍, 제어 및 판단 수행기능은 1978년 5월 2일자의 ＂소비자 전자학에 관한 IEEE회보＂의 제CE-24권, 제2호, 145페이지 내지 153페이지에 티. 르제스쥬스키와 그의 공동 실험자에 의해 기술된 ＂텔레비젼용 마이크로 컴퓨터 제어식 주파수 합성장치＂라는 항목과, 에니. 타나카에 의해 ＂AFT 자동 주파수 제어 시스템 및 그 방법＂라는 명칭으로 출원된 미합중국, 특허원 제 4,302,778호에 공개된 바와 같은 잘 알려진 특성을 구비한다.
위상로크형 루프(50)는 적절한 기준 주파수 신호를 발생시키기 위해 수정발진기(57)를 구비한다. 수정발진기(57)의 출력은 기준분할기에 의해 낮은 기준 주파수로 분할되어 위상비교기(59)의 한 입력으로 인가된다.
선택된 대역에 따라 변하는 신호라인 V상의 VHF 신호나 신호라인 U상의 UHF신호 가운데 하나인 국부발진기 신호는 고정된 주파수 분할을 하기 위해 프리스케일러(prescaler)(42)에 인가된 다음 분할된 국부발진기 신호와 분할된 기준신호를 비교하는 위상 비교기(59)에 의해 필요한 잔여 주파수를 분할하기 위하여 프로그램 가능한 발진주파수 분할기(56)에 인가된다.
분할된 국부발진기(41)의 신호는 분할된 수정 발진기(51)의 신호와 동일하며, 위상 비교기(59)의 출력은 정적위상 오차의 효과를 무시하면 0이다. 분할된 두 신호가 동일한 주파수를 가질 때 변하는 펄스 오차 신호 출력은 위상 비교기(59)에 의해 발생되어 필터(44)에 의해 저역 통과 여파되며, 국부발진기 (41)의 직류 동조 전압으로 인가되어 분할된 두 신호를 동일화시키는 방식으로 국부발진기 주파수를 변경시킨다.
주파수 분할 및 비교기(43)는 마이크로프로세서(13)에서 얻어지고 신호라인(61)에 나타나는 디지털신호에 의해 동작이 제어된다. 마이크로프로세서(130)는 수직 동기 신호, 이득 신호와 화상 및 음성 반송파 신호와 같은 감지 입력신호를 감지신호 검출기(47)로부터 데이터 라인(64)을 따라 받아들인다. 이와 같은 감지 입력은 감지신호 검출기(47)에서 유입된다. 입력신호는 반송파 신호의 출현을 마이크로프로세서에 전달한다. 이에 응답하여 마이크로프로세서(130)는 반송파를 동조시키는 주파수 합성기 동조시스템을 제어한다.
채널 번호 선택 정보는 채널 선택기(48)로부터 라인(62)을 따라서 마이크로프로세서에 제공된다. 마이크로프로세서(130)는 채널 번호 정보를 데이타 라인(63)을 따라서 텔레비젼 수상기의 표시기(46)에 제공한다.
선택된 채널은 동조시키기 위하여 마이크로프로세서(130)는 주파수 합성 및 비교기(43)를 제어하여 국부발진기(41)의 주파수가 선택된 채널의 주파수와 동일하게 되도록 한다. 이러한 것은 국부발진 주파수 분할기(56)의 계수, 기준 주파수 분할기(58)의 계수 혹은 두 분할기의 계수를 변경시킴으로써 이루어진다.
무선 주파수 신호원이 케이블 텔레비젼시스템일 때 일어나는 무선 주파수 반송파의 주파수 오프셋과 같은 인자로 인하여 자동 미동조 기능이 수행된다. 이와 같은 자동 미동조 기능을 수행하기 위하여 마이크로프로세서(130)는 AFT 비교기(60)에 의해 공급되는 AFT 변별기의 정보에 응답하여 분할기의 계수를 소량 증가시켜 정상 중간 주파수 fo의 중간 주파 계수를 구비한 신호가 발생될 수 있게 한다.
자동 미동조 기능을 수행하기 위하여 마이크로프로세서(130)는 국부발진기(41)가 선택된 인입 무선 주파수 신호의 좁은 주파수 범위 이내로 동조되든지 아닌지에 대해 AFT변별기 전압에서 얻어진 정보에 의해 결정되어야 한다. 이러한 동조 전압은 정상 IF 주파수 f0근방의 좁은 주파수 범위 Δf 이내로 동조될 AFT전압 VAFT으로 표시된다. 마이크로프로세서(130)는 국부발진기가 선택된 채널의 정확한 무선 주파수 신호의 반송파 주파수로 표시된다. 마이크로프로세서(130)는 세개의 감지 입력포트인 AFT1 내지 AFT3에서 아날로그 변별기 전압 VAFT과 세 기준전압 VA, Vd, VB중 적절한 한 전압을 비교한다. 전압 VB은 주파수 영역Δf의 하위 주파수에서의 변별기 전압을 나타내고, 전압 VA은 주파수 영역중 상위 주파수에서의 변별기 신호를 나타내며, 전압 Vd은 정상 IF주파수에서의 변별기 전압을 나타내는데 이러한 모든 사항은 곡선(39)에 나타나 있는 바와 같다.
아날로그 전압 VAFT과 직류 기준전압을 비교하기 위하여 각각의 입력포트 AFT1 내지 AFT3는 마이크로프러세서(130)의 스위칭 논리 임계 전압 레벨 VT에서 바이어스된다. 논리 임계 전압 VT을 발생시키기 위하여 마이크로프로세서(130)의 출력포트 OP는 분압 저항 r1, r2 가운데 저항 r1을 통하여 입력포트 IP에 연결된다. 필터 커패시터 Ca는 입력포트 IP에 연결된다. 단자 IP에서 논리 임계전압레벨 Vt을 발생시키고 출력포트 OP에서 배율시키기 위하여 마이크로프로세서(130)는 제3e에 플로우차트로 그려진 서브프로그램 A과 같은 서브프로그램으로 프로그램된다. 서브프로그램 A은 마이크로프로세서(130)를 제어하는 주프로그램내의 어느 지점에 삽입되고 주프로그램이 이 지점으로 되돌아 오도록 준비한다. AFT를 제공하도록 이용되는 주프로그램은 르제스쥬스키와 그의 공동 실험자의 항목에 플로우차트로 나타난 것과 유사하며 서브프로그램 A을 삽입한 지점은 이 항목 가운에 제8도에 도시된 세 개의 루프 L1내지 L2의 합류점 바로 다음에 있다.
비교 입력포트 AFT1 내지 AFT3를 스위칭 논리 임계 레벨 Vt에서 바이어스 하기 위하여 출력포트 OP는 저항 Rt1 내지 Rt3, Rd1 내지 Rd3, Rr1 내지 Rr3을 포함하는 저항성 합산 회로중 저항 Rt1 내지 Rt3 가운데 하나를 각각 경유하여 각각의 세비교 포트에 연결된다.
AFT변별기 전압 VAFT는 저항 Rd1 내지 Rd3중 하나를 각각 경유하여 세 비교 포트에 연결된다. 직류기준전압 VA, Vd, VB가운데 적절한 한 저항은 저항 Rr1 내지 Rr2 가운데 하나를 각각 경유하며 B+ 전압단자와 B-전압단자 사이에 연결된 분압 저항 Rv1 내지 Rv4 가운데 적절한 두 저항의 접합부에 비교 포트를 연결시킴으로써 비교 포트중 하나에 각각 인가된다. 필터 커패시터 Cb1내지 Cb3는 각각의 비교 입력포트 AFT1 내지 AFT3에 연결되어 이 포트에 여파된 직류전압을 제공한다.
저항 r1, r2의 값에 대해 합산회로 저항의 값을 적절히 선택함으로써 비교 입력포트 AFT1 내지 AFT3에 나타나는 전압 V1 내지 V3은 아래와 같다.
V1=Vt(VAFT-VA) / (K+1)
V2=Vt(VAFT-Vd) / (K+1)
V3=Vt(VAFT-VB) / (K+1)
예를 들어, K가 2일 때 r1은 2xr2와 같아진다. 출력포트 OP의 전압 평균값은 3Vt이다. 자동 미동조 변별기(38)의 기준 분압 저항 Rv1, Rv2, Rv3, Rv4의 출력 임피던스는 무시할 수 있으며 이때 모든 저항 Rt1 내지 Rt3, Rd1 내지 Rd3, Rr1 내지 Rr3은 동일한 값을 갖도록 선택된다. 이와 같은 상황에서 전압 V1은 다음과 같은 값을 갖는다.
V1=Vt(VAFT-VA) / 3
주파수 합성 및 비교회로(43)에 의해 수행되는 미동조를 제어하도록 프로세서(130)에 의해 사용되는 AFT 정보를 유도하려면 마이크로프로세서(130)는 AFT 감지 입력포트 AFT1내지 AFT3의 논리 스위칭 상태를 검사한다. 입력포트 AFT3가 논리 1상태에 있다면 AFT전압 VAFT이 기준 전압 VB보다 크기 때문에 국부발진기(41)는 너무 낮게 동조되어 IF 신호의 주파수가 정상 IF 주파수 f0주변의 윈도우 Δf 이하가 된다. 입력포트 AFT1가 논리 0상태에 있으면 국부발진기(41)는 너무 높게 동조된다.
국부발진기(41)가 동조되어 IF신호의 주파수가 윈도우Δf 이내로 되면 입력포트 AFT2로 조회하여 국부발진기(41)가 정상 주파수 f0이상으로 혹은 이하로 동조되었는가 아닌가를 판단한다. 입력포트 AFT2가 논리 1상태에 있다는 것은 정상 주파수 이하로 동조되었다는 것을 나타내며, 입력포트 AFT2가 논리 0상태에 있다는 것은 정상주파수 f0이상으로 동조되었다는 것을 나타낸다. 이때 마이크로프로세서(130)의 주파수 합성 및 비교회로(43)가 국부발진기(41)의 주파수를 변경시키도록 명령하여 실제로 중심에 동조되게 한다.

Claims (13)

  1. 한가지의 논리 스위칭 상태에서 다른 논리 스위칭 상태로 스위칭 하기 위해 디지털 제어기에 사용된 디지털 회로에 의해 나타나게 되는 논리임계 전압 레벨을 표시하는 전압을 상기 디지털 제어기의 포트에 발생시키는 장치에 있어서, 입력포트 IP의 논리 스위칭 상태를 테스트하고 이 상태를 근거로 하여 입력포트 IP의 상태와 반대되는 상태로 출력포트 OP의 상태를 스위칭하기 위하여 제1입력포트 IP 및 출력포트 OP를 구비한 논리회로(30), (530), (130)와, 상기 출력포트 OP에서 발생되는 전압으로서 상기 논리 임계 전압 레벨 Vt을 나타내는 평균 전압을 표시하는 전압을 상기 입력포트에 발생시키는 수단(32) r1, r2, Ca를 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
  2. 제1항에 있어서, 상기 평균값 표시 전압 발생수단(32)은 상기 출력포트 OP에 연결된 제1단자와 상기 입력포트에 연결된 제2단자를 갖는 분압기 r1,r2와, 상기 입력포트 IP에 연결된 필터 커패시터 Ca를 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
  3. 제1항에 있어서, 상기 출력포트 OP의 전압은 상기 논리 임계 전압 레벨에 비례하는 평균 전압값을 갖는 펄스폭 변조 전압을 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
  4. 제3항에 있어서, 분압기 r1, r2는 상기 입력포트 IP 및 상기 출력포트 OP에 연결되고, 상기 펄스폭 변조 전압의 충격계수는 상기 분압기 r1,r2의 분압비(1:(R+1))에 의해 결정되는 것을 특징으로 하는 아날로그 신호 비교기.
  5. 제1항에 있어서, 상기 논리회로의 제2입력포트 SI, AFT1, AFT2, AFT3와, 상기 제2 입력포트를 상기 논리 임계 전압 레벨 Vt표시 전압으로 바이어싱 하기 위해 상기 제2입력포트 SI에 연결된 상기 출력포트 OP와, 상기 아날로그 감지 전압이 주어진 전압 레벨 외에 있을 때 상기 제2입력포트 SI의 전압이 상기 제2 입력포트 SI의 바이어스 전압을 초과하여 제2 입력포트 SI가 제1논리 스위칭 상태에 있는 것으로 판단하도록 상기 제2입력포트 SI에 연결된 아날로그 감지 전압을 발생시키는 수단 r3, r5, Ca을 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
  6. 제5항에 있어서, 분압기 r1, r2는 상기 제1입력포트 IP 및 상기 출력포트 OP에 연결되고 분압비(1:(K+1))를 갖는데 여기에서 K값은 상기 출력포트 OP의 전압에 대한 평균값이 전압값(K+1) Vt으로 정해지고, Vt는 논리 임계 전압 레벨을 나타내는 것을 특징으로 하는 아날로그 신호 변환기.
  7. 제5항에 있어서, 기준 전압 발생 수단에서, 상기 출력포트 OP, 상기 아날로그 감지 전압 발생수단 r3, r5, Ca 및 상기 기준전압 발생수단은 Vsense가 아날로그 감지 전압이고 Vref가 기준전압일 때 상기 제2입력포트의 전압이
    Vt+(Vsense-Vref) / (K+1)
    과 동일한 상태값을 갖게 하는 저항 r3, r4에 의해 상기 제2입력포트 SI에 연결되는 것을 특징으로 하는 아날로그 신호 비교기.
  8. 제7항에 있어서, 상기 출력포트 OP의 전압은 상기 펄스폭 변조 전압의 평균값이 (K+1) Vt와 동일하게 되도록 하는 충격계수를 갖는 펄스폭 변조 전압(31)인 것을 특징으로 하는 아날로그 신호 비교기.
  9. 제5항에 규정된 장치를 포함하는 텔레비젼 수상기용 자동 미동조 시스템에 속하는 것으로 제5항에 청구된 바와 같은 장치에 있어서, 화상 정보를 변조시킨 화상 반송파를 구비한 텔레비젼 무선 주파수 신호 공급용 무선 주파수단(35)과, 국부발진기 신호 발생용 전압 제어식 국부발진기(41)와, 국부발진기 신호를 헤테로다이닝함으로서 상기 화상 정보를 변조시킨 화상 반송파를 구비한 중간 주파수 신호를 발생시키는 것으로서 상기 무선 주파수를 공급받는 혼합기(36)와, 상기 디지털 제어기(130)의 제어하에서 상기 국부발진기(41)의 주파수를 제어하는 수단(43)과, 상기 중간 주파수 신호중 화상 반송파에 대한 실제의 정상 주파수 값으로부터의 편향을 표시하는 자동 미동조 전압으로서 상기 아날로그 감지 전압 VAFT을 발생시키는 자동 미동조 변별기 회로(38)와, 상기 국부발진기 주파수 제어수단(43)의 동작을 제어하기 위해 상기 제2입력포트 AFT1, AFT2, AFT3의 논리 스위칭 상태를 검사하는 상기 논리회로(130)를 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
  10. 제1항에 있어서, 상기 디지털 제어기는 마이크로프로세서(30), (530), (130)를 구비하며, 상기 마이크로프로세서는 입력포트의 논리 스위칭 상태를 반복하여 검사하고 이러한 검사 결과를 근거로 하여 출력포트의 상태를 입력포트의 상태와 반대되는 상태로 스위칭하도록 프로그램되는 것을 특징으로 하는 아날로그 신호 비교기.
  11. 제10항에 있어서, 아날로그 감지 전압 발생수단(38)과, 기준전압 발생수단 Rv1, Rv2, Rv3과, 상기 출력포트 OP에 연결되고 상기 출력포트 OP에서 발생된 전압에 의해 상기 논리 임계 전압 레벨 Vt에서 바이어스되는 제2입력포트 AFT1, AFT2, AFT3와, 상기 아날로그 감지 전압이 상기 기준전압 이상일 때 상기 마이크로프로세서(130)에 의해 상기 제2 입력포트 AFT1, AFT2, AFT3의 논리 스위칭 상태를 조화하여 상기 제2입력포트가 제1 논리 스위칭 상태에 있다는 것을 판단하고 상기 아날로그 감지 전압이 상기 기준전압 이하일 때, 상기 제2 입력포트가 제1 논리 스위칭 상태와는 다른 논리 스위칭 상태에 있다는 것을 판단하도록 상기 아날로그 감지 전압 발생수단에 연결되는 상기 제2 입력포트를 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
  12. 제11항에 있어서, 화상 정보를 변조시킨 화상 반송파를 구비한 텔레비젼 무선 주파수 신호 공급용 무선 주파수단(35)과, 국부발진기 신호 발생용 전압 제어식 국부발진기(41)와, 상기 무선 주파수 신호와 국부발진기 신호를 헤테로다이닝함으로써 상기 화상 정보를 변조시킨 화상 반송파를 구비한 중간 주파수 신호를 발생시키는 혼합기(36)와, 상기 디지털 제어기의 제어하에서 상기 국부발진기의 주파수를 제어하는 수단(43)과, 상기 중간 주파수 신호의 화상 반송파에 대한 실제의 정상 주파수 값으로부터의 편향을 표시하는 자동 미동조 전압으로서 상기 아날로그 감지 전압을 발생시키기 위한 자동 미동조 변별기 회로(38)와, 상기 편향을 감소시키는 상기 국부발진기 주파수 제어수단(43)의 동작을 제어하기 위해 상기 제2입력포트 AFT1, AFT2, AFT3의 논리 스위칭 상태를 검사하는 상기 마이크로프로세서(130)를 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
  13. 제1항에 있어서, 상기 입력포트 IP에 상기 출력포트 OP의 전압 평균 값을 표시하는 상기 전압을 발생시키기 위해 상기 출력포트 OP 및 상기 입력포트 IP에 연결된 필터를 포함하는 수단과, 상기 입력포트 IP의 논리 스위칭 상태를 반복하여 검사하는 수단(30), (530), (130)과, 출력포트 OP의 상태를 입력포트 IP와 반대되는 상태로 스위칭하여 상기 필터가 상기 논리 임계 전압 레벨을 갖는 전압을 상기 입력포트 IP에서 발생시키게 하기 위해 상기 논리 임계 전압 레벨의 배수를 표시하는 평균치를 갖는 전압을 상기 출력포트 OP에서 발생시키도록 상기 검사에 응답하는 수단(30), (530), (130)을 구비하는 것을 특징으로 하는 아날로그 신호 비교기.
KR1019830005528A 1982-11-24 1983-11-22 아날로그 신호 비교기 KR910006515B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/444,165 US4503465A (en) 1982-11-24 1982-11-24 Analog signal comparator using digital circuitry
US444165 1982-11-24

Publications (2)

Publication Number Publication Date
KR840006892A KR840006892A (ko) 1984-12-03
KR910006515B1 true KR910006515B1 (ko) 1991-08-27

Family

ID=23763766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830005528A KR910006515B1 (ko) 1982-11-24 1983-11-22 아날로그 신호 비교기

Country Status (13)

Country Link
US (1) US4503465A (ko)
JP (1) JPS59107625A (ko)
KR (1) KR910006515B1 (ko)
AU (1) AU2146883A (ko)
CA (1) CA1197573A (ko)
DE (1) DE3342334A1 (ko)
DK (1) DK535483A (ko)
ES (1) ES8506951A1 (ko)
FI (1) FI78584C (ko)
FR (1) FR2536552B1 (ko)
GB (1) GB2130832B (ko)
IT (1) IT1168972B (ko)
SE (1) SE8306360L (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2596933B1 (fr) * 1986-04-08 1988-06-10 Radiotechnique Compelec Dispositif comportant des circuits accordes sur des frequences donnees
JP3818694B2 (ja) * 1996-05-15 2006-09-06 ローム株式会社 テレビジョン信号の受信回路
US6046781A (en) * 1997-01-07 2000-04-04 Samsung Electronics Co., Ltd. Automatic fine tuning of TV receiver for receiving both digital and analog TV signals
US6211803B1 (en) 1998-11-12 2001-04-03 Logicvision, Inc. Test circuit and method for measuring switching point voltages and integral non-linearity (INL) of analog to digital converters
JP2005510736A (ja) * 2001-11-26 2005-04-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ コンパレータの集積回路をテストするためのテスト・マシン

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806741A (en) * 1972-05-17 1974-04-23 Standard Microsyst Smc Self-biasing technique for mos substrate voltage
GB1462935A (en) * 1973-06-29 1977-01-26 Ibm Circuit arrangement
US3970773A (en) * 1975-08-18 1976-07-20 Rca Corporation Frequency selective circuit for automatic frequency control and sound signals
IT1073074B (it) * 1975-11-14 1985-04-13 Rca Corp Sintetizzatore di frequenze televisive,per portanti di frequenza non standardizzata
US4422096A (en) * 1975-11-14 1983-12-20 Rca Corporation Television frequency synthesizer for nonstandard frequency carriers
US4339727A (en) * 1978-03-07 1982-07-13 Nippon Electric Co., Ltd. Waveform converting circuit
DE2823696A1 (de) * 1978-05-31 1979-12-06 Bosch Gmbh Robert Schaltungsanordnung fuer cmos-logikbausteine
US4239994A (en) * 1978-08-07 1980-12-16 Rca Corporation Asymmetrically precharged sense amplifier
US4397038A (en) * 1979-03-26 1983-08-02 Matsushita Electric Corporation Of America Frequency synthesizer tuning system for television receivers
US4263555A (en) * 1979-06-15 1981-04-21 Rca Corporation Signal detection system
US4302778A (en) * 1980-06-30 1981-11-24 Zenith Radio Corporation AFT-wide automatic frequency control system and method
US4358690A (en) * 1980-07-18 1982-11-09 Teletype Corporation Digital voltage comparator
US4388649A (en) * 1981-06-01 1983-06-14 Rca Corporation AFT Lockout prevention system
ES525161A0 (es) * 1982-09-01 1984-06-16 Rca Corp "perfeccionamientos introducidos en un aparato de control de sintonizacion para un sistema de television"

Also Published As

Publication number Publication date
JPS59107625A (ja) 1984-06-21
FR2536552A1 (fr) 1984-05-25
SE8306360L (sv) 1984-05-25
FR2536552B1 (fr) 1989-06-02
ES527343A0 (es) 1985-07-16
DE3342334C2 (ko) 1989-09-07
FI834214A0 (fi) 1983-11-17
FI834214A (fi) 1984-05-25
DK535483A (da) 1984-05-25
CA1197573A (en) 1985-12-03
US4503465A (en) 1985-03-05
IT8323842A0 (it) 1983-11-23
GB8331137D0 (en) 1983-12-29
DK535483D0 (da) 1983-11-23
KR840006892A (ko) 1984-12-03
FI78584B (fi) 1989-04-28
ES8506951A1 (es) 1985-07-16
AU2146883A (en) 1984-05-31
GB2130832B (en) 1986-03-05
JPH0475686B2 (ko) 1992-12-01
GB2130832A (en) 1984-06-06
FI78584C (fi) 1989-08-10
IT1168972B (it) 1987-05-20
SE8306360D0 (sv) 1983-11-17
DE3342334A1 (de) 1984-05-24

Similar Documents

Publication Publication Date Title
US4122488A (en) Sync signal generator with memorization of phase detection output
EP0441593A2 (en) Automatic frequency control circuit
EP0385181A1 (en) Tuner station selecting apparatus
US4271530A (en) Receiver having a frequency synthesizing circuit
KR910006515B1 (ko) 아날로그 신호 비교기
EP0456099B1 (en) On channel agile FM demodulator
EP0519489A1 (en) Automatic frequency control circuit
KR0158187B1 (ko) 위성 방송 수신기
US4601060A (en) Automatic digital fine tuning system
US4060767A (en) Self test circuit for multichannel radio receivers
US5481313A (en) Burst signal generating circuit of a video processing system
EP0344991B1 (en) AFC apparatus
US4670776A (en) Chrominance signal processing system
JP2514940B2 (ja) 映像中間周波信号処理回路
KR100261805B1 (ko) 원하는위상에주파수및위상로킹회로를로킹시키기위한회로
AU674444B2 (en) Phase detector
KR890005372B1 (ko) 주파수 신서사이저 방식의 자동 미조정회로
KR900002147Y1 (ko) Tv 수상기용 자동 미동조 장치
JPS6096913A (ja) チユ−ナ装置
JPH022333B2 (ko)
JPS596532B2 (ja) 位相同期発振器
JPS6182557A (ja) 受信周波数安定化装置
JPS63276314A (ja) シンセサイザチユ−ナ
JPH02202126A (ja) ラジオ受信機
JPS59141821A (ja) 自動周波数制御回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980814

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee