FI78584B - Anordning i en digital styrenhet. - Google Patents

Description

1 78584 Järjestely digitaalisessa ohjaimessa Tämä keksintö liittyy järjestelyyn digitaalisessa ohjaimessa, jolla on looginen kytkentäkynnysarvo-5 jännitetaso, jonka tason arvo on epävarma ja joka määrittää ensimmäisen ja toisenloogisen kytkentätilan sen si-sääntuloportille riippuen siitä onko jännite sisääntulo-portilla kynnysarvojännitetason yläpuolella vai alapuolella, ja joka digitaallinen ohjain edelleen sisältää 10 ulostuloportin, jota voidaan kytkeä ensimmäisen ja toisen ulostulojännitetason välillä ohjausjännitteen kehittämiseksi, joka järjestely automaattisesti vertaa ohjausjännitettä kynnysarvojännitetasoon huolimatta mainitusta epävarmuudesta.

15 Digitaalipiirin kytkentälogiikan kynnysjännite

Vt on sellainen arvo, että sitä pienempi jännite vietynä digitaalipiirinottoportille tulkitaan loogiseksi "O" ja sitä suurempi jännite tulkitaan loogiseksi "1". Esimerkiksi digitaalipiirin, kuten esimerkiksi mikroprosesso-20 rin, loogisen kynnysjännitteen tason Vt valmistaja havainnollisesti määrittelee olevan 0,8 voltin ja 2,0 voltin välillä. Valmistaja ei tyypillisesti määrittele tai testaa mikroprosessoria tarkempaan loogisen kynnysjännitteen tasoon. Tämän seurauksena tähän mennessä ei ole voi-25 tu käyttää digitaalipiirejä suoraan tekemään vertailuja analogiajännitteen amplitudin ja vertailujännitteen välillä.

Kun digitaalipiiriä tai mikroprosessoria vaadittiin tekemään looginen päätös, joka perustui analogia-30 jännitteen vertailutason kanssa tehdyn vertailun lopputuloksiin, tämä vertailu suoritettiin tähän mennessä käyttämällä analogiakomparaattoria. Analogiajännite ja vertailujännite vietiin komparaattoriin, jotta aikaansaataisiin komparaattorin ulostulossa joko looginen "1" tai 35 looginen "0". Komparaattorin ulostulo vietiin sitten di 2 78584 gitaallpiirin ottoporttiin.

Keksinnön kohde on generoida tarkasti digitaalipiirin, kuten esimerkiksi mikroprosessorin, portilla loogisen kynnysjännitteen taso Vt tuntematta etukäteen tämän 5 jännitteen arvoa. Sen jälkeen kun jännite Vt on generoitu, jännitettä voidaan sitten käyttää esijännitteenä di-gitaalikomparaattorin sovellutuksessa.

Tämä kohde saavutetaan keksinnön mukaisella järjestelyllä, jolle on annettu oheisissa patenttivaatimuk-10 sissa määritellyt tunnusmerkit.

Kuva 1 esittää tunnettua sovellutusta, joka käsittää oikosuljetun invertterin, joka esijännittää digitaalipiirin portin jännitteeseen, joka on yhtä suuri kuin piiriin liittyvän kytkentälogiikan kynnysjännitteen taso; 15 Kuva IA esittää resistiivisen vaimentimen käyttöä, joka vaimentaa otto-analogiajännitteen tasolle, joka tar-vitaaan, kun yritetään tehdä analogiajännitteen loogista vertailua vertailujännitteen kanssa;

Kuva 2 esittää keksinnön toteuttavaa, mikroproses-20 sorilla ohjattua digitaalipiirin sovellutusta, joka vertailee analogiajännitettä vertailujännitteen kanssa;

Kuvat 3 ja 3a esittävät kuvan 2 mikroprosessorin toimintaa liittyviä vuokaavioita;

Kuva 4 esittää keksinnön toteuttavaa, erästä tois-25 ta digitaalipiiriä, joka vertailee analogiajännitettä vertailujännitteen kanssa; ja

Kuva 5 esittää mikroprosessorilla ohjattua digi-taaliviritysjärjestelmää, joka aikaansaa automaattiselle hienoviritykselle diskriminaattoritoiminnan, joka ta-30 pahtuu digitaalisesti saadun vertailun avulla, keksinnön erään näkökannan mukaisesti, mikroprosessorin ottopor-teilla.

Aikaisemmassa tekniikassa on tunnettua generoida jännite, joka on yhtä suuri loogisen kynnysjännitteen Vt 35 kanssa sovellutuksen avulla, joka käsittää oikosuljetun

II

3 78584 invertterin. Tätä sovellutusta voidaan sitten käyttää AC-signaalin digitaalikomparaattorina, nimenomaan signaalin, jossa ei ole DC-komponenttia. Kuten kuvassa 1 esitetään, invertterin 22 ottoliitin on kytketty ottoporttiin 21, 5 joka liittää digitaalipiirin ja analogiapiirin. Digitaalipiiri käsittää invertterin 22 ja loogisen veräjän 24, joka on kytketty niihin elementteihin, joita ei ole kuvattu kuvassa 1, näiden muiden elementtien ollessa tar-pettomia tämän käsittelyn tarkoituksiin. Kuvan 1 digitaa-10 lipiirin kytkentälogiikan kynnysjännitteentason Vt kehittämiseksi invertterin 22 antoliitin on oikosuljettu johdon 23 avulla ottoliittimeen. Invertterin 22 staattinen tila on sellainen, että kun mitään analogiaottosignaalia ei viedä ottoporttiin 21, jännite ottonavassa invertte-15 riin 22 on yhtä suuri kuin kytkentälogiikan kynnysjännite Vt -

Oletetaan nyt, että halutaan generoida digitaali-piirinliittimeen 29 kellosignaali 25, joka on tahdistettu lisä-analogiasignaalilla, kuten esimerkiksi AC-siniaallon 20 signaalilla vBlg, esitettynä kuvassa 1 aaltomuotona 26. Jännite vB t on superimponoitu havainnollistamisen tarkoituksessa, DC-jännitetason VDC päälle. Totaalinen ana-logiaottosignaali VS kehittyneenä liittimellä 27, viedään ottoporttiin 21 DC-kestokondensaattorin 28 kautta. Jänni-25 te n kehittyneenä ottoportilla 21 käsittäen sen tähden AC-signaalin vBlg ja esijännitteen Vt yhdistelmän.

Ottoporti 21 on kytketty loogisen veräjän 24 ottoliittimeen. Loogisen veräjän 24 antoliitin on kytketty liittimeen 29. Kun AC-signaalin jänntie vBlg on AC-nol-30 lajännitteen tason yläpuolella, jännite Vln ottoportilla 21 on kytkentälogiikan kynnysjännitteen tason Vt yläpuolella. Veräjän 24 ulostulo on sen tähden loogisessa korkeassa tilassa eli antojännite Vout on ylemmän tason jännitteellä VUL. Kun AC-signaali vBt on AC-nollajännitteen 35 tason alapuolella, sisäänmenojännite Vin on kytkentälo- 4 78584 giikan kynnysjännitteen tason Vt alapuolella. Loogisen veräjän 24 ulostulo on sen tähden loogisessa matalassa tilassa eli alemman tason jännitteellä VLL. Tällä tavalla taajuuden f digitaali-kellosignaali 25 on generoitu saman 5 taajuuden sisäänmenon sinimuotoisesta signaalista vBl .

Kuvassa 1 esitettyä oikosuljetun invertterin digi-taalikomparaattorin sovellutusta ei voida käyttää, kun halutaan saada analogisen jännitesignaalin vertailu nollasta poikkeavaan DC-vertailujännitteen tasoon. Oletetaan 10 esimerkiksi, että analogista ottojännitettä VS verrataan VDC-tasoon, joka on havainnollisesti +10V, ja että jännitteen VS vertailu '10V:n DC-vertailutasoon tehdään kuvan IA vaimennuspiirin sovellutuksen avulla kehittämään digitaalisen kellosignaalin.

15 Kuten aikaisemmin mainittiin, digitaalipiirin kyt- kentälogiikan kynnysjännitteen taso Vt voi vaihdella 0,8- 2,0 volttia yksiköstä toiseen. Oletetaan, että kuvan IA sisäänmenosignaali VS vaimennetaan yksinkertaisesti vas-tuspiirillä 18 ja 19, kuten on havainnollistettu, teke-20 mään 10 voltin vertailutason, joka vastaa 1,4 voltin keski jännitettä 1,2 voltin epämääräisellä alueella. Siten jännitteiden aluerajat, joilla vertailut ovat mahdollisia tehdä portilla 21, ovat 5,7-14,3 volttia. Tällainen laaja, jännitteiden epämääräinen alue, jolla vertailu voi 25 tapahtua, voisi johtaa tilanteeseen, missä digitaalista kellosignaalia ei kehity veräjän 24', antonavalla, liittimellä 29'.

Analogiajännitteen DC-vertailujännitteen kanssa tehtävän tarkan, toistuvan vertailun probleeman epätyy-30 dyttävä ratkaisu olisi käyttää säätövastusta vaimentamaan sisäänmenosignaalia VS tietylle digitaalipiirille käytetyn kynnysjännitteen tason Vt todellisen arvon kompensoimiseksi. Ryömintä rajajännitteen Vt arvossa säädön jälkeen, aiheuttaisi yhä epämääräisiä vertailuja.

35 Keksinnön näkökannan mukaisesti epämääräisyydet 5 78584 tehdessä tarkkaa vertailua voidaan välttää, jos digitaalipiiri itse on suunniteltu kehittämään antoportilla jännite, joka on loogisen kynnysjännitteen tason kerrannainen, tarvitsematta edeltäkäsin tietää kynnysjän-5 nitteen tason V todellista arvoa. Resistiivinen jännitteen jakaja voi sitten vaimentaa antoportin jännitteen esijännittämään vertailu-ottoportin loogisen kynnys jännitteen tasolle V . Analoginen sisäänmenojännite ja vertailujännite voidaan sitten summata vertailu-otto-10 portilla käyttämällä yksinkertaista resistiivistä jakaja-piiriä. Kun sisäänmenojännite ylittää vertailujännitteen, jännite vertailu-ottoportilla ylittää kynnystason V^, mikä johtaa siihen, että portti on loogisessä "l"-tilassa, ja kun analoginen sisäänmenojännite on pienempi kuin 15 vertailujännite, jännite vertailu-ottoportilla on pienempi kuin kynnystaso, mikä johtaa siihen, että portti on loogisesti "0"-tilassa.

Kuten keksinnön suoritusmuodossa Kuvassa 2 esitetään, digitaaliohjäin 30, tässä toteutettuna mikroproses-20 sorilla, on varustettu antoportilla OP, ottoportilla IP

ja tunto-ottoportilla SI, jolla vertailu tehdään analogia-jännitteen v ja suureen V f DC-vertailujännitteen kesken. Digitaalipiiri, mikroprosessori30, käyttää sitten tämän vertailun loogista lopputulosta sellaisen toiminnan 25 muodostamiseksi, joka kuvataan havainnollistamisen tarkoituksessa viittaamalla kuvan 5 sovellutukseen.

Digitaalipiiri 30 kehittää antoportilla OP pulssi-leveysmoduloidun jännitteen V0p,aalltomuodon 31, joka vaihtelee alemman jännitetason ja ylemmän jännitetason 30 V2 välillä, Digitaalipiirin 30 mikroprosessorin suoritusmuodossa, esitettynä kuvassa 2, pulssileveysmoduloitu jännite VqP kehitetään pehmon avulla, kun toteutetaan aliohjelmaa A, joka on esitetty vuokaavion muodossa kuvassa 3, mikä tämän jälkeen kuvataan.

35 Suodatin 32 on kytketty antoportin OP ja ottoportin IP

6 78584 väliin. Suodatin 32 käsittää vastuksien rl ja r2 muodostaman jännitteen jakajan ja kondensaattorin C . Vas-tuksilla rl ja r2 on vastaavasti arvot kr ja r. Jännite Vqp jaetaan suodattimen jännitteen jakajan jakosuhteella 5 h(l+k), Tämä jännite suodatetaan sitten kondensaattorilla C kehittämään ottoportilla IP DC-jännite joka on ver-a r rannollinen pulssileveysmoduloidun antoportin jännitteen

Vop keskiarvoon Vavg.

Jännitteen saamiseksi ottoportilla IP mikro-10 prosessori 30 toteuttaa toistuvasti aliohjelman A, vaikkakaan ei välttämättä millään tietyllä periodisella taajuudella pääohjelman toteuttamisen aikana. Kun on osoitettu KUVAN 3 vuokaaviossa, aliohjelma on sijoitettu mihin tahansa sopivaan keskeytyskohtaan pääohjelman silmukassa 15 L, jota käytetään tunto-informaation ja muun datan käsittelemiseksi. Kun aliohjelma A on toteutettu, palataan silmukalle L jatkamaan pääohjelman jäljellä olevan osan toteuttamista.

Vaihtelevan loogisen kynnysjännitteen V kehittämi-20 seksi ottoportilla IP mikroprosessori 30 testaa eli kyselee ottoporttia IP liitäntäpiirin IF avulla, yleisesti esitettynä KUVASSA 2 yhteislähteisenä FET-sovellutuksena. Aliohjelma A, kun se on ensin aloitettu, toteaa, onko ottoportti korkeassa eli loogisessa "l"-tilassa tai 25 onko se matalassa eli loogisessa "O"-tilassa. Toteaminen on funktio siitä, onko todellinen jännite Vjp kynnysjän-Γ. nitteen V ylä- vai alapuolella,

Jos ottoportti IP todetaan olevan loogisessa korkeassa tilassa, silloin aliohjelma A kytkee antoportin loogiseen 30 matalaan tilaan. Jos ottoportti on todettu olevan loogisessa matalassa tilassa, silloin aliohjelma A kytkee anto-portin loogiseen korkeaan tilaan. Kun nämä käskyt on toteutettu, aliohjelma A on suoritettu loppuun ja toteutetaan pääohjelman jäijelläolevan osan käskyt.

35 Toistuva aliohjelman A toteuttaminen, vuokaaviolla 7 78584 esitettynä KUVASSA 3, johtaa lopuksi negatiivisen takaisin kytkennän tilanteeseen, jossa antojännite V^p syötetään takaisin ottoportille IP kehittämään jännitteen VIp, joka on yhtä suuri kuin kytkentälogiikan kynnysjännitteen 5 taso Vfc. Aliohjelman A toistuva toteuttaminen johtaa lopulta ottoportilla IP jännitteeseen, joka lähenee kytkentälogiikan kynnysjännitteen tasoa Vfc, koska aliohjelma aiheuttaa antoportin pulssileveysmoduloidun jännitteen VqP olemaan toimintajännitteen Vav^, joka on kynnysjän-10 nitteen tason V^ k+1 kerrannainen, joka määrätään vastuksien rl ja r2 jakosuhteella 1:(k+1).

Jos jännite ottoportilla LP poikkeaisi kynnysjännitteen Vfc tarkkojen toleranssirajojen yli, aliohjelman A toteuttaminen aiheuttaa antoportin jännitteen V^p otta-15 maan sen loogisen tilan, korkean tai matalan, toisin sanoen, ottamaan sen jännitetason tai V2, joka vastustaa poikkeamista. Tämä pyrkimys vastustaa poikkeamista aikaansaa pulssien VQp vaaditun toimintajakson moduloinnin, joka on tarpeen ylläpitämään jännitteen VQp keskiarvoa kynnys-20 jännitteen tason kerrannaisena.

Vaikkakin jännitteen VQp määritellään todellisella kynnysjännitteen tasolla Vfc ja suodattimen 32 jakosuhteella, toistotiheys eli pulssileveysmoduloidun jännitteen V^p yhden jakson aika määritellään suodattimen 32 RC-aikavakiolla, 25 sillä, kuinka usein aliohjelma A toteutetaan ja järjestelmän toleransseilla määriteltyinä kertoimilla, kuten esimerkiksi suodatinkomponenttien arvojen tarkuudella ja muilla kertoimilla kuten esimerkiksi sähkökohinalla.

Kuten aikaisemmin mainittiin KUVASSA 3, vuokaaviolla 30 esitetty aliohjelmaa A ei tarvitse toteuttaa ehdottomasti jaksottaisella nopeudella. Ohjelman täytyy toteuttaa toimintansa kyllin usein, jotta alipäästäsuodatin 32 tasoittaa jännitteen VIp halutun toleranssin sisään generoidulle arvolle Vfc.

35 Portin OP jännitteen kanssa, joka on loogisen kynnys- jännitteen tason kerrannainen, digitaalipiiriä 30 voidaan 8 78584 käyttää analogiajännitteen vertailijana DC-vertailujän-nitteen V ^ kanssa. Vertailu-ottoportti SI, jolla looginen vertailu tehdään, täytyy ensiksi esijännittää kytkentä-logiikan kynnysjännitteen tasolle 5 Tämän esijännittämisen suorittamiseksi resistiivinen summauspiiri, joka käsittää vastukset r3, r4 ja r5, kytketään antoportin OP ja tunto-ottoportin SI väliin. Suoda-tinkondensaattoriC^ kytketään porttiin SI aikaansaamaan suodatetun DC-jännitteen. Vastuksien r3-r5 oikealla suh-10 tauttamisella toisiinsa nähden ja vastuksiin rl ja r2 nähden jännite jaetaan samalla jännitteenjakajan suh teella l:(k+l), jonka jännitteenjakajan vastukset rl ja r2 aikaansaavat. Tällä tavalla pulssileveysmoduloidun jännitteen Vn_ keskiarvoinen jännite V jaetaan myös por-

Ur 3VCT

15 tiliä OP olevasta arvosta (k+1) portilla SI olevaan arvoon Vt. Vertailuottoportin SI esijännittäminen kytkentä-logiikan kynnysjännitteen tasolla on täten loppuun-suoritettu.

Liittimellä 33 kehittynyt tunto-ottojännite v _ ja sense 20 liittimellä 34 kehittyneen suureen Vref DC-vertailun ver-tailujännite viedään vertailu-ottoporttiin SI summauspiirin r3-r5 vastaavien vastuksien r4 ja r5 kautta. Jännitteet vsense ”1ref 3aetaan suhteessa 1: (k+1). Siten yhdistetty jännite tunto-ottoportilla SI on

Il SI - '"sense - vref,/(k+1) + vt

Kun analoginen tuntojännite v on vertailujän-

3 sense J

nitteen vreft yläpuolella, kyseleminen mikroprosessorilla 30 30 vertailu-ottoportin SI loogista kytkentätilaa liitäntä- piirin IF avulla aikaansaa määrityksen, että ottoportti on loogisessa korkeassa tilassa ja kun analoginen tuntojännite vsense on verta^-u3ännitteen vref alapuolella, kyseleminen aikaansaa määrityksen, että ottoportti SI on toisessa eli 35 loogisesti alemmassa kytkene (tilassa.

9 78584

Huomataan, että käyttämällä KUVAN 2 keksinnön sovellutusta, digitaalipiiri, mikroprosessori 30, suorittaa analogisen jännitteen vertailun DC-vertailujännitteen kanssa aikaansaamaan loogisen määrityksen käyttämättä 5 analogisia koroparaattoreita tai operaatiovahvistimia ja tarvitsematta aikaisemmin tuntea todellista kvtkentälo-giikan kynnysjännitteen tasoa Vfc.

Kun kerran looginen määritys on saatu ottoportilla SI

tapahtuvalla vertailulla, mikroprosessori 30 käsittelee 10 sitten tätä informaatiota KUVISSA 3 ja 3A vuokaaviolla esityillä tavoilla yleistilannetta varten. Missä tahansa

sopivassa kohdassa pääohjelmaa, joko ennen aliohjelman A

toteuttamista tai kuten KUVASSA 3 osoitetaan, aliohjelman A toteuttamisen jälkeen, pääohjelma toteuttaa aliohjelman 15 B, joka käsittelee informaatiota v :n vertailusta sense DC-vertailujännitteen Vre^ kanssa.

Ohjelman B algoritmi on seuraava. Aloittaessa aliohjelma B mikroprosessoria käsketään syöttämään vertailu-ottoportin SI looginen tila. Ottoportin SI tila sitten 20 kysellään eli testataan. Jos ottoportin tila on korkeassa eli loogisessa 1-tilassa, silloin käskykanta X toteutetaan suorittamaan toiminta. Jos ottoportti SI on alemmassa eli loogisess O-tilassa, silloin käskykanta Y toteutetaan suorittamaan erilainen toiminta. Aliohjelma B toteute-25 taan sitten ja pääohjelman jäljelläoleva osa toteutetaan.

KUVA 4 esittää ei-mikroprosessoriin perustuvaa sigi-taaliohjainta 530, jossa keksintö toteutetaan. Yksilöt KUVISSA 2 ja 4 on identifioitu samalla tavalla, toimivat samalla tavalla tai esittävät samanlaisia suureita tai 30 elementtejä. KUVAN 4 ottoportin IP esijännittämiseksi kytkentälogiikan kynnysjännitteen tasolle Vfc, ottoportin loogista kytkentätilaa testataan toistuvasti veräjän 513 ja data-vipan C,D, otto-osan avulla. Veräjän 513 ottonapa on kytketty porttiin IP ja antonapa on kytketty 35 vipan 512 D ottoliittimeen. Jos jännite ottoportilla IP on ίο 78 5 8 4 suurempi kuin loogisen kynnysjännitteen taso Vfc, looginen "1" ohjataan vipan 512 D ottoliittimeen. Jos jännite portilla IP on pienempi kuin loogisen kynnysjännitteen taso Vfc/ looginen "0" ohjataan ottoliittimeen D.

5 Vipan 512 Q antoliitin on kytketty ohjaimen 530 antoporttiin OP. Ottoportin IP loogisen tilan toistuvasti testaamiseksi kello 511 aikaansaa kellopulssin vipan 512 C ottoliittimeen. Jokaisella kellopulssilla Q ulostulo riippuu ottoportin IP, ja sen tähden jännitteestä, loogisesta 10 kytkentätilasta.

Jos ottoportti IP on loogisessa "1"-tilassa, toisin sanoen jännite portilla IP on loogisen kynnysjännitteen tason Vfc yläpuolella, Q ulostulo on alemmassa eli loogisessa "0"-tilassa. Jos ottoportti IP on loogisessa "0"-ti-15 lassa, Q ulostulo on loogisessa "l"-tilassa. Jännite VQp takaisinkytketään ottoporttiin IP suodattimen 32 avulla. Tällä tavalla pulssileveysmoduloitu jännite VQp, aaltomuoto 531, kehitetään antoportilla OP, jolla on keskiarvo, joka on loogisen kynnysjännitteen tason kerran-20 nainen k+1.

Loogisen vertailun suorittamiseksi jännitteen V

ScllSc ja suuruudeltaan Vre^ olevan vertailujännitteen kesken, tunto-ottoportti SI esijännitetään kynnysjännitteen tasolla Vt kytkemällä antoportti OP ottoporttiin SI vaimennus-25 piirin r3-r5 vastuksen r3 avulla. Vaimennuspiirin vastus-arvojen sopivalla valinnalla jännite ν^ρ jaetaan DC-jän-nitteen saamiseksi tunto-ottoportilla SI, joka on suuruudeltaan Vt, kondensaattorilla suodattamisen jälkeen.

Tällä tavalla tunto-jännite v verrataan suuruudeltaan sense 30 vref olevaan vertailujännitteeseen aikaansaamaan looginen 1 veräjän 514 antonavalla, kun jännite v on suuruu- deltaan Vre£t olevan vertailujännitteen yläpuolella ja looginen "O", kun jännite v sense on vertailujännitteen suuruuden Vre^ alapuolella. Tämän loogisen vertailun tu-35 losta ohjaimen 530 lohko, piirrettynä yleisesti KUVASSA 4 li 7 8 5 8 4 loogisena lohkona 515, käyttää sitten suorittamaan loogista funktiota tai toimintaa, joka ottaa huomioon ot-toportilla SI tapahtuvan vertailun tulokset.

KUVA 5 esittää keksinnön suoritusmuotoa televisio-5 vastaanottimen automaattisen hienovirityksen käyttökelpoisen toiminnan suorittamisen yhteydessä. KUVASSA 5 television suurtaajuussignaali valitulle kanavalle, jossa kuva- ja ääni-informaatio ovat moduloidut kantoaaltosig-naalille, on valittu suurtaajuusasteella 35. Suurtaajuus-10 asteen 35 ulostulo viedään tajuusmuuntimeen eli sekoi- tinasteeseen 36, joka sekoittaa suurtaajuussignaalit, jotka suurtaajuusaste 35 on valinnut, paikallisoskillaattorin 41 tuottaman paikallisoskillaattorisignaalin kanssa suurtaajuisen signaalin sisältämän informaation muuttamiseksi 15 moduloiduksi välitaajuussignaaliksi. Välitaajuusvahvistin 37 vahvistaa välitaajuussignaalin. VT-vahvistimen 37 ulostulo on kytketty eri signaalijohtoihin 51-54 televisio-vastaanottimen muiden asteiden käsiteltäväksi, kuten esimerkiksi ääni, kuva, tahdistus ja AVS-asteet.

20 VT-vahvistimen 37 ulostulo on kytketty myös signaali- johtoon 55 konventionaaliseen automaattisen hienosäädön diskriminaattoripiiriin AFT 38, kehittämään johtimella 40 automaattisen hienovirityksen diskriminaattorijännitteen, VAFT' j°ta esitetään käyrällä 39 KUVASSA 5. Jännitettä 25 vaft käytetään tavalla joka kuvataan seuraavaksi, automaattisesti hienovirittämään kuvakantoaaltoon välitaajuus, signaali, jolla on nimellisesti taajuus f^.

Suurtaajuusastetta 35 ja paikallisoskillaattoria 41 • ohjataan taajuussynteesin vaihelukitulla silmukalla 50.

30 Taajuussynteesin vaihelukittu silmukka 50 ohjataan toiminnassa sellaisiin asioihin kuten kanavan valinta ja automaattinen hienoviritys mikroprosessorin 130 avulla.

Taajuussynteesin vaihelukitun silmukan 50 toiminta ja mikroprosessorin 130 ohjelmointi, ohjaus ja päätöksenteko-35 toiminnat o/at hyvin tunnettuja luonteeltaan kuten on ku- 12 78584 vattu artikkelissa "A Microcomputer Controlled Frequency Synthesizer for TV", jonka ovat julkaisseet T. Rzeszewski et ai., IEEE Transactions on Consumer Electronics. Voi.

CE-24, No. 2, May 1978, sivut 145-153 ja kuten on kuvattu A. Tanakan U.S. patentissa 4 302 778, jonka otsikko on 5 AFT-WIDE AUTOMATIC FREQUENCY CONTROL SYSTEM AND METHOD, mikä sisällytetään tähän viitteellä.

Vaihelukittu silmukka 50 käsittää kideoskillaattorin 57 pysyvän vertailujaksolukusignaalin generoimiseksi. Kideoskillaattorin 57 ulostulo jaetaan matalammaksi vertailu-10 jaksoluvuksi vertailujakajalla 58 ja sitten viedään yhtenä syöttönä vaihekomparaattoriin 59.

Paikallisoskillaattorin signaali, joko VHF-signaali signaalijohdannolla V tai UHF-signaali signaalijohdannolla * U, riippuen alueesta, joka on valittu, viedään esijakajaan 15 42 määrättyä jaksolukujakoa varten ja sitten ohjelmoitavissa olevaan paikallisoskillaattorin jakajaan 56 jäljelle jäävän jaksolukujaon aikaansaamiseksi, joka tarvitaan vaihekompa-raattorilla 59 vertaamaan jaetun paikallisoskillaattorin signaalia jaettuun vertailusignaaliin.

20 Kun jaettu signaali paikallisoskillaattorista 41 on jaksoluvultaan yhtä suuri kuin jaettu signaali kideoskil-laattorista 57, vaihekomparaattorin 59 ulostulo on nolla, mitätöiden jonkin pysyvän vaihevirheen vaikutukset. Kun kaksi jaettua signaalia ei ole jaksoluvultaan yhtä suuria, 25 vaihteleva pulssi, virhesignaalin ulostulo kehitetään vaihekomparaattorilla 59, joka sitten alipäästösuodatetaan suodattimena 44 ja viedään DC-viritysjännitteenä paikal- · lisoskillaattoriin 41 muuttamaan paikallisoskillaattorin jaksolukua sillä tavalla, että se yhdenmukaistaa kahta ja-30 ettua signaalia.

Taajuussynteesikomparaattori 43 ohjataan toiminnassa digitaalisignaaleilla, jotka kehitetään signaalijohdolla 61 ja saadaan mikroprosessorista 130, Mikroprosessori 130 saa datajohtoa 64 pitkin tunto- syöttösignaalit, kuten 35 esimerkiksi vaakatahdistus, AVS, ja signaalit kuvan ja äänen 13 785 8 4 kantoaallon ilmaisimilta. Kaikki nämä tunto-syötöt on piirretty siten, että ne saadaan lohkosta 47. Syöttö-signaalit informoivat mikroprosessoria kantoaaltosignaalin läsnäolosta. Vasteena mikroprosessori 130 ohjaa taajuus-5 synteesin viritysjärjestelmää virittäytymään tarkasti kantoaaltoon.

Kanavan numerovalinnan informaatio saadaan mikroprosessoriin kanavanvalitsimesta 48 datajohtoa 62 pitkin. Mikroprosessori 130 huolehtii sitten kanavan numeron 10 informaatiosta datajohtoa 63 pitkin televisiovastaanottimen näyttöyksikköön 46. Valitulle kanavalle virittäytymiseksi, mikroprosessori 130 ohjaa jaksoluku-yhdistävää komparaattoria 43 pakoittamaan paikallisoskillaattorin 41 jakso-lukua valitun kanavan vastaavaan. Tähän lopputulokseen 15 päästään muuttamalla paikallisoskillaattorin jakajan 56 lukemaa tai vertailujakajan 58 lukemaa tai molempien jakajien lukemaa.

Sellaisten tekijöiden johdosta, kuten suurtaajuisen kantoaallon taajuuden siirtymä, joka voi tapahtua, kun suur-20 taajuisen signaalin lähteenä on kaapeli-tv-järjestelmä, toteutetaan automaattinen hienovirityksen toiminta. Tällainen automaattinen hienoviritys suoritetaan mikroprosessorilla 130 vasteena AFT-diskriminaattori-informaatiolle, jonka AFT-komparaattori-sovellutus 60 syöttää, toteuttaen 25 tämän keksinnön, muuttaa tarkoituksenmukaista jakajalukemaa pienellä lisäyksellä siten, että mahdollistetaan signaalin kehittyminen sellaiseksi, jolla välitaajuus on kokonaan sellainen, joka nimellisvälitaajuudella fQ on.

Automaattisen hienovirityksen säätötoiminnan suoritta-30 miseksi mikroprosessori 130 täytyy määritellä AFT-diskrimi-naattorijännitteestä ν^,ρ sisältyvästä informaatiosta, onko tai ei paikallisoskillaattori 41 viritetty valitun sisääntulevan suurtaajuisen signaalin kapealle taajuusalueelle. Tällainen kapea viritys osoitetaan AFT-jännitteellä 35 vApT* joka on viritetty kapealla taajuusalueella 6f nimel- 14 78584 lis-VT-jaksoluvusta f^. Mikroprosessorin 130 täytyy myös määritellä mihin suuntaan paikallisoskillaattoria 41 viritetään, siinä tarkoituksessa, että paikallisoskil-laattori viritetään valitun kanavan tarkkaan suurtaajuisen 5 signaalin kantoaallon taajuuteen.

Näiden määrittelyjen suorittamiseksi mikroprosessori 130 suorittaa jokaisella näistä kolmesta tunto-ottopor-tista, AFT - AFT3, analogisen diskriminaattorijännitteen VAFT vertailun jonkin sopivan kolmesta vertailujännitteestä 10 kanssa, joilla on suuruudet Vft, V^, νβ. Jännite νβ edustaa diskriminointijännitettä taajuusalueen f alemmassa osassa, jännite edustaa diskriminaattorijännitettä taajuus alueen ylemmässä osassa ja jännite edutsaa diskriminaattori jännitettä nimellis-VT-taajuutta, f^, jotka kaikki on 15 osoitettu käyrällä 39.

Vertailun suorittamiseksi analogisen jännitteen v^^ DC-vertailujännitteen kanssa, jokainen ottoporteista AFT1 - AFT3 esijännitetään mikroprosessorin 130 kytlentä-logiikan kynnysjännitteen tasolla V^. Loogisen kynnysjän-20 nitteen generoimiseksi mikroprosessorin 130 antoportti OP on kytketty ottoporttiin IP jännitteen jakavien vastuksien rl ja r2 vastuksen rl kautta. Suodatinkondensaattori Ca on kytketty ottoporttiin IP. Loogisen kynnysjännitteen tason generoimiseksi liittimellä IP ja sen kerrannaisen 25 generoimiseksi antoportilla OP, mikroprosessori 130 on ohjelmoitu aliohjelmalla kuten esimerkiksi aliohjelmalla A, joka on KUVASSA 3 vuokaaviolla. Aliohjelma A voidaan sisällyttää mihin kohtaan tahansa pääohjelmassa, joka ohjaa mikroprosessoria 130, huolehtimalla siitä, että pääohjelma 30 palaa tähän kohtaan toistuvasti. Jos pääohjelma, jota käytetään huolehtimaan AFT:sta, on samanlainen Rzeszewski'n et ai, artikkelissa vuokaaviolla esitetyn vastaavan kanssa, silloin sopiva kohta lisätä aliohjelma A on välittömästi kolmen silmukan L1-L3 yhtymäkohdan jälkeen esitettynä artik-35 kelin KUVASSA 8.

Il 15 785 84

Vertailu-ottoporttien AFT-AFT3 esijännittämiseksi kytkentälogiikan kynnysjännitteen tasolla v , antoportti OP on kytketty jokaiseen kolmesta vertailu-portista vastukset Rtl-Rt3, Rdl-Rd3 ja Rrl-Rr3 käsittävän resistiivisen 5 summaavan piirin jonkin vastaavan vastuksen Rtl-Rt3 kautta.

AFT-diskriminaattorijännite v^,^ on kytketty kolmeen vertailu-porttiin vastaavan vastuksen Rdl-Rd3 kautta. Tarkoituksenmukainen jännite DC-vertailujännitteistä, joilla on suuruudet VA, V^, νβ, viedään vastaavaan vertailu-porttiin 10 kytkemällä tämä portti vastaavan vastuksen Rrl-Rr3 kautta B+ jänniteliittimen ja B- jänniteliittimen väliin kytkettyjen jännitteen jakavien vastuksien RV1-RV4 sopivan kahden vastuksen yhtymäkohtaan. Suodatinkondensaattorit Cj^-C^ on kytketty vastaaviin portteihin AFT1-AFT3 huolehtimaan 15 suodatetuista DC-jännitteistä porteilla.

Summaavan piirin vastuksien arvojen sopivalla valitsemisella suhteessa vastuksen rl ja r2 arvoihin, vastaavasti porteilla AFT1-AFT3 kehittyneet jännitteen V1-V3 toteutta-20 vat seuraavat yhtälöt: V1 ‘ Vt + ,VAFT - V/(k + 11 V2 = vt + (vApT - Va)/(k + 1) V3 = vt + (vAFT - VB)/(k + 1) 2^ Esimerkiksi, josa k on valittu olemaan 2, silloin rl on yhtä kuin 2xra. Jännitteen keskiarvo antoportilla OP on 3V^. Jos AFT-asteen 38 ja jännitevertailujakajan vastuksien RV1, RV2, RV3 ja RV4 antoimpedanssit ovat häviävän pieniä, silloin kaikki vastukset Rtl-Rt3 ja Rrl-Rr3 valitaan siten, 30 että niilä on sama arvo. Esimerkiksi tällaisessa tilanteessa jännite VI = Vfc + (vAFT~ VÄ)/3.

Mikroprosessorin 130 käyttämän AFT_informaation saamiseksi ohjaamaan hienoviritystä, joka suoritetaan jaksoluku-yhdistävällä komparaattorilla 43, mikroprosessori 130 kyse-35 lee AFT-tunto-ottoporttien AFT1-AFT3 loogisia kvtkentätiloja. Taajuusikkunainformaation saamiseksi mikroprosessori 130 16 78584 testaa ottoporttien AFT1 ja AFT3 loogisia kytkentätiloja. Jos ottoportti AFT3 on loogisessa "l"-tilassa, koska AFT-jännite vAFT on suurempi kuin vertailu-jännitteen suuruus Vg, silloin paikallisoskillaattori 41 on viri-5 tetty liian alas siten, että VT-signaalin taajuus on ikkunan Δ f alapuolella nimellis-VT-taajuudesta f^. Jos otto-portti AFTl on loogisessa "Ο''-tilassa, silloin paikallisoskillaattori 41 on viritetty liian korkealle.

Kun kerran paikallisoskillaattori 41 on viritetty 10 siten, että VT-signaalin taajuus on ikkunassa Δ f, otto- portin AFT2 kyseleminen määrittelee, onko tai ei paikallisoskillaattori 41 viritetty hieman yläpuolelle nimellistaa-juutta tai hieman alapuolelle. Looginen "1" ottoportilla AFT2 osoittaa viritystä nimellistaajuuden alapuolella ja 15 looginen "0" ottoportilla AFT2 osoittaa viritystä nimellis-taajuuden fQ yläpuolella, Mikrosprosessori 130 käskee sitten taajuus-yhdistävää komparaattoria 43 muuttamaan pai-kallisoskillaattorin 41 taajuutta aikaansaamaan todella keskitetyn virityksen.

Claims (9)

17 78584

1. Järjestely digitaalisessa ohjaimessa (30; 530; 130), jolla on looginen kytkentäkynnysarvojännitetaso (Vfc), 5 jonka tason arvo on epävarma ja joka määrittää ensimmäisen ja toisen loogisen kytkentätilan sen sisääntuloportille (IP) riippuen siitä onko jännite sisääntuloportilla kynnysarvo jännitetason yläpuolella vai alapuolella, ja joka digitaalinen ohjain edelleen sisältää ulostuloportin (OP),jota 10 voidaan kytkeä ensimmäisen ja toisen ulostulojännitetason välillä ohjausjännitteen (Vgj) kehittämiseksi, joka järjestely automaattisesti vertaa ohjausjännitettä kynnysarvo jännitetasoon huolimatta mainitusta epävarmuudesta, tunnettu digitaalisen ohjaimen ensimmäisestä si-15 sääntuloportista (IP), jolla on ensimmäinen ja toinen looginen kytkentätila riippuen biasointijännitteestä (VIp), joka on kehitetty ensimmäiselle sisääntuloportille kynnysarvo jännitetason suhteen, ensimmäisestä välineestä (rl, r2, C ), joka on kytketty ensimmäiseen sisääntuloporttiin cl 20 ja joka reagoi ulostuloportilla olevaan jännitteeseen (V ) biasointijännitteen kehittämiseksi, joka vaihtelee sen mukaisesti, toisesta välineestä (r3-r5, C^), joka reagoi ulostuloportille kehitettyyn jännitteeseen ohjausjännitteen (VSI) kehittämiseksi ja digitaalisessa ohjaimessa 25 olevasta loogisesta piiristä (511-513), jolla on sisääntulo kytkettynä ensimmäiseen sisääntuloporttiin ja ulostulo kytkettynä ulostuloporttiin, joka looginen piiri jaksottaisesti kytkee ulostuloportin ulostulojännitetason loogisen piirin ensimmäisellä sisääntuloportilla tunteman 30 loogisen kytkentätilan mukaisesti tavalla, joka täydentää negatiivisen takaisinkytkentäsilmukan ulostuloportin ja ensimmäisen sisääntuloportin välillä niin, että verrataan ohjausjännitettä kynnysarvojännitetasoon huolimatta sen arvon epävarmuudesta.

2. Patenttivaatimuksen 1 mukainen järjestely, tunnettu siitä, että keskiarvoa vastaavan jännit- 18 78584 teen kehittävä väline (32) käsittää jännitteenjakajan (rl, r2), jossa on ensimmäinen liitin kytkettynä ulostuloport-tiin (OP) ja toinen liitin kytkettynä sisääntuloporttiin ja suodatinkondensaattori (C ) kytkettynä sisääntuloport- d 5 tiin (IP).

3. Patenttivaatimuksen 1 mukainen järjestely, tunnettu jännitteenjakajasta (rl, r2) kytkettynä sisääntuloporttiin (IP) ja ulostuloporttiin (OP), pulssi-leveysmoduloidun jännitteen toimintajakson ollessa jännitit) teenjakajan (rl, r2) jakosuhteen (1; /R+l7) määrittämän.

4. Patenttivaatimuksen 1 mukainen järjestely analogisen suureen digitaalikomparaattorissa, tunnettu loogisen piirin toisesta sisääntuloportista (SI; AFT1, AFT2, AFT3), ulostuloportin (OP) ollessa kytkettynä toiseen 15 sisääntuloporttiin (SI) toisen sisääntuloportin (SI) esi-jännittämiseksi jännitteellä, joka vastaa loogisen kynnys-jännitteen tasoa (Vt), välineistä (r3, r5, C^) analogisen tuntojännitteen kehittämiseksi, joka on kytketty toiseen sisääntuloporttiin (SI) siten, että kun analoginen tunto-20 jännite on annetun jännitetason yläpuolella, jännite toisella sisääntuloportilla (SI) ylittää esijännitteen toisella sisääntuloportilla (SI) määrityksen aikaansaamiseksi, että toinen sisääntuloportti (SI) on ensimmäisessä loogisessa kytkentätilassa.

5. Patenttivaatimuksen 4 mukainen järjestely, tunnettu resistiivisestä jännitteenjakajasta (rl, r2) kytkettynä ensimmäiseen sisääntuloporttiin (IP) ja ulostuloporttiin (OP), ja jonka jakosuhde on l:(k+l), missä k on sellainen, että jännitteen keskiarvo ulostulopor-30 tiliä (OP) saa arvon (k+l)V^, missä V^. on loogisen kynnys-jännitteen taso.

6. Patenttivaatimuksen 4 mukainen järjestely, tunnettu välineestä vertailujännitteen kehittämiseksi, jolloin ulostuloportti (OP), analogisen tuntojän-35 nitteen kehittävä väline (r3, r5; C^) ja vertailujännitteen kehittävä väline ovat kytketyt toiseen sisääntuloporttiin i9 7 8 5 8 4 (SI) vastaavilla vastuksilla (r3, r4), joiden keskinäiset arvot ovat sellaiset, että toisella sisääntuloportilla kehittynyt jännite on yhtä suuri kuin: 5 vt + (vsense - vref»/(lt+1) missä V on analoginen tuntojännite ja V - on vertai- 061X06 l 6 X lujännite.

7. Patenttivaatimuksen 1 mukainen järjestely, 10 tunnettu siitä, että digitaaliohjain käsittää mikroprosessorin (30; 530; 130), mikroprosessorin ollessa ohjelmoitu toistuvasti testaamaan sisääntuloportin (IP) loogista kytkentätilaa ja perustuen tällaiseen testaamiseen kytkemään ulostuloportin (OP) tilan tilaan, joka on vas-15 takkainen sisääntuloportin tilalle.

8. Patenttivaatimuksen 7 mukainen järjestely, tunnettu välineestä (38) analogisen tuntojännit-teen kehittämiseksi, välineestä vertailujännitteen (RVl, VR2, RVA3) kehittämiseksi ja toisesta sisääntuloportista 20 (AFTl; AFT2; AFT3) kytkettynä ulostuloporttiin (OP) ja esijännitettynä loogisella kynnysjännitetasolla (V^), ulos-tuloportille (OP) kehitetyn jännitteen avulla, toisen sisääntuloportin ollessa kytkettynä analogisen tuntojännit-teen kehittävään välineeseen ja vertailujännitteen 25 kehittävään välineeseen siten, että kun analoginen tunto-jännite on vertailujännitteen yläpuolella, toisen sisääntuloportin (AFTl, AFT2, AFT3) loogisen kytkentätilan kyseleminen mikroprosessorilla (130) aikaansaa määrityksen, että toinen sisääntuloportti on ensimmäisessä loogisessa 30 kytkentätilassa, ja kun se on vertailutason alapuolella, aikaansaa määrityksen, että toinen sisääntuloportti on toisessa loogisessa kytkentätilassa.

9. Patenttivaatimuksen 1 mukainen järjestely, tunnettu välineestä, joka sisältää suodattimen kyt- 35 kettynä ulostuloporttiin (OP) ja sisääntuloporttiin (IP), jännitteen kehittämiseksi sisääntuloportille (IP), joka 2o 7 8 5 8 4 vastaa ulostuloportille (OP) kehittyneen jännitteen keskiarvoa, välineestä (30; 530; 130) sisääntuloportin (IP) loogisen kytkentätilan testaamiseksi toistuvasti, ja välineestä (30; 530; 130), joka reagoi testaamiseen ulostulo-5 portin (OP) tilan kytkemiseksi tilaan, joka on vastakkainen sisääntuloportin (IP) tilalle, jotta siten aikaansaadaan ulostuloportille (OP) jännite, jonka keskiarvo edustaa loogisen kynnysjännitteen tason kerrannaista suodattimen sallimiseksi kehittää sisääntuloportille (IP) jänni-10 te, jolla on oleellisesti loogisen kynnysjännitteen taso. Il 2i 78584