DE3338074C2 - - Google Patents
Info
- Publication number
- DE3338074C2 DE3338074C2 DE3338074A DE3338074A DE3338074C2 DE 3338074 C2 DE3338074 C2 DE 3338074C2 DE 3338074 A DE3338074 A DE 3338074A DE 3338074 A DE3338074 A DE 3338074A DE 3338074 C2 DE3338074 C2 DE 3338074C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- data holding
- circuit
- shift register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005236 sound signal Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 101150087426 Gnal gene Proteins 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
- G11B27/3036—Time code signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/34—Indicating arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/21—Intermediate information storage
- H04N1/2166—Intermediate information storage for mass storage, e.g. in document filing systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
Die Erfindung bezieht sich auf eine Adreßdatendiskri
minatorschaltung in einem Signalwiedergabegerät ge
mäß dem Oberbegriff des Anspruchs 1. Eine derartige
Adreßdatendiskriminatorschaltung ist aus der DE-OS
31 29 830 bekannt. Bevor die darin beschriebene Adreß
datendiskriminatorschaltung erläutert wird, sei zum
besseren Verständnis dieses Standes der Technik und
der darauf aufbauenden Erfindung folgendes bemerkt.
Anordnungen zum Aufzeichnen von Informationssi
gnalen auf einem drehbaren Aufzeichnungsträger, der
im folgenden einfach auch Platte genannt wird, sowie
zum Wiedergeben der auf dem Aufzeichnungsgträger
aufgezeichneten Informationssignale sind im allgemei
nen Gebrauch. Bei diesen Anordnungen wird ein analo
ges Informationssignal, das beispielsweise ein Videosi
gnal und ein Audiosignal enthält, einer digitalen Impuls
modulation unterzogen, beispielsweise einer Pulscode
modulation (PCM). Das erhaltene digitale Informations
signal wird dann auf dem Aufzeichnungsträger bzw. der
Platte in Form von Veränderungen in geometrischen
Konfigurationen aufgezeichnet, bei denen es sich um
Reihen aus intermittierenden Mulden oder sogenannten
Pits handelt. Das aufgezeichnete Signal wird von der
Platte dadurch abgenommen, daß Veränderungen in der
Intensität des von der Platte reflektierten Lichts oder
Veränderungen in der zwischen der Platte und einem
Abtastelement auftretenden elektrostatischen Kapazi
tät erfaßt werden.
Unter den Platten der beschriebenen Art gibt es eine
Platte, auf der eine Vielzahl von Kanälen von Audiosi
gnalen und ein Videosignal aufgezeichnet sind, das als
Hilfs- oder Zusatzinformation verwendet wird und für
den Zuhörer die Wiedergabe des Audiosignals angeneh
mer macht. Das Audiosignal und das Videosignal sind
auf der Platte in Einheiten eines Rahmens oder eines
Blocks zusammen mit Synchronisiersignalen, Fehler
korrektursignalen und einem Adreßsignal aufgezeich
net. Bei der Wiedergabe wird ein auf Programme bezo
genes Adreßsignal gebildet, und zwar auf der Grundla
ge von Adreßbits, die von jedem einer vorbestimmten
Anzahl von Rahmen oder Blöcken gewonnen werden.
Aufgrund einer Anforderung oder eines Aufrufs wird
ein Adreßdatum in diesem Adreßsignal erzeugt.
Üblicherweise ist nur eine einzige Halteschaltung in
der Adreßdatendiskriminatorschaltung des Signalwie
dergabegeräts vorgesehen. Diese einzige Halteschal
tung ist so ausgelegt, daß sie aufgrund eines Taktimpul
ses ein Adreßdatum immer dann bereitstellt, wenn eine
Anforderung oder ein Aufruf für ein bereitzustellendes
Adreßdatum ergangen ist. Wenn eine Anforderung zur
Bereitstellung eines gewünschten Adreßdatums unter
einer Vielzahl von Arten von Adreßdaten ergeht, ist es
im Hinblick auf die einzige Halteschaltung nicht mög
lich, das gewünschte Adreßdatum sofort bereitzustellen.
Im allgemeinen müssen erst andere Adreßdaten aufein
anderfolgend bereitgestellt werden, bis das gewünschte
Adreßdatum auftritt. Ist in dem wiedergegebenen ge
wünschten Adreßdatum, das bereitgestellt werden soll,
ein Fehler vorhanden, müssen zunächst eine Reihe auf
einanderfolgender Adreßdaten wiedergegeben werden,
und manchmal kann das gewünschte Adreßdatum über
haupt nicht dargeboten werden. Ein weiterer Nachteil
besteht darin, daß es nicht möglich ist, ein Adreßdatum,
das sich von einem in einem Anzeigegerät dargestellten
Adreßdatum unterscheidet, gleichzeitig mit dem darge
stellten Adreßdatum anzubieten.
Die aus der DE-OS 31 29 830 bekannte Adreßdaten
diskriminatorschaltung weist grundsätzlich die oben ge
schilderten Nachteile auf. Dort wird mit zwei verschie
denen Arten von Adreßdaten gearbeitet, und zwar ei
nem Zeitadressensignal und einem Kapiteladressensi
gnal, die beim Abtasten der Platte aufeinanderfolgend
zusammen mit dem ihnen jeweils zugeordneten Syn
chronisiersignal der Schieberegistereinrichtung zuge
führt werden. Das Synchronisiersignal des jeweils in der
Schieberegistereinrichtung befindlichen Adressensi
gnals wird einer einen einzigen Detektor enthaltenden
Synchronisiersignaldetektorschaltung zugeführt. In Ab
hängigkeit davon, welches der beiden zeitlich aufeinan
derfolgend auftretenden Adressensignale zur weiteren
Auswertung aus der Schieberegistereinrichtung ausge
lesen werden soll, veranlaßt der Detektor aufgrund des
festgestellten Synchronisiersignals die zum Auslesen er
forderlichen Maßnahmen. Das zur weiteren Auswer
tung gewünschte Adressensignal steht aber immer nur
dann zur Verfügung, wenn es gerade in die Schieberegi
stereinrichtung eingelesen worden ist. Bei der Verwen
dung von mehreren verschiedenen Adressensignalen
kann es zu unerwünschten Verzögerungen kommen.
Aufgabe der Erfindung ist es, eine Adreßdatendiskri
minatorschaltung der gattungsgemäßen Art so weiter
zubilden, daß ein gewünschtes Adreßdatum oder ge
wünschte Adreßdaten möglichst unmittelbar und sofort
nach einem entsprechenden Aufruf bereitgestellt wer
den können.
Diese Aufgabe wird durch die Merkmale im Kennzei
chen des Anspruchs 1 gelöst. Die beanspruchte Lösung
beruht im Prinzip darauf, daß die Anzahl vorgesehener
Datenhalteschaltungen gleich der Anzahl der Arten von
Adreßdaten ist. Auf diese Weise ist es möglich, ein auf
grund eines Aufrufs gewünschtes Adreßdatum unmittel
bar bereitzustellen. Ein zusätzlicher Vorteil der erfin
dungsgemäßen Adreßdatendiskriminatorschaltung be
steht darin, daß ein vorangehendes Datum selbst dann
zur Verfügung steht, wenn in dem wiedergegebenen
Adreßdatum ein Fehler auftritt. Dies ist darauf zurück
zuführen, daß die Adreßdaten aufeinanderfolgend in je
der der Datenhalteschaltungen gespeichert sind, so daß
das gewünschte Adreßdatum stets richtig zur Verfü
gung gestellt bzw. angeboten werden kann. Die Erfin
dung eröffnet auch die Möglichkeit, während der Ge
winnung und Darstellung eines Adreßdatums aus einer
der Datenhalteschaltungen ein anderes Adreßdatum
von einer anderen der Datenhalteschaltungen zu erhal
ten. Das bedeutet, daß während der Darstellung eines
Adreßdatums ein Suchvorgang ausgeführt werden
kann, um einen Signalabnehmer oder ein Abtastelement
auf der Platte zu einer Stelle zu bewegen, die von dem
anderen Adreßdatum angegeben wird.
Die Erfindung wird im folgenden an Hand von Zeich
nungen beispielshalber erläutert. Es zeigt
Fig. 1 ein systematisches Blockschaltbild eines ersten
Ausführungsbeispiels einer nach der Erfindung ausge
bildeten Adreßdatendiskriminatorschaltung zusammen
mit einer Wiedergabeanordnung zur Wiedergabe von
Signalen von einer Platte,
Fig. 2 ein Signalformat eines Rahmens (eines Blocks)
eines auf der Platte aufgezeichneten digitalen Signals,
Fig. 3 ein Signalformat eines Datensignals einschließ
lich einer Vielzahl von Codes, die von der nach der
Erfindung ausgebildeten Adreßdatendiskriminator
schaltung wiedergegeben werden sollen,
Fig. 4 ein Flußdiagramm zur Erläuterung der Arbeits
weise eines in Fig. 1 dargestellten Mikrorechners,
Fig. 5 ein systematisches Blockschaltbild eines zwei
ten Ausführungsbeispiels einer nach der Erfindung aus
gebildeten Adreßdatendiskriminatorschaltung,
Fig. 6 ein systematisches Blockschaltbild eines dritten
Ausführungsbeispiels einer nach der Erfindung ausge
bildeten Adreßdatendiskriminatorschaltung,
Fig. 7 grafisch dargestellte Signalverläufe, die an ver
schiedenen Stellen des in Fig. 6 gezeigten Blockschalt
bilds auftreten, und
Fig. 8 ein systematisches Blockschaltbild eines vierten
Ausführungsbeispiels einer nach der Erfindung ausge
bildeten Adreßdatendiskriminatorschaltung.
Bei der Anordnung nach Fig. 1 sind ein digitales Au
diosignal und ein digitales Videosignal nach jeweiliger
Frequenzmodulation in derselben Spur auf einer Platte
11 in Form von Reihen aus intermittierenden Mulden
oder Pits aufgezeichnet. Das digitale Audiosignal hat
man beispielsweise dadurch erhalten, daß ein Audiosi
gnal einer digitalen Impulsmodulation unterzogen wur
de. Das digitale Videosignal hat man beispielsweise da
durch gewonnen, daß ein auf ein Stehbild bezogenes
Videosignal einer digitalen Impulsmodulation unterzo
gen wurde. Das Videosignal wird als Hilfs- oder Zusatz
information benutzt, die bei der Wiedergabe des Audio
signals das Zuhören angenehmer macht.
Die Platte 11 wird mit Hilfe eines Motors 12 in Dre
hung versetzt, und die auf der Platte 11 aufgezeichneten
Signale werden von einem Abnehmer 13 abgetastet und
wiedergegeben. Bei dem Abnehmer 13 kann es sich um
einen Abtaster vom elektrostatischen Kapazitätstyp
handeln, der das Signal in Form von Veränderungen in
der elektrostatischen Kapazität abtastet. Der Abneh
mer kann aber auch von einem sogenannten optischen
Abtaster gebildet werden, der das Signal unter Verwen
dung eines Laserstrahls abtastet.
Das vom Abnehmer 13 abgetastete und wiedergege
bene Signal gelangt zu einem Frequenzdemodulator 15,
und zwar im Anschluß an das Durchlaufen einer Abneh
merschaltung 14, die einen Vorverstärker enthält. Das
abgenommene Signal wird im Frequenzdemodulator 15
einer Frequenzdemodulation unterzogen, und das auf
diese Weise gewonnene demodulierte digitale Signal
gelangt zu einem Decoder 16, in dem das demodulierte
digitale Signal einer MFM-Decodierung unterzogen
wird, wobei MFM modifizierte Frequenzmodulation be
deutet.
Im Anschluß an die MFM-Decodierung im Decoder
16 hat das wiedergegebene digitale Signal ein Signalfor
mat entsprechend der Darstellung nach Fig. 2. dort ist
ein Rahmen, d. h. ein Block des wiedergegebenen digita
len Signals dargestellt. Man kann erkennen, daß ein
Rahmen oder Block 130 Bits enthält. Entsprechend der
Darstellung nach Fig. 2 sind mit SYNC bezeichnete
Synchronisiersignalbits vorhanden, bei denen es sich um
ein festes 8-Bit-Muster handelt und die zum Anzeigen
eines Blockanfangs dienen. Digitale 16-Bit-Informa
tionssignale für vier Kanäle sind mit CH-1 bis CH-4
bezeichnet. Dabei geben CH-1 bis CH-4 jeweils eine
multiplexierte Position eines Worts des Signals in jedem
Kanal an, wobei drei (oder zwei) Kanäle digitale Audio
signale enthalten und ein Kanal ein digitales Videosignal
enthält (oder zwei Kanäle digitale Videosignale enthal
ten). Bei einem anderen Beispiel können die vier Kanäle
zwei Arten zweikanaliger digitaler Audiosignale oder
vierkanalige digitale Audiosignale enthalten. Bildele
mentdaten in einer horizontalen Abtastzeile bestehen
aus 684 Wörtern. Bei dem betrachteten Ausführungs
beispiel enthalten die Kanäle CH-1 bis CH-3 digitale
Audiosignale, und der Kanal CH-4 enthält ein digitales
Videosignal. 16-Bit-Fehlerkorrekturcodes sind mit P
und Q bezeichnet. Diese Fehlerkorrekturcodes sind ge
mäß vorbestimmter Erzeugungsgleichungen aus den
16-Bit-Daten jedes der vier Kanäle CH-1 bis CH-4 er
zeugt worden. Ein 23-Bit-Fehlererfassungscode ist mit
CRC bezeichnet. Dieser Fehlererfassungscode CRC ist
ein 23-Bit-Rest, den man erhält, wenn jedes Datum der
Daten (im folgenden auch "Informationsdaten" genannt)
in den Kanälen CH-1 bis CH-4 und in den Fehlerkorrek
turcodes P und Q, welche zusammen dem 9ten bis
l04ten Bit nach Fig. 2 entsprechen, beispielsweise durch
ein Erzeugungspolynom x 23+x5+x4+x+1 geteilt wird.
Ist bei der Erfassung der Rest gleich Null, wird die Fest
stellung getroffen, daß ein Fehler nicht vorhanden ist.
Ein mit Adr bezeichnetes Bit entspricht einem Bit eines
196-Bit-Steuersignals, das für Operationen wie wahlfrei
em Zugriff oder Direktzugriff verwendet wird. Dieses
196-Bit-Steuersignal wird mit Hilfe von 196 Blöcken des
digitalen Signals übertragen. Zwei weitere Bits, die in
Fig. 2 mit U bezeichnet sind, entsprechen sogenannten
Benutzer- oder Anwenderbits, die für einen möglichen
zukünftigen Gebrauch reserviert sind.
Ein Block des oben beschriebenen digitalen Signals
aus zusammen 130 Bits beginnend mit den Synchroni
sierbits SYNC und endend mit den Anwenderbits U hat
eine Wiederholungsfrequenz von beispielsweise
44,1 kHz, die gleich der Abtastfrequenz ist. Das digitale
Signal ist auf der Platte 11 aufeinanderfolgend in Einhei
ten von Blöcken aufgezeichnet, und zwar mit einer
Übertragungsbitgeschwindigkeit von 5,733 Mbit/s. Ist
die Drehzahl der Platte 11 auf 900 U/min eingestellt,
werden somit 2940 Blöcke des digitalen Signals für eine
Umdrehung der Platte 11 aufgezeichnet, so daß das
oben erwähnte 196-Bit-Steuersignal fünfzehnmal pro
Umdrehung der Platte aufgezeichnet ist.
Das der MFM-Decodierung unterzogene digitale Au
diosignal wird mit Hilfe eines im Decoder 16 enthalte
nen Digital/Analog-Umsetzers in ein analoges Audiosi
gnal umgesetzt, und dieses analoge Audiosignal tritt an
einem Ausgangsanschluß 17 auf. Andererseits wird das
digitale Videosignal in einen Speicher 18 eingeschrieben
und dort wieder ausgelesen, und zwar unter der Steue
rung eines Steuersignals von einer nicht gezeigten Spei
chersteuervorrichtung. Das aus dem Speicher 18 ausge
lesene digitale Videosignal wird in einem Digital/Ana
log-Umsetzer in ein analoges Videosignal umgesetzt,
das dann an einem Ausgangsanschluß 20 auftritt.
Die Bits Adr, die das 196-Bit-Steuersignal bilden, wel
ches für Operationen wie den Direktzugriff verwendet
wird, werden in einem im Decoder 16 enthaltenen
Adreßdetektor erfaßt und festgestellt. Die Bits Adr er
hält man in Einheiten von 196 Blöcken, da jedes Bit des
196-Bit-Steuersignals so verteilt ist, daß ein Bit des
196-Bit-Steuersignals jeweils in einem Block enthalten
ist und somit durch einen Block übertragen wird. Die
vom Decoder 16 erfaßten Bits Adr werden in das
196-Bit-Steuersignal mit einem Signalformat nach Fig. 3
überführt.
Dieses 196-Bit-Steuersignal enthält einen 49-Bit-Zeit
code TC, einen 49-Bit-Erstkapitelcode CP-1, einen
49-Bit-Zweitkapitelcode CP-2 und einen 49-Bit-Drittka
pitelcode CP-3. Der Zeitcode TC gibt die Position des
aufgezeichneten Programms im Maß einer Zeit an, die
man während einer Normalwiedergabebetriebsart be
nötigt, um diese Position von derjenigen Position aus zu
erreichen, bei der die Aufzeichnung dieses Signals an
fängt. Der Erst- und Zweitkapitelcode CP-1 und CP-2
geben jeweils die Programmzahl des Audioprogramms
an, und zwar gezählt von der Position aus, bei der die
Aufzeichnung des Audiosignals beginnt. Der Drittkapi
telcode CP-3 zeigt die Programmzahl des Videopro
gramms an, und zwar gezählt von der Position aus, bei
der die Aufzeichnung des Videosignals beginnt.
Der Zeitcode TCist aus einem 24-Bit-Synchronisiersi
gnal S und einem Adreßdatenteil gebildet, der ein 4-Bit-
Betriebsartsignal m, ein 16-Bit-Zeitsignal tm, das die
Zeit in Minuten und Sekunden angibt, ein 4-Bit-Spur
zahlsignal tr und ein 1-Bit-Paritätscode p umfaßt. Der
Erst- bis Drittkapitelcode CP1 bis CP3 besteht jeweils
aus einem 24-Bit-Synchronisiersignal S und einem
Adreßdatenteil einschließlich eines 4-Bit-Betriebsartsi
gnals m, eines 8-Bit-Kapitelsignals cp, eines I2-Bit-Kapi
telortsadreßsignals ad und eines 1-Bit-Paritätscode p.
Der Zeitcode TCund die Kapitelcodes CP-1 bis CP-3,
die alle der Decoder 16 liefert, gelangen zu einem
29-Bit-Schieberegister 21. Der Inhalt des Schieberegi
sters 21 wird in Abhängigkeit von einem Taktimpuls a
des Decoders 16 geschoben. Von dem 49-Bit-Ausgang
des Schieberegisters 21 gelangen 24 Bits, die dem Syn
chronisiersignalteil des Zeitcode TC und der Kapitelco
des CP-1 bis CP-3 entsprechen, in Paralleldarstellung zu
Synchronisiersignaldetektoren 22 a bis 22 d. Das Syn
chronisiersignal S im Zeitcode TC wird im Detektor 22 a
erfaßt. Gleichermaßen wird das Synchronisiersignal S
im Kapitelcode CP-1 im Detektor 22 b, das Synchroni
siersignal S im Kapitelcode CP-2 im Detektor 22 c und
das Synchronisiersignal S im Kapitelcode CP-3 im De
tektor 22 d erfaßt. Diese in den Detektoren 22 a bis 22 d
erfaßten und festgestellten Synchronisiersignale S ge
langen jeweils über Schaltvorrichtungen 23 a bis 23 d zu
Datenhalteschaltungen 24 a bis 24 d. Die Schaltvorrich
tungen 23 a bis 23 d sind normalerweise geschlossen.
Die restlichen 25 Bits des 49-Bit-Ausgangs des Schie
beregisters 21, die dem Adreßdatenteil des Zeitcode TC
und der Kapitelcodes CP-1 bis CP-3 entsprechen, wer
den parallel den Datenhalteschaltungen 24 a bis 24 d zu
geführt. Die Adreßdatenteile des in Fig. 3 dargestellten
196-Bit-Steuersignals werden jeweils zu den Datenhal
teschaltungen 24 a bis 24 d transferiert, wenn die entspre
chenden Synchronisiersignale S von den Synchronisier
signaldetektoren 22 a bis 22 d über die Schaltvorrichtun
gen 23 a bis 23 d den Datenhalteschaltungen 24 a bis 24 d
zugeführt werden. Hierbei wird ein neuer Adreßdaten
teil jeweils zu jeder der Datenhalteschaltungen 24 a bis
24 d immer dann transferiert, wenn ihnen ein entspre
chendes Synchronisiersignal S zugeführt wird. In den
Datenhalteschaltungen 24 a bis 24 d sind daher stets die
neuesten Adreßdatenteile enthalten.
Soll ein Direktzugriff in einer solchen Weise ausge
führt werden, daß der Abnehmer 13 zu einer gewünsch
ten Position auf der Platte 11 bewegt wird und darüber
hinaus die gewünschte Position darzustellen ist, wird
eine gewünschte Zeitadresse oder Kapiteladresse in ei
nem Mikrorechner 25 bezeichnet oder benannt, und
zwar über einen Anschluß 26. Wenn die gewünschte
Zeit- oder Kapiteladresse benannt ist, erzeugt der Mi
krorechner 25 an Ausgabeanschlüssen A und B Aus
wahlsignale. Diese Auswahlsignale sind in Übereinstim
mung mit der benannten Zeit- oder Kapiteladresse und
sie gelangen sowohl zu einer Transfersteuerschaltung
27 als auch zu einer Auslesesteuerschaltung 28. Ein an
einem Ausgangsanschluß C des Mikrorechners 25 auf
tretendes Anforderungssignal wird der Steuerschaltung
27 zugeführt, und ein an einem Ausgangsanschluß D des
Mikrorechners 25 auftretender Schiebetaktimpuls b
wird der Steuerschaltung 28 zugeführt. Die Frequenz
des Taktimpulses b ist niedriger als diejenige des Takt
impulses a. Die Frequenz des Taktimpulses a kann bei
spielsweise 44,1 kHz betragen, wohingegen die Fre
quenz des Taktimpulses b in der Größenordnung von
5 kHz sein kann.
Wird beispielsweise der Kapitelcode CP-1 benannt,
liefert die Steuerschaltung 27 gemäß den Auswahlsigna
len an den Ausgangsanschlüssen A und B wahlweise das
Anforderungssignal vom Ausgangsanschluß C an die
Schaltvorrichtung 23 b. Die Schaltvorrichtung 23 b wird
daher durch dieses Anforderungssignal geöffnet. Daher
wird das vom Detektor 22 b erfaßte Synchronisiersignal
S an die Datenhalteschaltung 24 b nicht weitergeleitet.
Das bedeutet, daß die Adreßdaten vom Schieberegister
21 nicht mehr zu der Datenhalteschaltung 24 b transfe
riert werden. Andererseits liefert die Steuerschaltung 28
wahlweise den Taktimpuls b vom Ausgangsanschluß D
zur Datenhalteschaltung 24 b, und zwar gemäß den Aus
wahlsignalen an den Ausgangsanschlüssen A und B.
Folglich wird das in der Datenhalteschaltung 24 b ge
speicherte Adreßdatum im Kapitelcode CP-1 aus der
Datenhalteschaltung 24 b ausgelesen und über einen
Eingangsanschluß E dem Mikrorechner 25 zugeführt.
Dieses Adreßdatum, das dem Mikrorechner 25 zuge
führt wird, gelangt zu einer nicht dargestellten Einrich
tung, die den Abnehmer 13 gemäß einer bekannten
Technik bewegt. Außerdem gelangt dieses Adreßdatum
zu einem Anzeigegerät 29, welches das Adreßdatum
anzeigt.
Gemäß der nach der Erfindung ausgebildeten Adreß
datendiskriminatorschaltung sind die Datenhalteschal
tungen 24 a bis 24 d bezüglich jeder der Adreßdatenteile
im Zeitcode TC und in den Kapitelcodes CP-1 bis CP-3
vorgesehen. Wenn somit das Auslesen eines gewünsch
ten Adreßdatums bezeichnet oder benannt wird, wird
das benannte Adreßdatum unmittelbar aus einer ent
sprechenden Datenhalteschaltung ausgelesen. Dement
sprechend kann der Abnehmer zu der bezeichneten
Zeit- oder Kapiteladresse unmittelbar Zugriff erlangen,
und die bezeichnete Zeit- oder Kapiteladresse kann un
mittelbar dargestellt werden. Selbst wenn ein Fehler in
dem wiedergegebenen Adreßdatum auftritt, das be
nannt ist, ist es möglich, das Adreßdatum auszulesen,
weil das vorangehende Adreßdatum in der Datenhalte
schaltung enthalten ist. Während das Adreßdatum aus
der Datenhalteschaltung ausgelesen wird, wird das Syn
chronisiersignal zu dieser Datenhalteschaltung von ei
nem entsprechenden Synchronisiersignaldetektor nicht
zugeführt, und der Transfer von Adreßdaten vom Schie
beregister zu dieser Datenhalteschaltung ist unterbun
den.
Die Arbeitsweise des Mikrorechners 25, der die zuvor
beschriebenen Signale erzeugt, soll im folgenden an
Hand eines in Fig. 4 gezeigten Flußdiagramms erläutert
werden. Der Betrieb des Mikrorechners 25 wird bei
einem Schritt 31 gestartet. Bei einem anschließenden
Schritt 32 wird die Zeit- oder Kapiteladresse decodiert,
die über den Anschluß 26 bezeichnet oder benannt wird.
Bei einem Schritt 33 wird der Ausgangsanschluß A ge
setzt oder zurückgesetzt, und bei einem Schritt 34 wird
der Ausgangsanschluß B gesetzt oder zurückgesetzt,
und zwar auf der Grundlage des Decodierungsergebnis
ses nach dem Schritt 32. In Abhängigkeit von der Aus
gabekombination "1" und "0" der Ausgangsanschlüsse A
und B bestimmt die Steuerschaltung 27, welcher als
Schaltung ausgebildeten Schaltvorrichtung das Signal
vom Ausgangsanschluß C wahlweise zugeführt werden
soll, wohingegen die Steuerschaltung 28 bestimmt, wel
cher Datenhalteschaltung das Signal vom Ausgangsan
schluß D wahlweise zugeführt wird. Der Ausgangsan
schluß C des Mikrorechners 25 wird bei einem Schritt 35
gesetzt, und der Ausgangsanschluß D wird bei einem
Schritt 36 gesetzt. Das Signal vom Ausgangsanschluß C
gelangt zur Steuerschaltung 27 und wird von dort zu
derjenigen Schaltvorrichtung weitergeleitet, die von der
Steuerschaltung 27 ausgewählt wird, um die ausgewähl
te Schaltvorrichtung zu öffnen. Bei dem zuvor beschrie
benen Beispiel handelt es sich bei der ausgewählten
Schaltvorrichtung um die Schaltvorrichtng 23 b. Der
Schiebetaktimpuls b vom Ausgangsanschluß D gelangt
zur Steuerschaltung 28 und wird von dort zu derjenigen
Datenhalteschaltung weitergeleitet, die von der Steuer
schaltung 28 ausgewählt ist, um aus der ausgewählten
Datenhalteschaltung das Adreßdatum auszulesen. Bei
dem oben beschriebenen Beispiel handelt es sich bei der
ausgewählten Datenhalteschaltung um die Datenhalte
schaltung 24 b.
Ein Bit des Adreßdatums, das aus der ausgewählten
Datenhalteschaltung ausgelesen wird, gelangt über den
Eingangsanschluß E zum Mikrorechner 25 und zwar bei
einem Schritt 37 im Flußdiagramm. Dieses eine Bit des
Adreßsignals wird bei einem Schritt 38 in einen Spei
cher innerhalb des Mikrorechners 25 eingeschrieben.
Der Ausgangsanschluß D wird bei einem nachfolgenden
Schritt 39 zurückgesetzt, so daß die Schiebetaktimpulse
b am Ausgangsanschluß D nicht mehr auftreten. Bei
einem Schritt 40 wird der Zählstand eines Zählers im
Mikrorechner 25 um einen Zählwert inkrementiert. Bei
einem Schritt 41 wird festgestellt, ob der Zählstand im
Zähler den Wert 24 erreicht hat. Lautet das Feststel
lungsergebnis beim Schritt 41 gleich "NEIN", kehrt der
Betrieb des Mikrorechners 25 zum Schritt 36 zurück, um
ein weiteres Bit des Adreßdatums auszulesen. Danach
wird der Zählstand des Zählers erneut um einen Zähl
wert inkrementiert. Dieser Betrieb wird fortgeführt, bis
24 Bits des Adreßdatums aus der Datenhalteschaltung
24 b ausgelesen und in den Speicher im Mikrorechner 25
eingeschrieben sind. In diesem Fall lautet dann das Fest
stellungsergebnis beim Schritt 41 gleich "JA". Sobald
beim Schritt 41 das Feststellungsergebnis gleich "JA"
wird, erfolgt ein Übergang zu einem Schritt 42. Beim
Schritt 42 wird der Zählstand im Zähler auf Null zurück
gesetzt, und gleichermaßen werden die Ausgangsan
schlüsse A, B und C zurückgesetzt. Die Arbeitsweise des
Mikrorechners endet dann bei einem Schritt 43.
Als nächstes soll an Hand von Fig. 5 ein zweites Aus
führungsbeispiel einer nach der Erfindung ausgebilde
ten Adreßdatendiskriminatorschaltung erläutert wer
den. In Fig. 5 sind diejenigen Teile, die mit Teilen n
Fig. 1 übereinstimmen oder ihnen entsprechen, mit den
selben Bezugszeichen versehen. Eine Beschreibung die
ser Teile entfällt.
Der Zeitcode TC und die Kapitelcodes CP-1 bis CP-3
gelangen über einen Anschluß 51 Schieberegister 21.
Der Taktimpuls a wird dem Schieberegister 21 über
einen Anschluß 52 zugeführt. Die Synchronisiersignale
S, die in den Synchronisiersignaldetektoren 22 a bis 22 d
erfaßt werden, gelangen zu entsprechenden Verriege
lungsschaltungen 53 a bis 53 d. Die Verriegelungsschal
tungen 53 a bis 53 d verriegeln jeweils die Adreßdaten
vom Schieberegister 21. Vergleichsschaltungen 54 a bis
54 d vergleichen jeweils die Adreßdaten vom Schiebere
gister 21 mit den Adreßdaten, die zuvor in den Verriege
lungsschaltungen 53 a bis 53 d verriegelt bzw. gespei
chert worden sind. Wenn die beiden Adreßdaten, die
jeweils zu den Verriegelungsschaltungen 53 a bis 53 d
gelangen, übereinstimmen, liefern die Vergleichsschal
tungen 54 a bis 54 d jeweils Zufuhrausgangssignale zu
Schieberegistern 55 a bis 55 d. Wenn die Vergleichsschal
tungen 54 a bis 54 d jeweils die Ausgangssignale den
Schieberegistern 55 a bis 55 b zuführen, werden die
Adreßdaten, die zuvor in den Verriegelungsschaltungen
53 a bis 53 d verriegelt worden sind und an den Schiebe
registern 55 a bis 55 d anliegen, zu den Schieberegistern
55 a bis 55 d transferiert. Wie bereits erwähnt, ist dassel
be Adreßdatum an 15 Stellen pro einer Umdrehung (in
einer Spurwindung) der Platte 11 aufgezeichnet. Wenn
in dem abgenommenen und wiedergegebenen Adreß
datum kein Fehler auftritt, ändern sich die beiden den
Vergleichsschaltungen 54 a bis 54 b zugeführten Adreß
daten einmal an einer Stelle, bei der der Übergang zur
nächsten Spurwindung erfolgt. Die beiden den Ver
gleichsschaltungen 54 a bis 54 d zugeführten Adreßdaten
stimmen vierzehnmal in einer Spurwindung miteinander
überein. Somit werden die Adreßdaten in den jeweiligen
Verriegelungsschaltungen 53 a bis 53 d vierzehnmal für
eine Spurwindung verriegelt. Tritt andererseits ein Feh
ler in den abgenommenen und wiedergegebenen
Adreßdaten auf, stimmen die beiden den Vergleichs
schaltungen 54 a bis 54 d zugeführten Adreßdaten nicht
miteinander überein. ln diesem Falle werden die Adreß
daten in den jeweiligen Verriegelungsschaltungen 53 a
bis 53 d nicht verriegelt. Auf diese Weise wird verhin
dert, daß fehlerhafte Daten zu den Schieberegistern 55 a
bis 55 d transferiert werden.
Es wird jetzt beispielsweise angenommen, daß über
den Anschluß 26 dem Mikrorechner 25 ein Signal zuge
führt wird, daß den Zeitcode TC benennt oder bezeich
net. In diesem Fall liefert die Steuerschaltung 27 gemäß
den Auswahlsignalen vom Mikrorechner 25 wahlweise
das Anforderungssignal vom Mikrorechner 25 zum
Schieberegister 55 a. Somit wird im Ergebnis der Trans
fer von Adreßdaten von der Verriegelungsschaltung 53 a
zum Schieberegister 55 a unterbunden. Weiterhin liefert
die Steuerschaltung 28 wahlweise die Schiebetaktimpul
se b vom Mikrorechner 25 zum Schieberegister 55 a, und
zwar wiederum gemäß den Auswahlsignalen vom Mi
krorechner 25. Somit wird das Adreßdatum im Schiebe
register 55 a aufgrund der Schiebetaktimpulse b ausge
lesen, und das ausgelesene Adreßdatum gelangt zum
Mikrorechner 25.
Bei diesem zweiten Ausführungsbeispiel wird der
Transfer von Adreßdaten zu demjenigen Schieberegi
ster der Gruppe von Schieberegistern 55 a bis 55 d ver
hindert, aus dem Daten ausgelesen werden sollen. Da
mit entfällt der Gebrauch von Schaltvorrichtungen 23 a
bis 23 d, die im ersten Ausführungsbeispiel enthalten
sind. Bei dem zweiten Ausführungsbeispiel ist es mög
lich, das gewünschte Adreßdatum unmittelbar zu erzeu
gen, weil die Verriegelungsschaltungen und die Schiebe
register jeweils ausschließlich für alle vorkommenden
Arten von Adreßdaten vorgesehen sind.
Ein drittes Ausführungsbeispiel der erfindungsgemä
ßen Adreßdatendiskriminatorschaltung soll an Hand
von Fig. 6 erläutert werden. In Fig. 6 sind diejenigen
Teile, die mit Teilen nach Fig. 1 und 5 übereinstimmen
oder ihnen entsprechen, mit denselben Bezugszeichen
versehen. Eine Einzelbeschreibung dieser Teile entfällt.
Wie beim ersten Ausführungsbeispiels werden die
Adreßdaten vom Schieberegister 21 zu den Datenhalte
schaltungen 24 a bis 24 d transferiert, wenn die in den
Synchronisiersignaldetektoren 22 a bis 22 d erfaßten
Synchronisiersignale S den Datenhalteschaltungen 24 a
bis 24 d zugeführt werden. Die Adreßdaten, die zu den
Datenhalteschaltungen 24 a bis 24 d transferiert werden,
sind so gesetzt oder eingestellt, daß alle Adreßdaten mit
einem Bit beginnen, das den Pegel "1" hat. Wenn all die
Adreßdaten zu den Datenhalteschaltungen 24 a bis 24 d
transferiert sind, wird jedes der Bits am Anfang der
transferierten Adreßdaten einem UND-Glied 61 mit
vier Eingängen zugeführt. Da all diese Anfangsbit den
Pegel "1" haben, wird das vier Eingänge aufweisende
UND-Glied 61 durchgeschaltet, und es gibt ein Aus
gangssignal an einen Zähler 62 ab.
Andererseits werden über den Anschluß 52 die in Fig. 7(A)
dargestellten Taktimpulse a vom Decoder 16 nicht
nur dem Schieberegister 21, sondern auch einem Fre
quenzteiler 63 zugeführt. Dort werden die Taktimpulse
a mit 1/8 frequenzgeteilt, und man erhält auf diese Weise
Impulse Da, die in Fig. 7(B) dargestellt sind. Die Aus
gangsimpulse Da des Frequenzteilers 63 werden einem
Zähler 62 und einer Gatter- oder Torschaltung 64 zuge
führt. Der Zähler 62 beginnt mit dem Zählen der Impul
se vom Frequenzteiler 63 in Abhängigkeit vom Auftre
ten des Ausgangssignals des UND-Glieds 61. Der Zäh
ler 62 liefert ein in Fig. 7(C) dargestelltes Signal c, wenn
er mit dem Zählen beginnt, und er liefert dieses Signal c
zur Torschaltung 64 sowie zu den Schaltvorrichtungen
23 a bis 23 d, die als Schaltungen augebildet sind. Das Tor
der Torschaltung 64 wird durch das Signal c geöffnet, so
daß die Torschaltung 64 in ihrem jetzt geöffneten Zu
stand die Impulse Da vom Frequenzteiler 63 weiterlei
tet. Der Pegel des Ausgangssignals c des Zählers 62 fällt
ab, sobald der Zähler 62 eine Anzahl von 24 Impulsen
des Frequenzteilers 63 gezählt hat. Die Torschaltung 64
läßt somit die Ausgangsimpulse Da des Frequenzteilers
63 so lange durch, bis der Zähler 62 bis 24 gezählt hat.
Während dieser Zählperiode treten am Ausgang der
Torschaltung 64 die in Fig. 7(D) dargestellten Impulse
auf, die Taktimpulse d darstellen. Diese Taktimpulse d
gelangen zu den Datenhalteschaltungen 24 a bis 24 d so
wie zu einem Ausgangsanschluß 65. Die in den Daten
halteschaltungen 24 a bis 24 d gehaltenen oder gespei
cherten Adreßdaten werden jeweils ausgelesen, wenn
die Taktimpulse d diesen Datenhalteschaltungen 24 a bis
24 d zugeführt werden. Weiterhin werden die Taktim
pulse d über den Ausgangsanschluß 65 einem nicht dar
gestellten Anzeigegerät zugeführt, um dort innerhalb
dieses Anzeigegeräts ein Schieberegister anzusteuern.
Das Signal c wird auch den Schaltvorrichtungen 23 a
bis 23 d zugeführt. Die Schaltvorrichtungen 23 a bis 23 d
sind daher in der Zeit geöffnet, während der die Taktim
pulse d den Datenhalteschaltungen 24 a bis 24 d zuge
führt und die gespeicherten Adreßdaten aus den Daten
halteschaltungen 24 a bis 24 d ausgelesen werden. Es
wird daher verhindert, daß die von den Synchronisiersi
gnaldetektoren 22 a bis 22 d erfaßten Synchronisiersi
gnale S den Datenhalteschaltungen 24 a bis 24 d während
dieser Zeit zugeführt werden.
Die Ausgangssignale der Datenhalteschaltungen 24 a
bis 24 d werden jeweils Kontakten 66 a bis 66 d einer
Schaltvorrichtung 66 zugeführt. Soll ein gewünschtes
Adreßdatum wiedergegeben werden, wird von vier
nicht dargestellten Auswahlknöpfen ein ausgesuchter
oder gewünschter Auswahlknopf gedrückt. Beim Drük
ken des gewünschten Auswahlknopfes wird ein Signal
an einen entsprechenden Anschluß von Anschlüssen 67 a
bis 67 d gelegt. Somit wird die Schaltvorrichtung 66 um
geschaltet, und es wird eine Verbindung mit demjenigen
Kontakt hergestellt, der demjenigen der Anschlüsse
entspricht, dem das Signal zugeführt wird. Soll beispiels
weise der Kapitelcode CP-2 ausgewählt werden, erfolgt
das Anlegen des Signals an den Anschluß 67 c. Die
Schaltvorrichtung 66 wird dann zum Kontakt 66 c ge
schaltet. Das von der Datenhalteschaltung 24 c erhaltene
Adreßdatum des Kapitelcode CP-2 gelangt dann über
die Schaltvorrichtung 66 zu einem Ausgangsanschluß
68. Somit wird das am Ausgangsanschluß 68 auftretende
Adreßdatum im Kapitelcode CP-2 dem Anzeigegerät
zugeführt.
Bei dem dritten Ausführungsbeispiel werden die
Taktimpulse d zur Vornahme des Auslesens aus den
Datenhalteschaltungen 24 a bis 24 d aus den Taktimpul
sen a durch Frequenzteilung gewonnen. Abeichend vom
ersten und zweiten Ausführungsbeispiel ist es daher
beim dritten Ausführungsbeispiel nicht erforderlich, ei
nen Mikrorechner zum Erzeugen der Taktimpulse d ein
zusetzen.
Als nächstes soll an Hand von Fig. 8 ein viertes Aus
führungsbeispiel der erfindungsgemäßen Adreßdaten
diskriminatorschaltung erläutert werden. In Fig. 8 sind
diejenigen Teile, die mit Teilen nach Fig. 5 und 6 über
einstimmen, mit denselben Bezugszeichen versehen. Ei
ne Einzelbeschreibung dieser Teile entfällt. Das vierte
Ausführungsbeispiel ist so ausgebildet, daß der Abneh
mer den Zugriff gemäß einem Adreßdatum ausführen
kann, welches von dem Adreßdatum verschieden ist, das
im Anzeigegerät gerade dargestellt wird.
Wenn der Mikrorechner 25 über eine Anschlußein
richtung 71 mit Steuerschaltungen 74 und 75 verbunden
ist, wird der Steuerschaltung 74 über einen Anschluß 72
ein externes Betriebsartsignal zugeführt, wodurch be
wirkt wird, daß die Signale vom Mikrorechner 25 ver
wendet werden. Als Beispiel soll ein Fall betrachtet wer
den, bei dem der Abnehmer zu einer Stelle bewegt wer
den soll, die durch einen Zeitcode TC bezeichnet ist, und
das Anzeigegerät soll gleichzeitig einen Kapitelcode
CP-1 darstellen. Um dies zu erreichen wird dem Mikro
rechner 25 ein Signal zugeführt, das den Zugriff zum
Abnehmer herstellt, d. h. ein Signal, das den Zeitcode TC
auswählt. Zusätzlich wird dem Mikrorechner 25 ein Si
gnal zugeführt, das eine Anzeige wahlweise veranlaßt,
d. h. ein Signal, das eine Anzeige des Kapitelcodes CP-1
veranlaßt. Diese dem Mikrorechner 25 zugeführten Si
gnale werden decodiert, und an Ausgangsanschlüssen
75 a und 75 b werden Schaltsignale erzeugt. Die Schaltsi
gnale werden jeweils über Anschlüsse 67 a und 67 b an
die Schaltvorrichtung 66 gelegt und außerdem über An
schlüsse 76 a und 76 b auch an eine Schaltvorrichtung 77.
Bei dem betrachteten Beispiel wird somit die Schaltvor
richtung 66 zum Kontakt 66 b umgeschaltet. Anderer
seits wird die Schaltvorrichtung 77 so betätigt, daß eine
Umschaltung zum Kontakt 77 a erfolgt.
Die Steuerschaltung 74 liefert die Taktimpulse b vom
Mikrorechner 25 lediglich zu den Schieberegistern 55 a und 55 b
gemäß den Auswahlsignalen des Mikrorech
ners 25. Andererseits liefert die Steuerschaltung 73 ein
Signal, das den Transfer von Adreßdaten verhindert,
lediglich zu den Schieberegistern 55 a und 55 b gemäß
den Auswahlsignalen vom Mikrorechner 25. Die Adreß
daten werden daher jeweils von den Schieberegistern
55 a und 55 b ausgelesen und den Schaltvorrichtungen 77
und 66 zugeführt. Wie bereits oben beschrieben, ist die
Schaltvorrichtung 77 auf den Kontakt 77 a und die
Schaltvorrichtung 66 auf den Kontakt 66 b geschaltet.
Das aus dem Schieberegister 55 a ausgelesene Adreßda
tum im Zeitcode TC gelangt daher zum Mikrorechner
25 über die Schaltvorrichtung 77. Weiterhin gelangt das
aus dem Schieberegister 55 b ausgelesene Adreßdatum
im Kapitelcode CP-1 über die Schaltvorrichtung 66 und
einen Ausgangsanschluß 68 zu einem nicht dargestellten
Anzeigegerät. Weiterhin treten an einem Anschluß 78
der Steuerschaltung 74 Taktimpulse auf, die dem Schie
beregister im Anzeigegerät zugeführt werden.
Folglich liefert der Mikrorechner 25 über einen An
schluß 79 ein Zugriffssignal zu einer Vorrichtung, die
den Abnehmer bewegt. Der Abnehmer wird daher zu
einer Stelle bewegt, die durch den Zeitcode TC benannt
ist. Da weiterhin das Adreßdatum im Kapitelcode CP-1
über den Ausgangsanschluß 68 dem Anzeigegerät zuge
führt wird, zeigt das Anzeigegerät den Kapitelcode CP-1
unabhängig vom Zeitcode TC an, der die Stelle be
zeichnet, bei der der Abnehmer den Zugriff ausführen
soll. Bei dem vierten Ausführungsbeispiel kann daher
der Abnehmer den Zugriff gemäß einem Adreßdatum
ausführen, das sich von dem Adreßdatum unterscheidet,
welches vom Anzeigegerät dargestellt wird.
In einem Fall, bei dem der Mikrorechner 25 nicht über
die Anschlußeinrichtung 71 mit den Steuerschaltungen
73 und 74 verbunden ist, wird über den Anschluß 72 der
Steuerschaltung 74 ein internes Betriebsartsignal zuge
führt. Wenn dieses interne Betriebsartsignal zur Steuer
schaltung 74 gelangt, wird die Steuerschaltung 74 in
einen solchen Zustand geschaltet, daß sie anstelle der
Signale vom Mikrorechner 25 die Taktimpulse von der
Torschaltung 64 verwendet. In dieser Betriebsart wird
die Schaltvorrichtung 77 nicht benutzt. Das am Aus
gangsanschluß 68 auftretende Signal wird dem Anzeige
gerät zur Darstellung zugeführt. Die Taktimpulse von
der Torschaltung 64 treten am Ausgangsanschluß 78 der
Steuerschaltung 74 auf und gelangen von dort zum An
zeigegerät.
Claims (8)
1. Adreßdatendiskriminatorschaltung in einem Si
gnalwiedergabegerät, das Codes und zum Diskri
minieren der Codes dienende Synchronisiersignale
wiedergibt, die beide zeitsequentiell zusammen mit
einem Informationssignal auf einem Aufzeich
nungsträger aufgezeichnet sind, wobei die Codes
Aufzeichnungspositionen einer Vielzahl von Pro
grammen angeben, enthaltend eine Schieberegi
stereinrichtung, an die die zeitsequentiell vom Auf
zeichnungsträger abgenommenen und wiedergege
benen Synchronisiersignale und Codes angelegt
sind, wobei die wiedergegebenen Synchronisiersi
gnale und Codes zu der Schieberegistereinrichtung
transferiert und aufgrund eines Taktimpulses mit
einer vorbestimmten Frequenz a aus der Schiebe
registereinrichtung ausgelesen werden, und eine
Synchronisiersignaldetektorschaltung, der die Syn
chronisiersignale von der Schieberegistereinrich
tung zugeführt werden, dadurch gekennzeichnet,
daß die Synchronisiersignaldetektorschaltung eine
Vielzahl von Synchronisiersignaldetektoren (22 a
bis 22d), denen allen die Synchronisiersignale von
der Schieberegistereinrichtung (21) zugeführt wer
den, wobei die Anzahl der Synchronisiersignalde
tektoren gleich der Anzahl der Arten der Synchro
nisiersignale ist und wobei die Synchronisiersignal
detektoren in bezug aufeinander parallel angeord
net sind und jeder der Synchronisiersignaldetekto
ren ein spezifisches Synchronisiersignal erfaßt, daß
ferner eine Vielzahl von Datenhalteschaltungen
(24 a bis 24 d; 53 a bis 53 d, 55 a bis 55 d) vorgesehen ist,
die in bezug aufeinander parallel und in bezug auf
die Synchronisiersignaldetektoren in Reihe ange
ordnet sind, wobei jeweils diejenige aus der Viel
zahl der Datenhalteschaltungen ein von der Schie
beregistereinrichtung bereitgestelltes Datum in ei
nem Code übernimmt, wenn aus der Vielzahl der
Synchronisiersignaldetektoren ein zugeordneter
Synchronisiersignaldetektor auf ein diesen vorbe
stimmten Code diskriminierendes Synchronisiersi
gnal anspricht, und daß eine Steuereinrichtung (25
bis 28, 23 a bis 23 d; 61 bis 64, 66; 73, 74) vorgesehen
ist, die die Vielzahl der Datenhalteschaltungen der
art steuert, daß aus einer gewünschten Datenhalte
schaltung unter der Vielzahl der Datenhalteschal
tungen ein Datum wahlweise ausgelesen und be
reitgestellt wird.
2. Adreßdatendiskriminatorschaltung nach An
spruch 1, dadurch gekennzeichnet, daß die Steuer
einrichtung (25 bis 28, 23 a bis 23 d; 61 bis 64, 66; 73,
74) unter der Vielzahl der Datenhalteschaltungen
(24 a bis 24 d; 53 a bis 53 d, 55 a bis 55 d) eine ge
wünschte Datenhalteschaltung auswählt, der aus
gewählten gewünschten Datenhalteschaltung ei
nen Taktimpuls mit einer vorbestimmten Frequenz
b zuführt, um aus der ausgewählten gewünschten
Datenhalteschaltung ein Datum auszulesen, und
den Datentransfer zu der ausgewählten gewünsch
ten Datenhalteschaltung verbietet.
3. Adreßdatendiskriminatorschaltung nach An
spruch 2, dadurch gekennzeichnet, daß die Steuer
einrichtung (25 bis 28, 23 a bis 23 d) enthält: eine
Einrichtung (28) zum Zuführen des Taktimpulses
mit der vorbestimmten Frequenz b zu der ausge
wählten gewünschten Datenhalteschaltung, einer
Vielzahl normalerweise geschlossener Schaltvor
richtungen (23 a bis 23 d), die jeweils zwischen die
Synchronisiersignaldetektoren und die Vielzahl der
Datenhalteschaltungen (24 a bis 24 d) geschaltet
sind, und eine Einrichtung (27) zum Öffnen der
Schaltvorrichtung, die mit der ausgewählten ge
wünschten Datenhalteschaltung verbunden ist, um
zu verhindern, daß ein Synchronisiersignal der aus
gewählten gewünschten Datenhalteschaltung zu
geführt wird.
4. Adreßdatendiskriminatorschaltung nach An
spruch 1, dadurch gekennzeichnet, daß die Vielzahl
der Datenhalteschaltungen enthält: eine Vielzahl
von Verriegelungsschaltungen (53 a bis 53 d), die je
weils mit den Synchronisiersignaldetektoren ver
bunden sind, wobei jede Verriegelungsschaltung
ein Datum von der Schieberegistereinrichtungen
(21) verriegelt, wenn der betreffenden Verriege
lungsschaltung ein in einem entsprechenden Syn
chronisiersignaldetektor erfaßtes Synchronisiersi
gnal zugeführt wird, und eine Vielzahl von Schiebe
registern (55 a bis 55 d), die jeweils mit den Verriege
lungsschaltungen verbunden sind, wobei in den
Verriegelungsschaltungen verriegelte Daten zu
diesen Schieberegistern transferiert werden, und
daß die Steuereinrichtung enthält: eine Einrichtung
(28) zum Auswählen eines gewünschten Schiebere
gisters unter der Vielzahl von Schieberegistern und
zum Zuführen des Taktimpulses mit der Frequenz
b zu dem ausgewählten gewünschten Schieberegi
ster, um ein Datum aus dem ausgewählten ge
wünschten Schieberegister auszulesen, und eine
Einrichtung (27) zum Zuführen eines den Daten
transfer verhindernden Signals zu dem ausgewähl
ten gewünschten Schieberegister.
5. Adreßdatendiskriminatorschaltung nach An
spruch 4, dadurch gekennzeichnet, daß jede der
Vielzahl von Datenhalteschaltungen weiterhin eine
Vergleichsschaltung (54 a bis 54 d) aufweist, der ein
Datum von der Schieberegistereinrichtung (21) und
ein Datum zugeführt wird, das in einer der Verrie
gelungsschaltungen verriegelt ist, und daß diese
Vergleichsschaltung eines der Schieberegister so
steuert, daß ein verriegeltes Datum in der einen
Verriegelungsschaltung zu dem einen Schieberegi
ster transferiert wird, wenn die beiden in der Ver
gleichsschaltung miteinander verglichenen Daten
übereinstimmen.
6. Adreßdatendiskriminatorschaltung nach An
spruch 2, dadurch gekennzeichnet, daß die vorbe
stimmte Frequenz b so ausgewählt ist, daß sie nied
riger als die vorbestimmte Frequenz a ist.
7. Adreßdatendiskriminatorschaltung nach An
spruch 1, dadurch gekennzeichnet, daß die Steuer
einrichtung enthält: eine Frequenzteilereinrichtung
(63), der der Taktimpuls mit der vorbestimmten
Frequenz a zur Frequenzteilung dieser vorbe
stimmten Frequenz a zugeführt wird, eine Einrich
tung (61, 62, 64, 23 a bis 23 d) zum Zuführen einer
spezifischen Anzahl von Ausgangsimpulsen der
Frequenzteilereinrichtung zu allen der Vielzahl der
Datenhalteschaltungen, um aus dieser Vielzahl von
Datenhalteschaltungen Daten auszulesen, und zum
Verhindern des Datentransfers zu der Vielzahl von
Datenhalteschaltungen während des Auslesens der
Daten aus der Vielzahl der Datenhalteschaltungen,
und eine Einrichtung (66, 67 a bis 67 d, 68) zum selek
tiven Bereitstellen eines aus einer gewünschten Da
tenhalteschaltung ausgelesenen Datums unter den
aus der Vielzahl der Datenhalteschaltungen ausge
lesenen Daten.
8. Adreßdatendiskriminatorschaltung nach An
spruch 1, dadurch gekennzeichnet, daß die Steuer
einrichtung enthält: eine Einrichtung (25, 73, 74),
die die Vielzahl der Datenhalteschaltungen so steu
ert, daß unter der Vielzahl von Datenhalteschaltun
gen Daten aus einer gewünschten Vielzahl von Da
tenhalteschaltungen ausgelesen werden, und eine
Auswahleinrichtung (77, 66), die die aus der ge
wünschten Vielzahl von Datenhalteschaltungen
ausgelesenen Daten unabhängig voneinander be
reitstellt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18524582A JPS5975405A (ja) | 1982-10-21 | 1982-10-21 | デ−タ出力装置 |
JP18524482A JPS5975404A (ja) | 1982-10-21 | 1982-10-21 | デ−タ出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3338074A1 DE3338074A1 (de) | 1984-05-10 |
DE3338074C2 true DE3338074C2 (de) | 1987-10-15 |
Family
ID=26502989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833338074 Granted DE3338074A1 (de) | 1982-10-21 | 1983-10-20 | Datenerzeugungseinrichtung in einem signalwiedergabegeraet |
Country Status (5)
Country | Link |
---|---|
US (1) | US4667318A (de) |
DE (1) | DE3338074A1 (de) |
FR (1) | FR2535096B1 (de) |
GB (1) | GB2132055B (de) |
NL (1) | NL8303618A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0634304B2 (ja) * | 1983-09-01 | 1994-05-02 | ソニー株式会社 | デイスク再生装置 |
US4754457A (en) * | 1986-09-03 | 1988-06-28 | Motorola, Inc. | Digital sequence polarity detection with adaptive synchronization |
JP2549105B2 (ja) * | 1987-02-10 | 1996-10-30 | パイオニア株式会社 | 情報記録再生方式 |
DE3855742T2 (de) * | 1987-05-15 | 1997-07-03 | Canon Kk | Wiedergabegerät |
US5231544A (en) * | 1990-01-29 | 1993-07-27 | Hitachi, Ltd. | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus |
KR0152766B1 (ko) * | 1990-03-20 | 1998-10-15 | 이헌조 | 광디스크의 디지탈음성데이타 동기화 패턴 인서트장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1510481A (fr) * | 1966-02-21 | 1968-01-19 | Western Electric Co | Agencement de transfert d'information |
GB1529842A (en) * | 1975-10-09 | 1978-10-25 | Texas Instruments Ltd | Digital data stores and data storage systems |
JPS6052509B2 (ja) * | 1977-05-16 | 1985-11-19 | ソニー株式会社 | デジタル信号伝送方法 |
GB2069195B (en) * | 1980-01-30 | 1983-12-07 | Sony Corp | Sequential data block address processing circuits |
JPS6125108Y2 (de) * | 1980-07-29 | 1986-07-28 | ||
SE439210B (sv) * | 1980-12-04 | 1985-06-03 | Esselte Ab | Forfarande och anordning for lagring och utnyttjande av ett index for information pa en videoskiva |
NL187211C (nl) * | 1981-02-27 | Uniroyal Inc | Werkwijze voor de bereiding van een expandeerbaar mengsel, werkwijze voor de bereiding van geexpandeerde polymere materialen, alsmede werkwijze voor de bereiding van een hydrazodicarbonzuurester als bij verhitting gasafsplitsend middel. | |
US4477842A (en) * | 1981-04-20 | 1984-10-16 | Victor Company Of Japan, Ltd. | Data reproducing circuit |
AU536777B2 (en) * | 1981-09-04 | 1984-05-24 | Victor Company Of Japan Limited | Disk storage of t.d.m. digital audio and vdieo signals |
-
1983
- 1983-10-19 US US06/543,402 patent/US4667318A/en not_active Expired - Fee Related
- 1983-10-20 NL NL8303618A patent/NL8303618A/nl not_active Application Discontinuation
- 1983-10-20 DE DE19833338074 patent/DE3338074A1/de active Granted
- 1983-10-21 FR FR8316863A patent/FR2535096B1/fr not_active Expired
- 1983-10-21 GB GB08328153A patent/GB2132055B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2535096B1 (fr) | 1987-03-27 |
NL8303618A (nl) | 1984-05-16 |
GB2132055A (en) | 1984-06-27 |
DE3338074A1 (de) | 1984-05-10 |
GB8328153D0 (en) | 1983-11-23 |
FR2535096A1 (fr) | 1984-04-27 |
US4667318A (en) | 1987-05-19 |
GB2132055B (en) | 1986-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3038358C2 (de) | Bildplattenaufzeichnunsgerät | |
DE3050713C2 (de) | ||
DE4226420C2 (de) | Steuerschaltkreis zur komprimierten Aufzeichnung und Wiedergabe einer Vielzahl von Viedosignalen | |
DE3382735T2 (de) | Verfahren und Anordnung zum Editieren von Informationsdaten auf Schrägspuren eines Magnetbandes. | |
DE3420169C3 (de) | ||
DE3038397A1 (de) | Bildplattenspielersystem zur korrelierung der abtaststiftlage mit vorher von der platte abgenommener information | |
DE3020882A1 (de) | Verfahren und vorrichtung zum edieren von digitalsignalen | |
EP0717407B1 (de) | Erschütterungsresistentes Abspielgerät mit verbesserter Synchronisation | |
DE4216593C2 (de) | Aufzeichnungs- und Wiedergabesystem | |
DE3735539C2 (de) | ||
DE4032971C2 (de) | Verfahren und Vorrichtung zur Digitalsignalwiedergabe | |
DE3938180A1 (de) | Verfahren und vorrichtungen zum aufzeichnen und wiedergeben von standbildern | |
DE3887538T2 (de) | Verfahren zur Wiedergabe eines digitalen Signals. | |
DE3808784C2 (de) | ||
DE3338074C2 (de) | ||
DE3129830A1 (de) | Wiedergabevorrichtung fuer einen rotierenden aufzeichnungstraeger | |
DE3820590A1 (de) | Bereichsermittlungssystem zum ermitteln von leeren sektoren auf einem aufzeichnungsmedium | |
DE3733232C2 (de) | ||
DE3414597C2 (de) | Bilderzeugungseinrichtung für ein Wiedergabegerät | |
DE3131062A1 (de) | Pcm-signalverarbeitungsschaltung | |
DE69026214T2 (de) | Phasenregelschaltung | |
DE4301441A1 (de) | ||
DE3733183C2 (de) | ||
DE3223793C2 (de) | Daten-Regenerierschaltung | |
DE3401421A1 (de) | Adressendatenuebertagungsvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |